TW200415425A - Mask for solder printing, wiring board and its manufacturing method, electro-optical device and its manufacturing method, and electronic apparatus and its manufacturing method - Google Patents

Mask for solder printing, wiring board and its manufacturing method, electro-optical device and its manufacturing method, and electronic apparatus and its manufacturing method Download PDF

Info

Publication number
TW200415425A
TW200415425A TW092125768A TW92125768A TW200415425A TW 200415425 A TW200415425 A TW 200415425A TW 092125768 A TW092125768 A TW 092125768A TW 92125768 A TW92125768 A TW 92125768A TW 200415425 A TW200415425 A TW 200415425A
Authority
TW
Taiwan
Prior art keywords
substrate
solder
manufacturing
liquid crystal
terminals
Prior art date
Application number
TW092125768A
Other languages
English (en)
Other versions
TWI292073B (zh
Inventor
Takeshi Ashida
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200415425A publication Critical patent/TW200415425A/zh
Application granted granted Critical
Publication of TWI292073B publication Critical patent/TWI292073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200415425 Ο) 玖、發明說明 【發明所屬之技術領域】 本發明關於在基板上印刷焊錫使用之掩罩、使用該掩 罩進行之配線基板之製造方法’該製造方法製造之配線基 板’使用該配線基板之製造方法的光電裝置之製造方法， 該光電裝置之製造方法所製造之光電裝置，使用該光電裝 置之製造方法的電子機器之製造方法，以及該製造方法製 造之電子機器。 【先前技術】 習知於基材上安裝1C晶片而成之配線基板有使用 ACF ( Anisotropic Conductive Film:各向異性導電膜）） 將IC晶片安裝於基材上之構造（例如專利文獻丨）。a C F 係如圖16之符號201所示，於絕緣性樹脂202中分散多 數個導電粒子2 03而成。 1C晶片204安裝於基材206上時，係將ACF201黏貼 於基材206上形成之端子207上，之後，再將1C晶片 2〇4搭載於ACF201之上，對1C晶片204加熱之同時壓接 基材206，亦即施予熱壓接。 藉由該熱壓接使1C晶片204之本體部分因ACF201 內之絕緣性樹脂202而固定於基材206之特定位置。與此 同時，觀察側基板20之主動面上形成之多數個電極端子 ’亦即凸塊208介由ACF201內之導電粒子203導通於基 材206上之端子207。 -4- (2) (2)200415425 但是使用 ACF201形成之上述配線基板，一般除IC 晶片204以外另安裝有電容器、電阻器等電子元件。 彼等之電子元件一般藉由焊錫回流處理而焊接於基材 上。 如上述將電容器等電子元件與1C晶片雙方安裝於基 材上時，使用上述ACF201之習知配線基板，須分別接受 對ACF201實施之熱壓接處理以及上述焊錫回流處理之2 個處理，存在製造成本變高之問題。 另外，使用ACF201進行1C晶片204之安裝後進行 焊錫回流處理時，安裝有I C晶片2 0 4之A C F 2 0 1會因焊 錫回流處理時之熱而由基材2 0 6剝離，產生導通不良之問 題。 專利文獻1 :特開平1 0 - 84002號公報 【發明內容】 (發明所欲解決之課題） 近年來如 BGA ( Ball Grid Array )或 CSP ( Chip Sized Package)等將多數個端子設於封裝底面構造之IC 封裝已經實用化。習知B G A或C S P構造例如圖1 5 ( a ) 及（b )所示。 具體言之爲，如圖1 5 ( a )之IC封裝2 1 1，係於電路 基板2 1 3表面介由接合導線2 1 4接合之I C晶片2 1 6被以 封裝構件2 1 7覆蓋而將1C晶片2 1 6施予封裝者。於電路 基板213之1C晶片216之搭載面形成多數個條配線，於 -5- (3) (3)200415425 電路基板2 1 3背面亦形成多數個條配線，表背兩面形成之 配線介由貫通電路基板2 1 3之貫穿孔（未圖示）互相導通 。於背面側之多數個條配線例如以格子狀、亦即矩陣狀設 置焊錫突起端子2 1 8。 圖15 ( b)之1C封裝212，係於電路基板213表面上 介由以特定圖型配置之多數個球狀電極219接1C晶片 216’ 亦即覆晶接合（Flip-chip bonding) 。1C 晶片 216 被以封裝構件2 1 7覆蓋而施予封裝。於電路基板2 1 3之背 面側形成之多數個條配線例如以格子狀、亦即矩陣狀分別 設置焊錫突起端子2 1 8。該I C封裝2 1 2之外型尺寸可以 和I C晶片2 1 6大略爲相同尺寸。 又，圖1 5 ( a )及（b )所示1C封裝係於電路基板 2 1 3上搭載1C晶片2 1 6，但亦可構成爲電路基板2 1 3上不 搭載1C晶片216，而將焊錫突起端子218直接搭載於1C 晶片216之端子、亦即焊墊上而構成1C封裝，亦即所謂 之 WCSP ( Wafer Level Chip Sized Package)。 圖15(a)之IC封裝211或圖15(b)之IC封裝 212等之1C封裝之共通構造爲，在1C封裝之底面、亦即 廣域面設置焊錫突起端子2 1 8。如上述於封裝底面、亦即 廣域面具有多數個焊錫突起端子2 i 8構造之封裝，其不使 用A CF等導電接合要素，可以藉由焊錫突起端子218導 電連接於配線基板。因此，於配線基板上安裝1C晶片以 外之電子元件時，於該電子元件安裝之同時可以安裝1C 晶片，因此可以降低製造成本。 -6 - (4) (4)200415425 將B G A等之封裝底面具備端子之i c封裝安裝基板時 ’一般係於基板上型之多數個端子上印刷焊錫，將IC封 裝定位於基板上使1C封裝之各端子搭載於其上之後，藉 由焊錫回流處理溶融焊錫而將1C封裝焊接於基板上。 於基板上多數個端子印刷焊錫時，習知做法係於該基 板上放置在彼等端子對應之位置上具有開口之掩罩，之後 ’藉由刮刀將焊錫、例如焊糊延展於掩罩上，經由該開口 使焊錫供至各基板側端子上。通常、掩罩之開口尺寸設爲 和基板側端子相同或較小，此乃考慮到印刷焊錫之位置偏 離正常位置時亦不致於發生短路之情況而設定者。 但是’如上述說明將掩罩之開口尺寸設爲和基板側端 子相同或較小時，經由掩罩開口供至基板側端子之焊錫與 該基板側端子間之接觸面積、亦即導通面積變小，有些情 況下會發生導通不良之問題。 本發明有鑑於上述問題點，目的爲在基板上形成之多 數個端子上印刷焊錫時，可以經常確保焊錫與端子間之接 觸面積。 (用以解決課題的手段） (1)爲達成上述目的，本發明之掩罩，係在和ic封 裝具備之多數個端子對應而形成於基板上的多數個端子上 ，印刷焊錫使用之掩罩；其特徵爲：具有使焊錫通過之開 口，該開口大於上述基板上之端子。 依此構成，經由掩罩開口供至基板上之焊錫（例如圖 (5) 200415425 6 ( c )之符號6 4 )之面積拜爲大於基板3 3上之端子（ 如圖6 ( c )之符號3 9 )，具有開口（例如圖6 ( a )之 號6 3 )之掩罩（例如圖6 ( a )之符號6 2 )偏離正常位 被放置於基板3 3上時，基板側端子3 9與供至其之焊 6 4間之接觸面積亦可以充分確保。 (2 )又’上述構成之掩罩較好是使用於被施予焊 回流處理之基板。所謂焊錫回流處理係指，搭載有I C 裝之基板被放置於升溫至特定高之回流爐中施予加熱之 理，藉由該處理時焊錫溶融而將IC封裝焊接於基板。 以較基板側端子爲廣區域被供給有焊錫狀態之基板 放入回流爐加熱時，以較基板上端子面積爲大之焊錫供 該端子時，焊錫將朝該端子收縮而固著於端子上。因此 接處理後可以防止焊錫大幅溢出基板上端子之現象發生 (3 )本發明之掩罩，例如圖6 ( b )所示，可用於 數個基板側端子3 9之中至少一對之間形成有導電區 3 8 a之基板。此情況下，掩罩之開口 6 3較好是具有橫 該一對基板側端子39之一方與上述導電區域38a之尺 大小。 如此則，供至基板之焊錫（例如圖6 ( c )之符號 )所示，將被放置於較基板側端子3 9寬之區域之同時 其之一部分覆蓋導電區域38a。該基板放入回流爐加熱 ，焊錫64之其中一部分朝導電區域3 8a收縮移動，另 部分朝基板側端子3 9收縮移動，結果，當初1個固接 之焊錫被分離爲2個。 例 符 置 錫 錫 封 處 被 至 焊 〇 多 域 跨 寸 64 5 時 點 -8- (6) (6)200415425 (4 )上述掩罩適用之配線基板爲，在互相鄰接之一 對基板側端子間，由一方基板側端子延伸之配線作爲導電 區域被配置。此情況下’掩罩開口較好是具有跨越該配線 與一方基板側端子之尺寸大小。但是，端子間間距廣時， 掩罩內開口無法覆蓋導電區域。 (5 )本發明之配線基板之製造方法，係具備：在和 1C封裝具備之多數個端子對應而形成於基板上的多數個 基板側端子之各端子上，經由掩罩之開口供給焊錫之製程 的配線基板之製造方法；其特徵爲：上述焊錫係被供至， 相對於上述基板側端子之各端子較該基板側端子爲廣之區 域。 依該配線基板之製造方法，焊錫被供至較端子爲廣之 區域，因此即使掩罩偏離正常位置而被置放於基板上時， 基板側端子與供至其之焊錫間之接觸面積亦可以充分確保 〇 (6 )上述配線基板之製造方法中較好是，另具有： 使供至上述基板上之焊錫溶融的焊錫回流製程。以較基板 上端子爲廣之區域被供給有焊錫狀態之基板被放入回流爐 加熱時，以較基板上端子面積爲大之焊錫供至該端子時， 焊錫將朝該端子收縮而固著於端子上。因此焊接處理後可 以防止焊錫大幅溢出基板上端子之現象發生。 (7 )本發明之配線基板之製造方法，係適用於多數 個基板側端子之中至少一對之間形成有導電區域的配線基 板。此情況下，於供給上述焊錫之製程中，上述焊錫係覆 -9- (7) (7)200415425 蓋1個上述基板側端子之全部，而且覆蓋上述導電區域之 寬度方向之一部分或全部而被供至上述基板上。 依此構成，上述1個基板側端子之全部可以確實被焊 錫覆蓋。又，當初跨越基板側端子及導電區域等2個而被 配置之焊錫，經由焊錫回流處理之焊接後，分別朝基板側 端子及導電區域收縮移動而被分離，於彼等間不會發生短 路。但是，端子間間距較寬廣時，不一定要覆蓋導電區域 〇 (8 )上述配線基板之製造方法適用之配線基板，係 於互相鄰接之一對基板側端子間，以由一方基板側端子延 伸之配線作爲導電區域被配置。 此情況下，供至基板上之焊錫較好是以跨越該配線與 一方基板側端子之尺寸大小被配置於基板上。 依此構成，上述一方基板側端子之全部可以確實被焊 錫覆蓋。又，當初跨越基板側端子及配線等2個而被配置 之焊錫’經由焊錫回流處理之焊接後，分別朝基板側端子 及配線收縮移動而被分離，於彼等間不會發生短路。 (9 )本發明之配線基板，其特徵爲：使用上述配線 基板之製造方法製造者。依上述配線基板之製造方法，1C 封裝端子與基板上端子間存在足量之焊錫，因此使用該製 造方法製造之本發明之配線基板可以確實防止1C封裝之 導通不良之發生。 (10)本發明之光電裝置之製造方法，其特徵爲具有 :實施上述配線基板之製造方法的製程者。此處之光電裝 -10- (8) (8)200415425 置係指以液晶爲光電物質之液晶裝置，或使用有機E L ( 電激發光）作爲光電物質之E L顯示裝置，或使用稀薄氣 體，以該氣體中產生之電漿放電作爲光電物質之電漿裝置 ’或其他各種裝置。依上述配線基板之製造方法，1C封 裝端子與基板上端子間存在足量之焊錫，因此使用該製造 方法製造之配線基板可以確實防止I c封裝之導通不良之 發生，因此可製造信賴性高之光電裝置。 (11) 本發明之光電裝置，其特徵爲：使用上述光電 裝置之製造方法所製造者。依此則可以確實防止1C封裝 之導通不良之發生，可提供信賴性高之光電裝置。 (12) 本發明之電子機器之製造方法，其特徵爲具有 :實施上述光電裝置之製造方法的製程者。依此則可以確 實防止I C封裝之導通不良之發生，可提供信賴性高之電 子機器。 (13) 本發明之電子機器，其特徵爲：使用上述電子 機器之製造方法所製造者。依此則可以確實防止1C封裝 之導通不良之發生，可提供信賴性高之電子機器。 (14) 本發明之光電裝置之製造方法可以另具有形成 液晶層之製程。依此則可作成液晶裝置之光電裝置。具體 言之爲，於1個基板上形成電極，於和該1個基板對向之 基板上形成對向電極，使彼等一對基板介由格間隙互相貼 合’於該格間隙內封入液晶而於彼等一對基板間形成液晶 層。 依本發明之光電裝置之製造方法，使用本發明之焊錫 _ 11 - (9) (9)200415425 印刷用掩罩所形成之配線基板，係接於構成上述液晶裝置 之一對基板中之一方或雙方。如此形成之配線基板，可以 確實防止IC封裝之導通不良之發生，因此可製造信賴性 高之光電裝置。 【實施方式】 (配線基板之實施形態） 以下依實施形態說明本發明之配線基板，又該實施形 態係爲理解本發明之例，但本發明並不限於該實施形態。 於圖1，符號3表示本發明配線基板之一實施形態。 該配線基板3具有：作爲基板之FPC ( Flexible Printed Circuit，可撓性印刷基板）33，及安裝於該FPC33上之電 子元件34，及同樣安裝於fpC33上之作爲IC構造體之 1C封裝36。1C封裝36可由例如BGA或CSP等構成。 如圖3所示，FPC33係於可撓性塑膠製基材37上形 成各種薄膜要素而予以形成。具體言之爲，例如在以聚醯 亞胺形成之基材3 7之安裝側表面上，以例如銅（Cu )形 成配線3 8 a及端子3 9，於端子3 9周圍塗敷阻劑41，在阻 劑4 1之塗敷區域以外之區域，以例如聚醯亞胺形成覆蓋 線 4 2 a 〇 又，在基材3 7背面側表面上，以例如銅（C u )形成 配線3 8b ’於其上全面例如以聚醯亞胺形成覆蓋線42 b。 至少於I C封裝3 6對應之區域例如以聚醯亞胺形成補強膜 43 ° -12- (10) 200415425 於圖1，阻劑4 1係於1C封裝3 6及電·ϊ 裝區域內被設爲使端子3 9露出於外部。又 形成於阻劑41之設置區域以外之FPC3 3 4 2 a或阻劑4 1未被形成於與液晶面板之連 接器之連接部分。又，FPC33背面側設置之 和1C封裝3 6背面對應之部分3 8 bb，係如 以較寬面積形成包含1C封裝36全體。 該銅膜部分38bb，係作爲維持1C封裝 正常狀態之特性維持構件之機能。具體言之 能，Cu之熱傳導率高於形成基材37之聚醯 膜部分38bb可將1C封裝36產生之熱散至 銅具有遮光性，銅膜部分38bb可以防止1C 自背面側之光曝曬。 又，銅膜部分3 8 b b較IC封裝3 6形成 部分38bb可防止FPC33於1C封裝36對應 彎，因此可防止切斷、彎曲力量等外力作用 。又，於圖1，阻劑4 1之形成區域所對應 上設置之補強膜4 3 (參照圖3 )，更進一步 用於1C封裝36。銅膜部分38bb之厚度設 以下。 於圖3，表面側配線3 8 a與背面側配線 穿基材3 7之貫穿孔44互相導通。依此則， 之表背兩面構成複雜電路。又，特別是IC Ϊ 位置之銅膜部分38bb之處所形成之貫穿孔 1元件3 4之安 ，覆蓋線42a 全面。覆蓋線 接部分或與連 配線38b之中 圓3 ( a )所不 3 6之特性於 爲具有以下機 亞胺，因此銅 外部。另外， 封裝3 6被來 爲寬，該銅膜 之區域內被折 於IC封裝3 6 FPC33之背面 能防止外力作 爲例如3 0 // m 3 8b係經由貫 可活用FPC33 寸裝3 6背面側 44，能更進一 -13- (11) 200415425 步提升銅膜部分38bb將1C封裝36之熱散至外部之機能
1C封裝36，爲在底面、亦即較寬之區域面具有多數 個端子構造之1C封裝。該1C封裝36之具體構造有種種 。例如圖4 ( a )所示，可將支撐多數個焊錫球4 8之面狀 捲帶49藉由接著層47接合於1C晶片46之主動面，之後 ，使IC晶片4 6之端子（亦即焊墊）與焊錫球4 8介由貫 穿孔52導通而形成。51爲封裝樹脂。 接著層47及面狀捲帶49爲透明時，ic晶片46之主 動面將直接曝曬於外部光。 又’如圖4 ( b )所示，IC封裝3 6，係將具備多數個 焊錫球4 8之配線基板5 3以樹脂5 4接著於IC晶片4 6之 主動面之後’以凸塊5 6使IC晶片4 6之焊墊與焊錫球4 8 呈導通而形成。
又，如圖4 ( 〇所示，IC封裝S6，係於IC晶片46 之焊墊上直接形成多數個焊錫球48作爲焊錫突起端子， 使焊錫球U露出外部地以封裝樹脂57覆蓋IC晶片46而 形成。封裝樹脂57透明時，IC晶片以之主動面將直接 曝曬於外部光。 )之1C封裝21 1或 另外’ 1C封裝36亦可由圖15 圖15(b)之ic封裝212構成。 圖“Ο、圖4(b)、圖4(c)之ic封裝36，或 圖15(〇之1C封裝211及圖l5(b)之IC封裝川等 IC封裝之共通構造’並非端子由封裝側面被弓丨出，而是 -14、 (12) (12)200415425 於封裝底面、亦即廣域面設置焊錫球4 8等之端子。 (配線基板之製造方法之實施形態） 圖1之配線基板3可藉由例如圖5之製造方法予以製 造。又，彼等說明之製造方法僅爲禮節本發明之例，本發 明並非限定於該製造方法。 於製程P 1，係於圖3之基材3 7之表背兩面積層相同 厚度之銅，再於製程P2對銅層施予圖型化而於表面形成 配線3 8 a，於背面形成配線3 8 b。之後，於圖5之製程P 3 ，於圖1之FPC33之特定區域塗敷阻劑41。之後，於製 程P4，於圖5之製程P2所形成之配線38a、38b表面， 於圖1之FPC33之表背兩面內之特定區域形成覆蓋線42a 、4 2b。必要時可於製程P5，於配線上施予鍍金（Au )。 之後，於圖5之製程P6，於圖1之FPC33上印刷焊 錫。具體言之爲，於FPC33表面全面或必要之一部分區 域載置金屬製掩罩，使焊糊載置於該掩罩上之後，藉由刮 刀使焊糊延展於掩罩上。此處使用之掩罩，係在和焊錫印 刷處對應地形成開口。該開口通常對應於FPC33上之端 子3 9，因此，藉由刮刀使焊糊延展於掩罩上時，焊錫將 經由開口而被載置於FPC33之端子39上。 以下說明於圖1之FPC 33關於1C封裝36之安裝區 域之焊錫處理。如圖6 ( b )所示，IC封裝3 6之安裝區域 係阻劑41包圍之區域。於該區域內，IC封裝3 6之端子 、例如4x4= 1 6個端子39係和圖4 ( a )之焊錫球48對 -15- (13) (13)200415425 應地以矩陣狀形成。於彼等端子3 9被連接有配線38a。 特別是存在內部區域之4個端子3 9所延伸之配線3 8 a， 係通過外框區域存在之端子3 9之中互相鄰接之2個之間 而延伸。 於上述16個端子39上載置焊錫所用之掩罩62，如 圖6 ( a)所示，係於FPC33之各端子39對應之位置具有 開口 63。將該掩罩62載置於FPC33之特定位置時，各開 口 63被放置於使FPC33之各端子39露出外部之位置。 本實施形態中，開口 6 3之尺寸大小大於端子3 9。因此， 於掩罩62上載置焊糊後藉由刮刀使焊糊延展於掩罩上， 則焊錫可經由各開口 6 3供至端子3 9上，如圖6 ( c )所 示，該焊錫64可覆蓋端子39全面地被供至FPC33上。 依習知安裝方法，焊錫被供至和端子3 9大略相同大 小或較其小之區域，因此當掩罩62載置於FPC33上之位 置偏離正常位置時無法確保足夠之端子3 9之導通面積。 相對於此，依本實施形態，焊錫64以較端子3 9寬之面積 印刷，因此即使掩罩63載置於FPC33上之位置偏離正常 位置時亦可確保足夠之接觸面積。 但是，若考慮如圖6 ( b )所示位於外框區域之端子 3 9，於2個端子3 9間形成配線3 8 a之導電區域時，將開 口 6 3之面積設爲大於端子3 9時，則如圖6 ( c )所示， 有可能印刷之焊錫會經由開口 6 3覆蓋與端子3 9鄰接之導 通區域、亦即配線3 8 a。 此情況下，焊錫64將使端子3 9與配線3 8a間呈短路 -16- (14) (14)200415425 而導致該焊接構造無法使用。但是，本實施形態中，係於 上述說明之焊錫印刷製程（圖5之製程p 6 )之後，於製 程P 8執行回流處理使該焊錫6 4溶融。 焊錫6 4被溶融之後，藉由回流條件之最適化處理， 溶融之焊錫64有朝向距離較近之金屬構件移動之傾向。 因此，如圖6 ( c )所示焊錫6 4接受回流處理時，如圖6 (d )所示，焊錫64之一部分64a靠向端子39，另一部 分6 4 b靠向配線3 8 a，結果，焊錫6 4被分離爲2個部分 64a及64b，因此端子39與配線38a不會發生短路。 圖5之焊錫印刷製程P6藉後，於製程P7 ’圖1之電 子元件34及1C封裝36被載置於FPC33上之特定位置。 亦即，電子元件3 4之端子被載置於端子3 9 ’而且1C封 裝3 6之各焊錫球4 8被載置於端子3 9。 之後，於製程P8，將載置有電子元件34及1C封裝 36之FPC33放入升溫至特定溫度之回流爐施予加熱以使 搭載電子元件3 4之焊錫及IC封裝3 6之焊錫球4 8溶融而 進行焊接。如上述說明之本實施形態之配線基板3 ’電子 元件34及1C封裝36可於1次回流製程中同時焊接’製 程可以簡化，製造成本可以降低。 又，於圖1中，於FPC33之一側之邊端形成連接端 子5 8，於相反側之邊端形成連接端子5 9。配線基板3介 由彼等之連接端子5 8、5 9連接於外部之電子機器或控制 電路。 -17- (15) (15)200415425 (配線基板之變形例） 圖1之配線基板3係使用圖示平面形狀之F P C 3 3，但 FPC之平面形狀可設爲其他任一形狀。又，使用 FPC作 爲基板，但亦可使用玻璃基板或環氧基板等具有可撓性之 基扳。 又，圖6之實施形態中以2個鄰接端子3 9間設置另 一導電區域之配線3 8 a爲例，但本發明亦包含不存在配線 3 8 a而於2個端子3 9鄰接部分印刷焊錫使覆蓋彼等端子 3 9之情況。 又，如圖6 ( a )所示實施形態中，多數個開口 63以 矩陣狀形成於掩罩62內，但是亦可改爲，以包含全部開 口 63之較寬長方形狀或正方形狀區域66作爲丨餓哎口， 而包含全部端子3 9之區域全面供給焊錫。 (光電裝置之實施形態） 以下說明本發明之光電裝置作爲液晶裝置之實施形態 ’又’彼等實施形態僅爲本發明理解之說明用，本發明並 非限定於彼等實施形態。 方々圖.1 ’作爲光電裝置之液晶裝置1，係具有液晶面 板2，及配線基板3。配線基板3可用上述構成支配線基 板。另外’除太陽光、室內光等外界光以外使用照明裝置 時’液晶裝置1具有照明裝置8。圖1之實施形態之情況 下’影像於液晶面板2之上面被顯示，因此照明裝置8作 爲背照光源之機能，可由觀察側之相反側供給光。 -18- (16) (16)200415425 液晶面板2可用任意形式之液晶面板，例如可爲不使 用開關元件之單純矩陣型液晶面板，或使用TFD (薄膜二 極體）等2端子型開關元件之主動矩陣型液晶面板，或使 用TFT (薄膜電晶體）等3端子型開關元件之主動矩陣型 液晶面板。以下假設液晶面板採用單純矩陣型液晶面板， 液晶面板2構成如下。 液晶面板2具有第1基板4a及與其對向之第2基板 4b。於彼等基板4a、4b之中一方表面上藉由印刷等形成 略長方形框狀之封裝構件6。藉由該封裝構件6將第1基 板4a及第2基板4b予以貼合。又，於封裝構件6之一部 分預先設置液晶注入用開口 7。 於圖2，藉由封裝構件6貼合第1基板4a與第2基 板4b之後，於彼等之基板間形成特定高度之間隙、亦即 格間隙，液晶9經由開口 7注入該格間隙內。格間隙內之 液晶9之注入完成後，開口 7被以樹脂等密封。又，封裝 有液晶9之格間隙通常藉由第1基板4 a與第2基板4 b表 面上分散之球狀間隔物1 1保持其尺寸。 第1基板4a具有由玻璃、塑膠等形成之基材12a， 於該基材12a之液晶9側表面藉由例如A1 (鋁）形成半透過 反射膜1 3。於該半透過反射膜1 3，和顯示之最小單位之 顯示點對應地以矩陣狀並列形成光透過用之多數個開口 1 4。彼等開口 1 4可藉由例如微影成像技術處理及蝕刻形 成。 於半透過反射膜1 3上藉由習知薄膜形成方法、例如 -19- (17) (17)200415425 自旋塗敷法形成絕緣膜1 6。又，於絕緣膜1 6上例如以 ITO ( Indmm Tin Oxide )作爲材料藉由微影成像技術形成 第1電極1 7a。該第1電極1 7 a，係使圖1之多數條直線 狀電極互呈平行並列而形成由圖2之箭頭D方向看時全 體成爲直條狀。又，於圖1，爲容易理解第丨電極丨7 a之 配列狀態而將各直線狀電極之間隔描繪爲較實際寬，但實 際上第1電極1 7a係以較窄間隔以多數條形成於基材1 2a 上。 於圖2，於第1電極1 7 a上例如以聚醯亞胺爲材料藉 由印刷形成相同厚度之配向膜1 8 a。於該配向膜1 8 a施予 例如摩擦處理之配向處理，據以決定液晶9之於第1基板 4 a側之配向。又，於基材1 2 a外側表面藉由貼著安裝偏 光板1 9 a。必要時可於偏光板1 9 a與基材1 2 a間設置相位 差板。 和第1基板4a呈對向配置之第2基板4b，係具有由 玻璃、塑膠等形成之基材12b，於該基材12b之於液晶9 側表面，藉由例如顏料分散法、噴射法等形成彩色濾光片 21。該彩色濾光片2 1，係將R (紅）、G (綠）、B (藍 )等3原色或C (青綠）、Μ (桃紅）、Y (黃）等3原 色由箭頭D方向看時以特定圖型、例如直條狀配列、三 角形配列、鑲嵌狀配列等予以形成。彩色濾光片2 1內之 1個色要素，係對應影像顯示之最小單位之顯示點之1個 被配置。因此，R、G、Β或C、Μ、Υ對應之3個色要素 成爲1個單元、形成1個畫素。 -20- (18) (18)200415425 又’於彩色濾光片21上例如以ITO ( Indium Tin Oxide)作爲材料藉由微影成像技術形成第2電極17b。 該第2電極1 7 b，係如圖1所示，使朝第1電極1 7 a之正 &力@延伸之多數條直線狀電極互呈平行並列而形成由圖 2之箭頭D方向看時全體成爲直條狀。又，於圖丨，爲容 1; ί里解第2電極丨7b之配列狀態而將各直線狀電極之間隔 描繪爲較實際寬，但實際上第2電極1 7b係以較窄間隔以 多數條形成於基材1 2 b上。 又’於第2電極1 7b上例如以聚醯亞胺爲材料藉由印 刷形成相同厚度之配向膜1 8 b。於該配向膜1 8 b施予例如 摩擦處理之配向處理，據以決定液晶9之於第2基板4 b 側之配向。又，於基材1 2b外側表面藉由貼著安裝偏光板 1 9b °此時，偏光板丨9b之偏光軸與第1基板4a側偏光板 19a被設爲不同角度。 於圖1 ’第1基板4a具有朝第2基板4b外側突出之 部分4c。於該突出部分4c使用例如ACF ( Anisotropic
Conductive Film)安裝驅動用 IC22a、22b、22c。亦即， 本實施形態中採用驅動用I C直接安裝於液晶面板之基板 上的COG(Chip On Glass)方式安裝方法。彼等ic晶片 之輸入端子連接於第1基板4a之突出部分4c之邊端上形 成之外部連接端子2 3。 位於突出部分4c中央之驅動用IC22b之輸出端子， 係直接連接於第1基板4a上形成之第丨電極1 7a。依此 則，驅動用IC 2 2 b可驅動第1電極1 7 a。如圖2所示，於 -21 - (19) (19)200415425 封裝構件6之中被分散有多數個球狀或圓柱狀導通構件 24。於圖1 ’突出部分4c之兩側區域被安裝之驅動用 IC22a及22c，係介由彼等導通構件24連接於第2基板 4 b上形成之第2電極1 7 b。依此則驅動用I C 2 2 a及2 2 c可 驅動第2電極1 7 b。 於圖1，照明裝置8具有：以塑膠等形成之導光體2 6 ’及和該導光體26之光導入面26a呈對向配置之作爲發 光源的LED (發光二極體）27。如圖2所示，LED27，係 由LED基板28支撐配置於特定位置。於導光體26之於 液晶面板2側表面、亦即光射出面2 6 b藉由例如貼著而安 裝擴散片29。又，於導光體26之於液晶面板2之相反側 表面藉由例如貼著而安裝反射片3 1。照明裝置8全體係 介由緩衝構件3 2安裝於液晶面板2。 液晶面板2如上述構成，因此於圖2中，第2基板 4 b外側、亦即觀察側之光較強時，該光將通過第2基板 4b，通過液晶9之後，於半透過反射膜1 3被反射，再度 供至液晶9。另外，於圖1，驅動用IC2 2a、22b、22c係 依每一顯示點控制施加於第1電極1 7 a與第2電極1 7 b間 之電壓，依此則可以依每一顯示點控制液晶9之配向。於 半透過反射膜1 3被反射供至液晶9之光，係依液晶9之 配向被調變’該調變光選擇性通過偏光板1 9b而可於觀察 側顯示希望之影像。本實施形態中於光路上設有彩色濾光 片2 1，因此顯示之影像爲彩色，依此則可以進行反射型 顯示。 -22- (20) 200415425 另外，觀察側之光較弱時 LED27被點亮。 LED27射出之點狀或線狀光，可由導光體26之光 2 6a被導入導光體26內部，於導光體26內部傳送 由光射出面2 6 b以面狀射出外部。該光通過第1 ; 之後，再度通過半透過反射膜13上設置之開口 14 液晶9。該光可依液晶9之配向被調變作爲影像而 外部，此和反射型相同，依此則可以進行透過型顯 於圖1 ’係於FPC3 3之液晶面板2側之邊端形 端子5 8，於相反側之邊端形成連接端子5 9。形成 端子58之FPC33之邊端部，係介由ACF61藉由熱 合於第1基板4a之突出部分4c之邊端部。ACF61 可塑性、熱硬化性、或紫外線硬化型樹脂中分散多 電粒子而形成。第1基板4 a與F P C 3 3係藉由形成 之樹脂被接合，FPC33上之連接端子58與第1基杰 之外部連接端子23係藉由ACF61內之導電粒子導； 配線基板3之連接端子5 9，係連接於外部控 、例如行動電話、攜帶型資訊終端機等電子機器包 制電路。信號由外部控制電路介由連接端子5 9被 線基板3時，電子元件3 4及IC封裝3 6可實現特 ，因此，特定信號被供至驅動用IC22a、22b、22c 面板2可進行顯示。 (光電裝置之製造方法之實施形態） 圖1之液晶裝置1係使用例如圖7之製造方法 此時， 導入面 之後， S板4 a 而供至 顯示於 承。 成連接 有連接 壓接接 係於熱 數個導 ACF6 1 乏4a上 置。 制電路 含之控 供至配 定機能 時液晶 製造。 -23- (21) 200415425 又，以下說明之製造方法僅爲理解本發明之一例， 並非限定於該製造方法。 於圖7，自製程P11至製程P15之一連串製程 圖2之第1基板4a之製程。又，自製程P21至製 之一連串製程爲製造圖2之第2基板4b之製程。 又，本實施形態中，圖2之第1基板4 a及第 4 b並非1個個被形成，而是如圖8 ( a )所示於具 形成多數個第1基板4a之大面積、亦即大尺寸母3 形成多數個第1基板4a之液晶面板圖型。如圖8 < 示於大尺寸母基材4b’形成多數個第2基板4b之 板圖型 首先，於圖7之製程P 1 1，於圖8 ( a )所示 4 a 表面例如以銘、銘合金、銀合金等爲材料，使 微影成像技術施予圖型化而形成半透過反射膜1 3 圖2 )。此時，和各個顯不點區域對應地形成開口 後，於製程P 1 2，以習知薄膜形成方法、例如自旋 形成絕緣膜1 6。 之後，於圖7之製程P1 3，例如以IΤ Ο爲材料 例如微影成像技術及蝕刻等施予圖型化而形成圖2 電極1 7 a之後，於製程P丨4，例如以聚醯亞胺爲材 塗敷及燒製而形成圖2之配向膜1 8 a。之後，於製 對該配向膜1 8 a施予例如摩擦處理等之配向處理以 晶之配向。依此則可於圖8 ( a )之母基材4 a，上 數個圖2之第1基板4a之圖型。 本發明 爲製造 程P2 6 2基板 有可以 ;材 4a’ :b)所 液晶面 母基材 用例如 (參照 1 4。之 塗敷法 ，使用 之第1 料施予 程P 1 5 決定液 形成多 -24- (22) (22)200415425 另外’於圖7之製程P 2 1，於圖8 ( b )所示母基材 4 b ’表面例如以顏料分散法、噴墨法或其他任意手法以特 定圖型形成圖2之彩色濾光片2 1之後，於製程P22，例 如以ITO爲材料，使用例如微影成像技術及蝕刻等施予圖 型化而形成圖2之第2電極1 7 b。之後，於製程P 2 3，例 如以聚醯亞胺爲材料施予塗敷及燒製而形成圖2之配向膜 18b。之後’於製程P24對該配向膜18b施予例如摩擦處 理寺之配向處理以決定液晶之配向。 之後，於製程P25藉由印刷於母基材4b’表面形成 圖2之封裝構件6之後，於製程P26分散圖2之間隔物 1 1。依此則可於圖8 ( b )之母基材4b’上形成多數個圖 2之第2基板4b之圖型。 如上述具有多數個第1基板4a之母基材4a’及具有 多數個第2基板4b之母基材4b’被形成後，於製程P3 1 ，於彼等母基材4a’及4b’間挾持封裝構件6予以貼合， 依此則可以形成內藏多數個圖2之液晶面板2的大尺寸面 板構造體。 之後，於製程P3 2對該大尺寸面板構造體施予第1次 切斷，亦即進行1次切割而形成各液晶面板部分之液晶注 入用開口 7 (參照圖1 )露出外部狀態之1列之長面板構 造體、亦即所謂短柵狀面板構造體。之後，經由上述露出 外部之液晶注入用開口 7將液晶注入短柵狀面板構造體內 之各液晶面板部分之內部之後，以樹脂封裝液晶注入用開 -25- □ 7。 (23) (23)200415425 之後’於製程p 3 4對封裝液晶後之短邊方向施予第2 次切斷’亦即進行2次切割而獲得圖1所示各個液晶面板 2 ° 切斷之液晶面板2於製程p 3 5被洗淨除去不要之液晶 之後’於製程P36例如藉由貼著而安裝偏光板i9a、19b 。之後於製程P37將圖1之驅動用IC22a、22b、22c安裝 於第1基板4 a之突出部分4 c，再將照明裝置8安裝於液 晶面板2。 和上述液晶面板之製程獨立地，於製程P 3 8進行配線 基板之製程。此乃藉由圖5之一連串製程而實現。因此， 圖1之配線基板3於配線基板製程P 3 8被製造。如上述之 配線基板3被製造後，於圖7之製程P 3 9，如1所示使用 ACF61將配線基板3連接於第丨基板4a之突出部分4c之 邊端部。之後於製程P40將圖1之照明裝置8安裝於液晶 面板2而完成圖1之液晶裝置1。 本實施形態之液晶裝置1，其內部包含之配線基板3 係依圖5之製造方法製造形成。亦即配線基板3之製造方 法係使用具備圖6 ( a )之較大開口 6 3或6 6之掩罩6 2而 進行焊錫印刷製程。依此則可於配線基板3以高信賴性安 裝I C封裝3 6，因此可維持長時間之正常IC特性。 (變形例） 上述說明中係以不使用開關元件之單純矩陣型液晶裝 置爲例’但本發明亦適用於各顯不點使用2端子型開關元 -26- (24) (24)200415425 件之主動矩陣型液晶裝置，或於各顯示點使用3端子型開 關元件之主動矩陣型液晶裝置。 又，本發明亦適用液晶裝置以外之光電裝置。此種光 電裝置可爲例如使用有機E L (電激發光）作爲光電物質 之E L顯示裝置，或使用稀薄氣體，以該氣體中產生之電 獎放電作爲光電物質之電獎裝置，或無機E L裝置、電泳 顯示裝置、場放射顯示裝置（電場放射顯示裝置）等。 (電子機器之實施形態） 以下說明本發明電子機器之實施形態，又，該實施形 態僅爲本發明之一例，但本發明並不限於該實施形態。 圖9爲本發明電子機器之一實施形態，該電子機器係 由··顯示資訊輸出源1 0 1，顯示資訊處理電路1 〇 2，電源 電路103，時序產生器104，及液晶裝置105。液晶裝置 1 0 5具有液晶面板；[〇 7及驅動電路1 〇 6。 顯示資訊輸出源 101具備：RAM ( Random Access Memory)等構成之記憶體，或各種碟片裝置等儲存單元 ，或調諧輸出數位影像信號的調諧電路，係依時序產生器 1 0 4產生之各種時脈信號以特定格式之影像信號等形式將 顯示資訊供至顯示資訊處理電路1 02。 顯示資訊處理電路1 〇 2具備：多數個放大/反轉電路 、旋轉電路、γ補正電路、箝1位電路等習知各種電路’用 於執行輸入之顯示資訊之處理，將該影像信號以及時脈信 號CLK同時供至驅動電路106。驅動電路1〇6包含掃描線 -27- (25) (25)200415425 驅動電路（未圖示）、資料線驅動電路（未圖示）及檢測 電路等。又’電源電路1 0 3用於對各構成要素供給特定電 壓。 液晶裝置1 0 5具有和圖1之液晶裝置1相同構成。又 ’液晶裝置1 0 5可由例如圖7之製造方法製造。又，液晶 裝置1包含之圖1之配線基板3可由例如圖5之製造方法 製造。圖5所示製造方法之焊錫印刷製程p 6使用之圖6 (a)之掩罩02’係具有較FpC33上之端子39爲寬面積 之開口 6 3，因此經由該開口 6 3被印刷於基板3 3上之焊 錫可確保其與端子3 9間足夠之接觸面積。 圖1 〇爲本發明電子機器另一實施形態之攜帶型個人 電腦，該攜帶型個人電腦1 1 0，係由具備鍵盤i i 2之本體 部1 1 4，及液晶顯示單元1 1 6構成。 液晶顯示單元1 1 6可以例如圖1之液晶裝置1作爲顯 示部予以構成。又，液晶裝置1可由例如圖7之製造方法 製造。又，液晶裝置1包含之圖1之配線基板3可由例如 圖5之製造方法製造。圖5所示製造方法之焊錫印刷製程 P6使用之圖6(a)之掩罩62，係具有較FPC33上之端子 3 9爲寬面積之開口 6 3，因此經由該開口 6 3被印刷於基板 3 3上之焊錫可確保其與端子3 9間足夠之接觸面積。 圖1 1爲本發明電子機器另一實施形態之攜帶電話之 例。圖1 1之攜帶電話1 20，係具備：多數個操作按鈕1 22 ’受話器124、送話益126’及液晶顯不早兀128。該液 晶顯示單元1 2 8可以例如圖1之液晶裝置1作爲顯示部予 -28- (26) 200415425 以構成。又，液晶裝置1可由例如圖7之製造方法製造 又’液晶裝置1包含之圖1之配線基板3可由例如圖5 製造方法製造。圖5所示製造方法之焊錫印刷製程P 6 用之圖6(a)之掩罩62，係具有較FPC33上之端子 爲寬面積之開口 6 3，因此經由該開口 6 3被印刷於基板 上之焊錫可確保其與端子3 9間足夠之接觸面積。 圖1 2爲本發明電子機器之另一實施形態之數位相 ，液晶裝置作爲觀景窗使用。一般照相機係以被照體光 像使底片感光，相對於此，數位相機1 3 0係使用C CD 電荷耦合型元件）等攝影元件對被照體光影像進行光電 換而產生攝影信號。 於數位相機1 3 0之殼體1 3 1背面設置液晶顯示單 1 3 2 ’依C C D之攝影信號進行顯示。因此，液晶顯示單 1 3 2作爲顯示被照體之觀景窗機能。 又’於殻體1 3 1則面側（圖中爲背面側）設置包含 學透鏡或CCD等之受光單元133。攝影者經由確認液 顯示單元1 3 2顯示之被照體，按下快門按鈕丨3 4進行攝 則該時點之CCD攝影信號將被傳送至電路基板135之 憶體予以儲存。 於殼體1 3 1側面設有視訊輸出端子1 3 6，及資料通 用輸出入端子1 3 7。於視訊輸出端子1 3 6必要時可連接 視器1 3 8，又，必要時可於資料通信用輸出入端子} 3 7 接個人電腦1 3 9。存於電路基板1 3 5之記憶體的攝影信 可依特定操作而輸出至監視器1 3 8或個人電腦丨3 9。 之 使 3 9 勹 η J J 機 影 ( 轉 元 元 光 晶 影 記 信 監 連 號 -29- (27) 200415425 液晶顯示單元1 3 2可以例如圖1之液晶裝置1 示部予以構成。又，液晶裝置1可由例如圖7之製 製造。又，液晶裝置1包含之圖1之配線基板3可 圖5之製造方法製造。圖5所示製造方法之焊錫印 P6使用之圖6(a)之掩罩62，係具有較FPC33上 3 9爲寬面積之開口 6 3，因此經由該開口 6 3被印刷 3 3上之焊錫可確保其與端子3 9間足夠之接觸面積< 圖1 3爲本發明之電子機器另一實施形態之手 子機器，該手鎮型電子機器140，係具有被手錶本 支撐之作爲顯示部的液晶顯示單元1 4 2。該液晶顯 1 4 2係經由手錶本體1 4 1內部設置之控制電路1 4 3 將時刻、日期等資訊予以顯示。 液晶顯示單元1 42可以例如圖1之液晶裝置1 示部予以構成。又，液晶裝置1可由例如圖7之製 製造。又，液晶裝置1包含之圖1之配線基板3可 圖5之製造方法製造。圖5所示製造方法之焊錫印 P6使用之圖6(a)之掩罩62，係具有較FPC33上 39爲寬面積之開口 63，因此經由該開口 63被印刷 3 3上之焊錫可確保其與端子3 9間足夠之接觸面積 圖1 4爲本發明電子機器之另一實施形態之 Personal Digital Assistant:個人數位助理器，攜 端裝置）。此處之PDA150，係於正面面板具有觸 入裝置151。該輸入裝置ι51爲透明，於其下配置 置1 5 2作爲顯示部。 作爲顯 造方法 由例如 刷製程 之端子 於基板 錶型電 體141 示單元 控制， 作爲顯 造方法 由例如 刷製程 之端子 於基板 〇 PDA ( 帶型終 控式輸 液晶裝 -30- (28) (28)200415425 使用者藉由附屬之筆型輸入工具i 5 3接觸於輸入裝置 1 5 1之輸入面’可以選擇液晶裝置丨5 2上顯示之按鈕、或 其他顯示’或者可以描繪圖型等而輸入必要之資訊。 P D A 1 5 0內之電腦可以和該輸入資訊對應地進行特定運算 ’並將運算結果顯示於液晶裝置1 5 2。 液晶裝置1 5 2可以使用例如圖丨之液晶裝置1予以構 成。又’該液晶裝置1可由例如圖7之製造方法製造。又 ’液晶裝置1包含之圖1之配線基板3可由例如圖5之製 造方法製造。圖5所示製造方法之焊錫印刷製程P 6使用 之圖6(a)之掩罩62，係具有較FPC33上之端子39爲 寬面積之開口 6 3，因此經由該開口 6 3被印刷於基板3 3 上之焊錫可確保其與端子3 9間足夠之接觸面積。 (變形例） 又’電子機器除上述說明之個人電腦、行動電話、數 位相機、手錶型電子機器、P D A以外，尙有例如液晶電視 '觀景型、監控直視型攝錄放映機、汽車導航裝置、呼叫 器、電子記事本、計算機、文字處理機、工作站、視訊電 話或POS終端機等。 (發明效果） 依本發明，經由掩罩開口被供至FPC等基板尙之焊 錫之面積可以較基板尙端子設爲較大，因此即使掩罩偏離 正常位置被放置於基板上時亦可確保基板上端子與供至其 -31 - (29) (29)200415425 之焊錫間之足夠之接觸面積。 【圖式簡單說明】 圖1 :本發明配線基板及光電裝置之一實施形態之斜 視圖。 圖2 :圖1之光電裝置之主要部分之液晶面板斷面圖 〇 圖3 :圖1之配線基板之斷面構造之斷面圖。 圖4 :本發明使用之1C封裝之多數個實施形態之圖 〇 圖5 :本發明之配線基板製造方法之一實施形態之製 程圖。 圖6 :本發明之掩罩及使用其施予印刷之焊錫之一例 〇 圖7 :本發明之光電裝置製造方法之一實施形態之製 程圖。 圖8 :圖7之製造方法使用之母基材之一例之平面圖 〇 圖9 :本發明之電子機器之一實施形態之方塊圖。 圖1 〇 ··本發明之電子機器之另一實施形態之斜視圖 〇 圖11 :本發明之電子機器之另一實施形態之斜視圖 〇 圖1 2 ··本發明之電子機器之另一實施形態之斜視圖 -32- (30) (30)200415425 圖1 3 :本發明之電子機器之另一實施形態之斜視圖 〇 圖1 4 :本發明之電子機器之另一實施形態之斜視圖 〇 圖1 5 :本發明使用之1C封裝之另一多數個實施形態 之圖。 圖1 6 :習知配線基板之主要部分之斷面構造之斷面 圖。 (符號說明） 1 =液晶裝置（光電裝置） 2 :液晶面板 3 :配線基板 4 a : 4 b :基板 6 :封裝構件 8 :照明裝置 9 ·’液晶（光電物質） 1 2 a : 1 2 b :基材 1 3 :半透過反射板 14 :開口 1 7 a : 1 7 b :電極 3 3 ： FPC (基板） 3 4 :電子元件 -33- (31)200415425 3 6 : I C封裝 3 7 :基材 3 8a ： 3 8b ：酉己線 3 8bb :銅膜構件 3 9 :基板側端子 41 :阻劑
4 2 a : 4 2 b :覆蓋線 43 :補強膜 4 4 :貫穿孔 4 6 : I C晶片 48 :焊錫球（1C封裝具備之端子） 6 2 :掩罩 63 :開口 6 4 :焊錫 66 :開□
1 1 〇 :個人電腦（電子機器） 120 :行動電話（電子機器） 1 3 0 :數位相機（電子機器） 140:手錶型電子機器（電子機器） 150 : PDA (電子機器） -34-

Claims (1)

  1. 200415425 Ο) 拾、申請專利範圍 1 · 一種掩罩，係在和IC封裝具備之多數個端子對應 而形成於基板上的多數個端子上，印刷焊錫使用之掩罩； 其特徵爲： 具有使焊錫通過之開口，該開口大於上述基板上之端 子。 2 ·如申請專利範圍第1項之掩罩，其中 於上述基板上被施予焊錫回流（solder-flow)處理。 3 .如申請專利範圍第1或2項之掩罩，其中 於上述多數個基板側端子之中至少一對之間形成導電 區域’ 上述開口具有橫跨該一對基板側端子之一方與上述導 電區域之尺寸大小。 4. 如申請專利範圍第3項之掩罩，其中 上述導電區域，係由上述基板側端子延伸之配線。 5. 一種配線基板之製造方法，係具備：在和1C封裝 具備之多數個端子對應而形成於基板上的多數個基板側端 子之各端子上，經由掩罩之開口供給焊錫之製程的配線基 板之製造方法；其特徵爲： 上述焊錫係被供至，相對於上述基板側端子之各端子 較該基板側端子爲廣之區域。 6. 如申請專利範圍第5項之配線基板之製造方法， 其中 另具有··使供至上述基板上之焊錫溶融的焊錫回流製 -35- (2) (2)200415425 程。 7 ·如申請專利範圍第5或6項之配線基板之製造方 法，其中 於上述基板側端子之中至少一對之間形成導電區域， 於供給上述焊錫之製程中，上述焊錫係覆蓋1個上述 基板側端子之全部，而且覆蓋上述導電區域之寬度方向之 〜部分或全部而被供至上述基板上。 8 ·如申請專利範圍第7項之配線基板之製造方法， 其中 上述導電區域’係由上述基板側端子延伸之配線。 9 · 一種配線基板，其特徵爲·· 使用申請專利範圍第5至8項中任一項之配線基板之 製造方法製造者。 1〇· —種光電裝置之製造方法，其特徵爲具有： 實施申請專利範圍第5至8項中任一項之配線基板之 _造方法的製程者。 il· 一種光電裝置，其特徵爲： 使用申請專利範圍第1 0項之光電裝置之製造方法所 製造者。 12. —種電子機器之製造方法，其特徵爲具有·· 貫施申請專利範圍第1 0項之光電裝置之製造方法的 製程者。 13· —種電子機器，其特徵爲： 使用申請專利範圍第1 2項之電子機器之製造方法所製 -36- (3)200415425 造者。
    -37-
TW092125768A 2002-09-20 2003-09-18 Mask for solder printing, wiring board and its manufacturing method, electro-optical device and its manufacturing method, and electronic apparatus and its manufacturing method TW200415425A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002275177A JP3879642B2 (ja) 2002-09-20 2002-09-20 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法

Publications (2)

Publication Number Publication Date
TW200415425A true TW200415425A (en) 2004-08-16
TWI292073B TWI292073B (zh) 2008-01-01

Family

ID=32271445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125768A TW200415425A (en) 2002-09-20 2003-09-18 Mask for solder printing, wiring board and its manufacturing method, electro-optical device and its manufacturing method, and electronic apparatus and its manufacturing method

Country Status (5)

Country Link
US (1) US7004376B2 (zh)
JP (1) JP3879642B2 (zh)
KR (1) KR100562612B1 (zh)
CN (1) CN1226668C (zh)
TW (1) TW200415425A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
TW200846797A (en) * 2007-05-28 2008-12-01 Wen-Jyh Sah Circuit board and display apparatus
US8071953B2 (en) * 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
WO2014021618A1 (ko) * 2012-07-30 2014-02-06 어레인보우 주식회사 일체형 무기 el 디스플레이 장치 및 이의 제조 방법
KR102046864B1 (ko) 2013-03-13 2019-11-20 삼성전자주식회사 유연성 디스플레이 장치
JP2016149384A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
JP2016149383A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
KR102236034B1 (ko) * 2019-11-14 2021-04-05 삼성전자주식회사 유연성 디스플레이 장치
JP7467168B2 (ja) 2020-03-11 2024-04-15 キヤノン株式会社 撮像素子ユニット及び撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585078A (ja) * 1991-09-25 1993-04-06 Ibiden Co Ltd クリーム半田印刷用メタルマスク
JPH0637437A (ja) * 1992-06-19 1994-02-10 Sony Corp スクリーン印刷方法
JP3364266B2 (ja) 1993-03-17 2003-01-08 ローム株式会社 バンプの形成法
US5519580A (en) 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP3018016B2 (ja) * 1996-10-01 2000-03-13 エイテックス株式会社 表示装置の製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6208791B1 (en) * 1999-04-19 2001-03-27 Gemfire Corporation Optically integrating pixel microstructure
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
TW484195B (en) 2001-01-18 2002-04-21 Siliconware Precision Industries Co Ltd Processing method for grounding solder structure of tape ball grid array package structure
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6864586B2 (en) * 2003-02-28 2005-03-08 Silicon Integrated Systems Corp. Padless high density circuit board
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Also Published As

Publication number Publication date
KR100562612B1 (ko) 2006-03-17
TWI292073B (zh) 2008-01-01
JP3879642B2 (ja) 2007-02-14
CN1226668C (zh) 2005-11-09
JP2004111809A (ja) 2004-04-08
CN1487359A (zh) 2004-04-07
KR20040025869A (ko) 2004-03-26
US7004376B2 (en) 2006-02-28
US20040222272A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
KR100473010B1 (ko) 전기 광학 장치, 그 검사 방법 및 전자기기
KR100445820B1 (ko) 전기 광학 장치와 그 제조 방법 및 전자기기
KR100516597B1 (ko) 반도체 장치, 반도체 장치의 실장 구조, 액정 장치 및 전자 기기
US7141877B2 (en) Display device and manufacturing method of the same
US6456353B1 (en) Display driver integrated circuit module
KR20180070783A (ko) 표시 장치 및 이의 제조 방법
JP2003273476A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
TWI292073B (zh)
JP2004363171A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
KR100885378B1 (ko) 액정표시장치
US6741315B1 (en) Liquid crystal device and electronic apparatus
JP4103835B2 (ja) 電子部品の製造方法
KR20010064618A (ko) 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법
JP2004363172A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
WO2016088594A1 (ja) 実装基板の製造装置、及び実装基板の製造方法
JP3633394B2 (ja) 電気光学装置及び電子機器
JP3598902B2 (ja) 基板接続構造及び電気光学装置
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP3675250B2 (ja) 電気光学装置の製造方法
JP2001215896A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2004235322A (ja) 電子部品の製造方法、電子部品、電気光学装置の製造方法、電気光学装置及び電子機器
JP2004095873A (ja) 配線基板、電気光学装置及び電子機器
JP2003140564A (ja) 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent