KR100562612B1 - 배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법 Download PDF

Info

Publication number
KR100562612B1
KR100562612B1 KR1020030065353A KR20030065353A KR100562612B1 KR 100562612 B1 KR100562612 B1 KR 100562612B1 KR 1020030065353 A KR1020030065353 A KR 1020030065353A KR 20030065353 A KR20030065353 A KR 20030065353A KR 100562612 B1 KR100562612 B1 KR 100562612B1
Authority
KR
South Korea
Prior art keywords
solder
substrate
manufacturing
terminal
liquid crystal
Prior art date
Application number
KR1020030065353A
Other languages
English (en)
Other versions
KR20040025869A (ko
Inventor
아시다다케시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040025869A publication Critical patent/KR20040025869A/ko
Application granted granted Critical
Publication of KR100562612B1 publication Critical patent/KR100562612B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0638Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0545Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기판상에 형성된 복수의 단자상에 땜납을 인쇄할 때, 땜납과 단자 사이의 접촉 면적을 항상 충분히 확보할 수 있도록 한다.
IC 패키지에 구비되는 복수의 단자에 대응하도록 기판(33)상에 형성된 복수의 단자(39)상에 땜납(64)을 인쇄할 때에 이용하는 마스크(62)이다. 이 마스크(62)는, 땜납(64)을 통과시키는 개구(63)를 갖고, 이 개구(63)는 단자(39)보다도 크게 되어 있다. 땜납(64)은, 단자(39)에 인접하는 배선(38a)에 덮일지도 모르지만, 이것에 리플로우 처리가 실시되면, 일부분(64a)과 다른 부분(64b)으로 분리되어, 배선(38a)과 단자(39)의 단락이 방지된다.

Description

배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법{WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME, ELECTRO-OPTICAL DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명에 따른 배선 기판 및 전기 광학 장치의 각각의 일실시예를 나타내는 사시도,
도 2는 도 1에 나타내는 전기 광학 장치의 주요 부분인 액정 패널의 단면도,
도 3은 도 1에 나타내는 배선 기판의 단면 구조를 나타내는 단면도,
도 4는 본 발명에서 이용하는 IC 패키지의 복수의 실시예를 도시하는 도면,
도 5는 본 발명에 따른 배선 기판의 제조 방법의 일실시예를 나타내는 공정도,
도 6은 본 발명에 따른 마스크 및 그것을 이용하여 인쇄된 땜납의 일례를 도시하는 도면,
도 7은 본 발명에 따른 전기 광학 장치의 제조 방법의 일실시예를 나타내는 공정도,
도 8은 도 7의 제조 방법에서 이용하는 마더 기판의 일례를 나타내는 평면도,
도 9는 본 발명에 따른 전자 기기의 일실시예를 나타내는 블록도,
도 10은 본 발명에 따른 전자 기기의 다른 실시예를 나타내는 사시도,
도 11은 본 발명에 따른 전자 기기의 또다른 실시예를 나타내는 사시도,
도 12는 본 발명에 따른 전자 기기의 또다른 실시예를 나타내는 사시도,
도 13은 본 발명에 따른 전자 기기의 또다른 실시예를 나타내는 사시도,
도 14는 본 발명에 따른 전자 기기의 또다른 실시예를 나타내는 사시도,
도 15는 본 발명에서 이용하는 IC 패키지의 다른 복수의 실시예를 도시하는 도면,
도 16은 종래의 배선 기판의 주요 부분의 단면 구조를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 액정 장치(전기 광학 장치) 2 : 액정 패널
3 : 배선 기판 4a, 4b : 기판
6 : 밀봉재 8 : 조명 장치
9 : 액정(전기 광학 물질) 12a, 12b : 기재
13 : 반투과 반사판 14 : 개구
17a, 17b : 전극 33 : FPC(기판)
34 : 전자 부품 36 : IC 패키지
37 : 베이스재 38a, 38b : 배선
38bb : 동막 부재 39 : 기판측 단자
41 : 레지스트 42a, 42b : 커버레이
43 : 보강막 44 : 스루홀
46 : IC 칩
48 : 땜납 볼(IC 패키지에 구비되는 단자)
62 : 마스크 63 :개구
64 : 땜납 66 : 개구
110 : 퍼스널 컴퓨터(전자 기기) 120 : 휴대 전화기(전자 기기)
130 : 디지털 스틸 카메라(전자 기기)
140 : 손목 시계형 전자 기기(전자 기기)
150 : PDA(전자 기기)
본 발명은, ① 기판상에 땜납을 인쇄할 때에 이용하는 마스크, ② 그 마스크를 이용하여 행해지는 배선 기판의 제조 방법, ③ 그 제조 방법에 의해서 제조되는 배선 기판, ④ 그 배선 기판의 제조 방법을 이용한 전기 광학 장치의 제조 방법, ⑤ 그 전기 광학 장치의 제조 방법에 의해서 제조되는 전기 광학 장치, ⑥ 그 전기 광학 장치의 제조 방법을 이용한 전자 기기의 제조 방법, 및 ⑦ 그 제조 방법에 의해서 제조되는 전자 기기에 관한 것이다.
종래, 베이스재상에 IC 칩을 실장하여 이루는 배선 기판으로서, ACF(Anisotropic Conductive Film: 이방성 도전막)을 이용하여 IC 칩을 베이스재상에 실장하는 구조의 것이 알려져 있다(예컨대, 특허 문헌 1 참조). ACF는, 예컨대, 도 16에 부호(201)로 나타내는 바와 같이, 절연성의 수지(202)중에 복수의 도전 입자(203)를 분산함으로써 형성되어 있다.
IC 칩(204)을 베이스재(206)상에 실장할 때에는, 베이스재(206)상에 형성된 단자(207)의 위에 ACF(201)를 점착하고, 또한 그 ACF(201)의 위에 IC 칩(204)을 탑재한 뒤에, 이 IC 칩(204)을 가열하면서 베이스재(206)에 가압, 즉, 열압착한다.
이 열압착에 의해, IC 칩(204)의 본체 부분이 ACF(201)내의 수지(202)의 작용에 의해서 베이스재(206)의 소정 위치에 고착된다. 그리고, 동시에, IC 칩(204)의 능동면에 형성된 복수의 전극 단자, 즉 범프(208)가, ACF(201)내의 도전 입자(203)를 거쳐서 베이스재(206)상의 단자(207)에 도통한다.
그런데, ACF(201)를 이용하여 형성된 상기 배선 기판에 있어서는, 통상, IC 칩(204) 이외에 콘덴서, 저항 등의 전자 부품이 실장된다. 이들 전자 부품은, 통상, 땜납·리플로우 처리에 의해서 베이스재상에 납땜되어 실장된다.
이와 같이, 콘덴서 등의 전자 부품과 IC 칩의 양쪽을 베이스재상에 실장할 때, ACF(201)를 이용한 상기 종래의 배선 기판은, ACF(201)에 대한 열압착 처리와 상기 땜납·리플로우 처리의 2개의 처리를 따로따로 받을 필요가 있어, 그 때문에, 제조 비용이 비싸진다고 하는 문제가 있었다.
또한, ACF(201)를 이용하여 IC 칩(204)의 실장을 행한 후에 땜납·리플로우 처리를 행하는 경우를 생각하면, IC 칩(204)을 실장하고 있는 ACF(201)가 땜납·리플로우 처리시의 열에 의해서 베이스재(206)로부터 벗겨져, 도통 불량이 발생된다고 하는 문제도 있다.
[특허 문헌 1]
일본 특허 공개 평성 제 10-84002 호 공보(제 5 페이지, 도 1)
그런데, 최근, BGA(ball Grid Array)나 CSP(Chip Sized Package)와 같이, 복수의 단자를 패키지의 저면에 마련한 구조의 IC 패키지가 실용으로 공급되고 있다. 이들 BGA나 CSP로서는, 예컨대, 도 15(a)나 도 15(b)에 나타내는 구조의 것이 알려져 있다.
구체적으로는, 도 15(a)의 IC 패키지(211)는, 회로 기판(213)의 표면상에 본딩 와이어(214)를 거쳐서 본딩되어 있는 IC 칩(216)을 봉지 부재(217)로 오버코팅함으로써, IC 칩(216)이 패키징되어 있다. 회로 기판(213)의 IC 칩(216)의 탑재면에는 복수의 배선 라인이 형성되고, 또한, 회로 기판(213)의 이면에도 복수의 배선 라인이 형성되며, 그들 표리 양측에 마련된 배선 라인은 회로 기판(213)을 관통하는 스루홀(도시하지 않음)을 거쳐서 서로 도통된다. 그리고, 이면측의 복수의 배선 라인의 각각에 땜납 돌기 단자(218)가, 예컨대 격자 형상, 즉 매트릭스 형상으 로 마련된다.
또한, 도 15(b)의 IC 패키지(212)는, 회로 기판(213)의 표면상에 소정 패턴으로 배치된 복수의 볼 전극(219)을 거쳐서 IC 칩(216)을 접합, 즉 플립 칩 본딩한다. IC 칩(216)은 봉지 부재(217)로 오버코팅되어 패키징된다. 그리고, 회로 기판(213)의 이면측에 형성된 복수의 배선 라인의 각각에 땜납 돌기 단자(218)가, 예컨대 격자 형상, 즉 매트릭스 형상으로 마련된다. 이 IC 패키지(212)에서는, 패키지(212)의 외형을 IC 칩(216)과 거의 같은 크기로 할 수 있다.
또, 도 15(a) 및 도 15(b)에 나타내는 IC 패키지에서는, 회로 기판(213)상에 IC 칩(216)이 탑재되어 있지만, 회로 기판(213)상에 IC 칩(216)을 탑재하지 않고, 땜납 돌기 단자(218)를 IC 칩(216)의 단자, 즉 패드상에 직접 탑재하는 구조의 IC패키지, 소위 WCSP( 웨이퍼 레벨 CSP: Wafer Level Chip Sized Pakage)도 알려져 있다.
도 15(a)의 IC 패키지(211)나 도 15(b)의 IC 패키지(212) 등의 IC 패키지에 공통되는 구조는 IC 패키지의 저면, 즉 광역면에 땜납 돌기 단자(218)가 마련되는 것이다. 이와 같이 패키지의 저면, 즉 광역면에 복수의 땜납 돌기 단자(218)를 갖는 구조의 패키지는, ACF 등의 도전 접착 요소를 이용하지 않고서, 땜납 돌기 단자(218)에 의해서 배선 기판에 도전 접속할 수 있다. 따라서, 배선 기판상에 IC 칩 이외의 전자 부품을 실장하는 경우에는, 그 전자 부품을 실장할 때에 동시에 IC 칩도 실장할 수 있어, 이 때문에, 제조 비용을 저감할 수 있다.
BGA 등의 패키지 저면에 단자를 구비한 IC 패키지를 기판상에 실장하는 경 우, 일반적으로는, 기판상에 형성된 복수의 단자상에 땜납을 인쇄에 의해서 탑재하고, 그 위에 IC 패키지의 각 단자가 탑재되도록 IC 패키지를 정렬하여 기판상에 마운트, 즉 탑재하고, 또한, 땜납·리플로우 처리 등에 의해서 땜납을 용융하여 IC 패키지를 기판상에 납땜한다.
기판상의 복수의 단자 위에 땜납을 인쇄할 때에는, 종래, 그들의 단자에 대응하는 위치에 개구를 갖는 마스크를 당해 기판상에 놓고, 또한, 땜납, 예컨대 크림 땜납을 스퀴지에 의해서 마스크상에서 늘리는 것에 의해, 그 개구를 통해서 땜납을 각 기판측 단자의 위에 공급하고 있다. 그리고, 통상, 마스크의 개구의 크기는, 기판측 단자와 동일하거나, 또는 그것보다도 작게 설정되어 있었다. 이것은, 땜납을 인쇄하는 위치가 정규 위치로부터 어긋난 때에도, 단락이 발생하지 않도록 하기 위해서 이다.
그러나, 상기한 바와 같이, 마스크의 개구의 크기를 기판상의 단자와 동일하거나, 또는 그것보다도 작게 설정한 경우에는, 마스크의 개구를 통해서 기판측 단자에 공급되는 땜납과 당해 기판측 단자와의 접촉 면적, 즉 도통 면적이 작아져, 경우에 따라서는 도통 불량이 발생될 염려가 있었다.
본 발명은, 상기의 문제점을 감안하여 이루어진 것으로서, 기판상에 형성된 복수의 단자상에 땜납을 인쇄할 때, 땜납과 단자 사이의 접촉 면적을 항상 충분히 확보할 수 있도록 하는 것을 목적으로 한다.

(1) 상기 목적을 달성하기 위해서, 본 발명에 따른 마스크는, IC 패키지에 구비되는 복수의 단자에 대응하도록 기판상에 형성된 복수의 단자상에 땜납을 인쇄할 때에 이용하는 마스크로서, 땜납을 통과시키는 개구를 갖고, 해당 개구는 상기 단자보다도 큰 것을 특징으로 한다.
이 구성에 의하면, 마스크의 개구를 통해서 기판상에 공급되는 땜납(예컨대, 도 6(c)의 부호(64))의 면적은, 기판(33)상의 단자(예컨대, 도 6(c)의 부호(39))보다도 커지기 때문에, 개구(예컨대, 도 6(a)의 부호(63))를 갖는 마스크(예컨대, 도 6(a)의 부호(62))가 정규 위치로부터 어긋나 기판(33)의 위에 놓여진 경우에도, 기판측 단자(39)와 그것에 공급된 땜납(64) 사이의 접촉 면적을 충분히 확보할 수 있다.
(2) 또, 상기 구성의 마스크는, 땜납·리플로우 처리에 공급되는 기판에 대하여 이용되는 것인 것이 바람직하다. 여기서, 땜납·리플로우 처리는, IC 패키지가 마운트된 기판을, 소정의 고온으로 승온된 리플로우 로(爐)중에 넣어 가열하는 처리이며, 이 처리에 의해 땜납이 용융되어 IC 패키지가 기판상에 납땜된다.
기판상의 단자보다도 넓은 영역에 땜납이 공급된 상태의 기판을 리플로우 로에 넣어 가열하면, 기판의 단자상에 그 단자보다도 넓은 면적으로 공급된 땜납은, 그 단자를 향하여 수축되어 덩어리가 된다. 따라서, 납땜의 처리가 종료된 후에, 땜납이 기판상의 단자로부터 크게 밀려 나와 존재하는 것을 방지할 수 있다.
(3) 본 발명에 따른 마스크는, 예컨대 도 6(b)에 나타내는 바와 같이, 복수 의 기판측 단자(39)중의 적어도 한 쌍의 사이에 도전 영역(38a)이 형성되는 것 같은 기판에 대하여 이용할 수 있다. 이 경우, 마스크의 개구(63)는 당해 한 쌍의 기판측 단자(39)의 한쪽과 상기 도전 영역(38a)에 가로걸치는 크기를 갖는 것이 바람직하다.
이렇게 하면, 기판상에 공급된 땜납은, 도 6(c)에 부호(64)로 나타내는 바와 같이, 단자(39)보다도 넓은 영역에 놓여지고, 또한 그 일부가 도전 영역(38a)을 덮게 된다. 이 기판을 리플로우 로에 넣어 가열하면, 땜납(64)은 한쪽이 도전 영역(38a) 을 향해서 수축 이동하고, 다른쪽이 단자(39)를 향해서 수축 이동하여, 결과적으로, 당초 하나의 덩어리였던 땜납은 2개로 분리된다.
(4) 상기 구성의 마스크가 적용되는 배선 기판에 관해서는, 서로 이웃하는 한 쌍의 기판측 단자의 사이에, 한쪽의 기판측 단자로부터 연장되는 배선이 도전 영역으로서 배치되는 경우가 있다. 이 경우에는, 마스크내의 개구는, 당해 배선과 한쪽의 기판측 단자에 가로걸치는 크기를 갖는 것이 바람직하다. 단, 단자간의 피치가 넓은 경우에는 마스크내의 개구는 도전 영역을 덮는 일은 없다.
(5) 다음에, 본 발명에 따른 배선 기판의 제조 방법은, IC 패키지에 구비되는 복수의 단자에 대응하도록 기판상에 형성된 복수의 기판측 단자의 각각의 위에 마스크의 개구를 통해서 땜납을 공급하는 공정을 갖는 배선 기판의 제조 방법으로서, 상기 땜납은 각각의 상기 기판측 단자에 대하여 당해 기판측 단자보다도 넓은 영역에 공급되는 것을 특징으로 한다.
이 배선 기판의 제조 방법에 의하면, 땜납은 단자보다도 넓은 영역에 공급되 기 때문에, 마스크가 정규 위치로부터 어긋나 기판상에 놓여졌다고 해도, 기판상의 단자와 그것에 공급된 땜납 사이의 접촉 면적을 충분히 확보할 수 있다.
(6) 상기 구성의 배선 기판의 제조 방법은, 상기 기판상에 공급된 땜납을 용융시키는 땜납·리플로우 공정을 더 갖는 것이 바람직하다. 기판상의 단자보다도 넓은 영역에 땜납이 공급된 상태의 기판을 리플로우 로에 넣어 가열하면, 기판의 단자상에 그 단자보다도 넓은 면적으로 공급된 땜납은, 그 단자를 향하여 수축하여 덩어리로 된다. 따라서, 납땜의 처리가 종료된 후에, 땜납이 기판상의 단자로부터 크게 밀려 나와 존재하는 것을 방지할 수 있다.
(7) 다음에, 본 발명에 따른 배선 기판의 제조 방법은, 복수의 기판측 단자 중 적어도 한 쌍의 사이에 도전 영역이 형성되는 것 같은 배선 기판에 대하여 적용할 수 있다. 그리고 그 경우, 상기 땜납을 공급하는 공정에서는, 상기 땜납은 하나의 기판측 단자의 전부를 덮고, 또한, 상기 도전 영역의 폭 방향의 일부 또는 전부를 덮도록 상기 기판상에 공급할 수 있다.
이렇게 하면, 상기 하나의 기판측 단자에 관해서는 그 전부를 확실히 땜납으로 덮을 수 있다. 또한, 당초, 기판측 단자와 도전 영역과의 2개에 가로걸쳐서 배치된 땜납은, 땜납·리플로우 처리 등에 의한 납땜을 끝낸 후에는, 기판측 단자와 도전 영역의 각각을 향해서 수축하는 것에 의해 분리되기 때문에, 그들 사이에 단락이 발생하는 일은 없다. 단, 단자간의 피치가 넓은 경우에는, 반드시, 도전 영역을 덮을 필요는 없다.
(8) 상기 구성의 배선 기판의 제조 방법이 적용되는 배선 기판에 관해서는, 서로 이웃하는 한 쌍의 기판측 단자의 사이에, 한쪽의 기판측 단자로부터 연장되는 배선이 도전 영역으로서 배치되는 것이 있다. 이 경우, 기판상에 공급되는 땜납은, 당해 배선과 한쪽의 기판측 단자에 가로걸치는 크기로 기판상에 배치되는 것이 바람직하다.
이렇게 하면, 상기 한쪽의 기판측 단자에 관해서는 그 전부를 확실히 땜납으로 덮을 수 있다. 또한, 당초, 기판측 단자와 배선과의 2개에 가로걸쳐서 배치된 땜납은, 땜납·리플로우 처리 등에 의한 납땜을 끝낸 후에는, 기판측 단자와 배선의 각각을 향해서 수축하는 것에 의해 분리되기 때문에, 그들 사이에 단락이 발생하는 일은 없다.
(9) 다음에, 본 발명에 따른 배선 기판은, 이상에 기재한 구성의 배선 기판의 제조 방법을 이용하여 제조되는 것을 특징으로 한다. 이상에 기재한 구성의 배선 기판의 제조 방법에 의하면, IC 패키지의 단자와 기판상의 단자 사이에 충분한 양의 땜납을 개재시킬 수 있기 때문에, 그 제조 방법을 이용하여 형성된 본 발명의 배선 기판에 관해서는, IC 패키지에 관해서 도통 불량이 발생되는 것을 확실히 방지할 수 있다.
(10) 다음에, 본 발명에 따른 전기 광학 장치의 제조 방법은, 이상에 기재한 구성의 배선 기판의 제조 방법을 실시하는 공정을 갖는 것을 특징으로 한다. 여기서 말하는 전기 광학 장치로서는, 전기 광학 물질로서 액정를 이용하는 액정 장치나, 전기 광학 물질로서 유기 EL(Electro Luminescence)을 이용하는 EL 장치나, 전기 광학 물질로서 희박한 가스를 이용하여 해당 가스속에서 발생하는 플라즈마 방 전을 이용하는 플라즈마 장치나, 그 밖의 각종 장치가 생각된다.
이상에 기재한 구성의 배선 기판의 제조 방법에 의하면, IC 패키지의 단자와 기판상의 단자 사이에 충분한 양의 땜납을 개재시킬 수 있기 때문에, 그 제조 방법을 이용하여 형성된 배선 기판에 관해서는, IC 패키지에 관해서 도통 불량이 발생되는 것을 확실히 방지할 수 있고, 그 때문에, 신뢰성이 높은 전기 광학 장치를 제조할 수 있다.
(11) 다음에, 본 발명에 따른 전기 광학 장치는, 상기 전기 광학 장치의 제조 방법을 이용하여 제조되는 것을 특징으로 한다. 이에 따라, IC 패키지에 관해서 도통불량이 없는, 신뢰성이 높은 전기 광학 장치를 제공할 수 있다.
(12) 다음에, 본 발명에 따른 전자 기기의 제조 방법은, 이상에 기재한 구성의 전기 광학 장치의 제조 방법을 실시하는 공정을 갖는 것을 특징으로 한다. 이에 따라, IC 패키지에 관해서 도통 불량이 없는, 신뢰성이 높은 전자 기기를 제공할 수 있다.
(13) 다음에, 본 발명에 따른 전자 기기는, 상기 구성의 전자 기기의 제조 방법을 이용하여 제조되는 것을 특징으로 한다. 이에 따라, IC 패키지에 관해서 도통 불량이 없는, 신뢰성이 높은 전자 기기를 제공할 수 있다.
(14) 본 발명에 따른 전기 광학 장치의 제조 방법은, 액정층을 형성하는 공정을 더 가질 수 있다. 이에 따라, 전기 광학 장치로서 액정 장치를 작성할 수 있다. 보다 구체적으로는, 하나의 기판상에 전극을 형성하고, 이 하나의 기판에 대향하는 기판상에 대향 전극을 형성하며, 그들 한 쌍의 기판을 셀 갭을 개재시켜 서 로 접합시켜, 그 셀 갭내에 액정을 봉입함으로써, 그들 한 쌍의 기판 사이에 액정층을 형성한다.
본 발명에 따른 전기 광학 장치의 제조 방법에 의하면, 본 발명에 따른 땜납 인쇄용 마스크를 이용하여 형성된 배선 기판이, 상기 액정 장치를 구성하는 한 쌍의 기판의 한쪽 또는 양쪽에 접속된다. 이렇게 하여 형성된 배선 기판에 관해서는, IC 패키지에 관해서 도통 불량이 발생되는 것을 확실히 방지할 수 있기 때문에, 전기 광학 장치로서도 신뢰성이 높은 것을 제조할 수 있다.
발명의 실시예
(배선 기판의 실시예)
이하, 본 발명에 따른 배선 기판을 그 일실시예를 들어 설명한다. 또, 이제부터 설명하는 실시예는 본 발명을 이해하기 위해서 예시되는 것이며, 본 발명은 그 실시예에 한정되는 것이 아니다.
도 1에 있어서, 부호(3)는 본 발명에 따른 배선 기판의 일실시예를 나타내고 있다. 이 배선 기판(3)은, 기판으로서의 FPC(Flexible Printed Circuit)(33)와, 해당 FPC(33)상에 실장된 전자 부품(34)과, 마찬가지로 FPC(33)상에 실장된 IC 구조체로서의 IC 패키지(36)를 갖는다. IC 패키지(36)는, 예컨대, BGA(ball Grid Array)나 CSP(Chip Sized Package) 등에 의해서 구성할 수 있다.
FPC(33)는, 도 3에 나타내는 바와 같이, 가요성을 갖는 플라스틱제의 베이스재(37)의 위에 각종 막 요소를 형성함으로써 형성된다. 구체적으로는, 예컨대 폴 리이미드에 의해서 형성된 베이스재(37)의 실장측 표면 위에, 예컨대 Cu(구리)에 의해서 배선(38a) 및 단자(39)를 형성하고, 단자(39)의 주위에는 레지스트(41)를 도포하며, 레지스트(41)를 도포한 영역 이외의 영역에는, 예컨대 폴리이미드에 의해서 커버레이(42a)를 형성한다.
또한, 베이스재(37)의 이면측 표면 위에, 예컨대 Cu에 의해서 배선(38b)을 형성하고, 그 위의 전(全)면에, 예컨대 폴리이미드에 의해서 커버레이(42b)를 형성하며, 또한, 적어도 IC 패키지(36)에 대응하는 영역에, 예컨대 폴리이미드에 의해서 보강막(43)을 형성한다.
도 1에 있어서, 레지스트(41)는 IC 패키지(36) 및 전자 부품(34)을 실장하는 영역내에서, 단자(39)가 외부로 노출되도록 마련된다. 또한, 커버레이(42a)는 레지스트(41)를 마련한 영역 이외의 FPC(33)의 전(全)면에 형성된다. 또, 커버레이(42a)나 레지스트(41)는, 액정 패널과의 접속 부분이나, 커넥터와의 접속 부분에는 형성되지 않는다. 또한, FPC(33)의 이면측에 마련되는 배선(38b) 중 IC 패키지(36)의 이면에 대응하는 부분(38bb)은, 도 3(a)에 나타내는 바와 같이, IC 패키지(36)의 전체를 포함하도록 넓은 면적으로 형성되어 있다.
이 동막(銅膜) 부분(38bb)은, IC 패키지(36)의 특성을 정상 상태로 유지하기 위한 특성 유지 부재로서 기능하는 것이며, 구체적으로는 이하와 같은 기능을 갖는다. Cu는 베이스재(37)를 형성하는 폴리이미드보다도 열전도율이 높고, 따라서, 동막 부분(38bb)은, IC 패키지(36)에서 발생되는 열을 외부로 방산한다. 또한, Cu는 차광성을 갖기 때문에, 동막 부분(38bb)은, IC 패키지(36)가 이면측으로부터 광 에 노출되는 것을 방지한다.
또한, 동막 부분(38bb)은 IC 패키지(36)보다도 넓게 형성되기 때문에, 이 동막 부분(38bb)은, FPC(33)가 IC 패키지(36)에 대응하는 영역내에서 휘는 것을 방지함으로써, IC 패키지(36)에 전단력, 벤딩력 등의 외력이 작용하는 것을 방지한다. 더욱이, 도 1에 있어서, 레지스트(41)가 형성된 영역에 대응하는 FPC(33)의 이면에 마련된 보강막(43) (도 3 참조)은, IC 패키지(36)에 외력이 작용하는 것을, 또한 방지한다. 또, 동막 부분(38bb)의 두께는, 예컨대, 30㎛ 이하로 설정한다.
도 3에 있어서, 표면측의 배선(38a)과 이면측의 배선(38b)은, 베이스재(37)를 관통하는 스루홀(44)에 의해서 서로 도통된다. 이에 따라, FPC(33)의 표리 양면을 활용하여 복잡한 회로를 구성할 수 있다. 또한 특히, IC 패키지(36)의 이면에 위치하는 동막 부분(38bb)의 장소에 형성된 스루홀(44)은, 동막 부분(38bb)이 IC 패키지(36)의 발열을 외부로 방산하는 기능을, 더 한층 높인다.
IC 패키지(36)는, 그 저면, 즉 광역면에 복수의 단자를 갖는 구조의 IC 패키지이다. 이 IC 패키지(36)의 구체적인 구조는, 여러 가지를 생각해 볼 수 있는데, 예컨대 도 4(a)에 나타내는 바와 같이, 복수의 땜납 볼(48)을 지지한 면형상 테이프(49)를 접착층(47)에 의해서 IC 칩(46)의 능동면에 접합하고, 또한, IC 칩(46)의 단자(즉, 패드)와 땜납 볼(48)을 스루홀(52)에서 도통함으로써 형성할 수 있다. 또, 부호(51)는 봉지 수지이다.
또한, 접착층(47) 및 면형상 테이프(49)가 투명한 경우에는, IC 칩(46)의 능동면은 외부의 광에 직접적으로 노출되게 된다.
또한, IC 패키지(36)는, 도 4(b)에 나타내는 바와 같이, 복수의 땜납 볼(48)을 구비한 배선판(53)을 수지(54)에 의해서 IC 칩(46)의 능동면에 접착하고, 또한 IC 칩(46)의 패드와 땜납 볼(48)을 범프(56)로 도통함으로써 형성할 수 있다.
또한, IC 패키지(36)는, 도 4(c)에 나타내는 바와 같이, IC 칩(46)의 패드상에 땜납 돌기 단자로서의 복수의 땜납 볼(48)을 직접적으로 형성하고, 또한 땜납 볼(48)이 외부로 노출되도록 하여 IC 칩(46)을 봉지 수지(57)로 피복함으로써 형성할 수 있다. 봉지 수지(57)가 투명한 경우에는, IC 칩(46)의 능동면은 외부의 광에 직접적으로 노출되게 된다.
또한, IC 패키지(36)는, 도 15(a)에 나타낸 IC 패키지(211)나, 도 15(b)에 나타낸 IC 패키지(212)에 의해서 구성할 수도 있다.
또, 도 4(a), 도 4(b) 및 도 4(c)에 나타낸 IC 패키지(36)나, 도 15(a)에 나타낸 IC 패키지(211)나, 도 15(b)에 나타낸 IC 패키지(212) 등의 IC 패키지에 공통적인 구조는, 패키지의 측면에 단자가 인출되는 것이 아니라, 패키지의 저면, 즉 광역면에 땜납 볼(48) 등의 단자가 마련되는 것이다.
(배선 기판의 제조 방법의 실시예)
도 1의 배선 기판(3)은, 예컨대, 도 5에 나타내는 바와 같은 제조 방법에 의해서 제작할 수 있다. 또, 이제부터 설명하는 제조 방법은 본 발명을 이해하기 위해서 예시되는 것이며, 본 발명은 그 제조 방법에 한정되는 것이 아니다.
공정 P1에 있어서, 도 3의 베이스재(37)의 표리 양면에 Cu를 균일한 두께로 적층하고, 또한 공정 P2에 있어서, Cu 층을 패터닝하여 표면에 배선(38a)을 형성하며, 이면에 배선(38b)을 형성한다. 다음에, 도 5의 공정 P3에 있어서, 도 1의 FPC(33)내의 소정 영역에 레지스트(41)를 도포한다. 다음에, 도 5의 공정 P2에서 형성한 배선(38a, 38b)의 표면에, 공정 P4에 있어서, 도 1의 FPC(33)의 표리 양면내의 소정 영역에 커버레이(42a, 42b)를 형성한다. 그리고 또한, 필요에 따라, 공정 P5에 있어서 배선상에 Au(금)를 도금한다.
다음에, 도 5의 공정 P6에 있어서, 도 1의 FPC(33)상에 땜납을 인쇄한다. 구체적으로는, FPC(33)의 표면의 전(全)면 또는 필요한 일부 영역에 금속제의 마스크를 탑재한 뒤에, 크림 땜납을 그 마스크 위에 탑재하고, 또한 스퀴지를 이용하여 그 크림 땜납을 마스크상에서 늘린다. 여기서 이용하는 마스크에는, 땜납을 인쇄하고자 하는 개소에 대응하여 개구가 형성된다. 이 개구는, 통상, FPC(33)상의 단자(39)에 대응하고 있고, 따라서, 마스크상에서 땜납이 스퀴지에 의해서 늘려지면, 개구를 통해서 FPC(33)의 단자(39)상에 땜납이 탑재된다.
이제, 도 1의 FPC(33)에 있어서 IC 패키지(36)를 실장해야 할 영역에 관한 땜납 처리에 대하여 설명한다. IC 패키지(36)를 실장해야 할 영역은, 도 6(b)에 나타내는 바와 같이, 레지스트(41)에 의해서 둘러싸인 영역으로 되어 있다. 이 영역내에는, IC 패키지(36)의 단자, 예컨대 도 4(a)의 땜납 볼(48)에 대응하여 4 ×4 = 16개의 단자(39)가 매트릭스 형상으로 형성되어 있다. 이들 단자(39)에는 배선(38a)이 이어져 있다. 특히, 내부 영역에 존재하는 4개의 단자(39)로부터 연장되는 배선(38a)은, 외부 프레임 영역에 존재하는 단자(39) 중 서로 이웃하는 2개 의 사이를 통해서 연장되어 있다.
상기 16개의 단자(39) 위에 땜납을 실을 때에 이용되는 마스크(62)는, 도 6(a)에 나타내는 바와 같이, FPC(33)상의 각 단자(39)에 대응하는 위치에 개구(63)를 갖는다. 이 마스크(62)를 FPC(33)상의 소정 위치에 탑재하면, 각 개구(63)는 FPC(33)상의 각 단자(39)를 외부로 노출시키는 위치에 놓여진다. 본 실시예에서는, 개구(63)의 크기는 단자(39)보다도 크게 되어 있다. 따라서, 마스크(62)상에 크림 땜납을 탑재하고, 또한 스퀴지를 이용하여 그 크림 땜납을 늘리면, 각 개구(63)를 통해서 단자(39)상에 땜납이 공급되며, 그 땜납(64)은 도 6(c)에 나타내는 바와 같이 단자(39)의 전(全)면을 덮도록 FPC(33)상에 공급된다.
종래의 실장 방법에 의하면, 땜납은 단자(39)와 대략 같은 크기이거나, 또는 그것보다도 작은 영역에서 공급되고 있기 때문에, 마스크(62)를 FPC(33)상에 탑재하는 위치가 정규 위치로부터 어긋나면, 단자(39)에 관한 도통 면적을 충분히 확보할 수 없다고 하는 문제가 있었다. 이것에 반하여, 본 실시예에 의하면, 땜납(64)이 단자(39)보다도 넓은 면적으로 인쇄되기 때문에, 마스크(63)를 FPC(33)상에 탑재하는 위치가 어긋났다고 해도 충분한 접촉 면적을 확보할 수 있다.
그런데, 도 6(b)에 있어서 외부 프레임 영역에 위치하는 단자(39)와 같이, 2개의 단자(39) 사이에 배선(38a)과 같은 도전 영역이 형성되는 경우를 생각하면, 개구(63)의 면적을 단자(39)보다도 크게 했을 때, 도 6(c)에 나타내는 바와 같이, 개구(63)를 통해서 인쇄된 땜납(64)이 단자(39)에 서로 이웃하는 도통 영역, 즉 배선(38a)에 덮이는 일이 있다.
이대로의 상태에서는, 단자(39)와 배선(38a)이 땜납(64)에 의해서 단락되어 버리기 때문에, 이 납땜 구조를 실용으로 공급할 수 없다. 그러나 본 실시예에서는, 지금 설명하고 있는 땜납 인쇄 공정(도 5의 공정 P6) 후에, 공정 P8에서 리플로우 처리를 실행하여 이 땜납(64)을 용융시키는 것으로 하고 있다.
이와 같이 땜납(64)을 용융하면, 리플로우 조건을 최적화하는 것에 의해, 용융된 땜납(64)은 거리적으로 가까운 금속 부재에 끌어 당겨지도록 이동하는 경향에 있다. 따라서, 도 6(c)에 나타내는 땜납(64)이 리플로우 처리를 받으면, 도 6(d)에 나타내는 바와 같이, 땜납(64)의 한쪽(64a)은 단자(39)로 끌어 당겨지고, 땜납(64)의 다른쪽(64b)은 배선(38a)으로 끌어 당겨져서, 결과적으로, 땜납(64)은 2개의 부분(64a, 64b)으로 분리된다. 이에 따라, 단자(39)와 배선(38a)이 단락될 걱정은 없어진다.
도 5의 땜납 인쇄 공정 P6이 종료되면, 공정 P7에 있어서, 도 1의 전자 부품(34) 및 IC 패키지(36)가 FPC(33)상의 소정 위치에 마운트, 즉 탑재된다. 즉, 전자 부품(34)의 단자가 단자(39)에 탑재되고, 또한, IC 패키지(36)의 각 땜납 볼(48)이 단자(39)에 탑재된다.
그 후, 공정 P8에 있어서, 전자 부품(34) 및 IC 패키지(36)를 탑재한 FPC(33)를, 소정 온도로 승온되어 있는 리플로우 로중에 넣어 가열하고, 이것에 의해, 전자 부품(34)이 탑재되어 있는 땜납 및 IC 패키지(36)의 땜납 볼(48)을 녹여, 납땜을 행한다. 이와 같이, 본 실시예의 배선 기판(3)에 관해서는, 전자 부품(34)과 IC 패키지(36)를 한 번의 리플로우 공정에 있어서 동시에 납땜할 수 있기 때문 에, 제조 공정이 간략하여, 제조 비용도 낮아진다.
또, 도 1에 있어서, FPC(33)의 한쪽 측의 변 끝에는 접속 단자(58)가 형성되고, 반대측의 변 끝에는 접속 단자(59)가 형성된다. 배선 기판(3)은, 이들 접속 단자(58, 59)를 거쳐서 외부의 전자 기기나, 제어 회로에 접속된다.
(배선 기판에 관한 변형예)
도 1에 나타내는 배선 기판(3)에서는, 도시한 바와 같은 평면 형상의 FPC(33)를 이용했지만, FPC의 평면 형상은 그 이외의 임의의 형상으로 할 수 있다. 또한, FPC를 기판으로서 이용했지만, 유리 기판이나 에폭시 기판 등과 같이, 가요성을 갖지 않는 성질의 기판을 이용할 수도 있다.
또한, 도 6에 나타낸 실시예에서는, 2개의 이웃이 되는 단자(39) 사이에 다른 도전 영역인 배선(38a)이 마련되는 경우를 예시하였다. 그러나 본 발명은, 배선(38a)이 존재하지 않고 2개의 단자(39)가 이웃이 되는 부분에, 그들 단자(39)에 덮이도록 땜납을 인쇄하는 경우도 포함된다.
또한, 도 6(a)에 나타낸 실시예에서는, 마스크(62)내에 복수의 개구(63)를 매트릭스 형상으로 형성하였다. 그러나, 이것 대신에, 모든 개구(63)를 포함하는 넓은 직사각형 형상 또는 정방형 형상의 영역(66)을 하나의 개구로 하여, 모든 단자(39)를 포함하는 영역의 전(全)면에 땜납을 공급할 수도 있다.
(전기 광학 장치의 실시예)
이하, 본 발명에 따른 전기 광학 장치를 액정 장치로서 실시한 경우의 실시예를 설명한다. 또, 이제부터 설명하는 실시예는 본 발명을 이해하기 위해서 예시되는 것이며, 본 발명은 그 실시예에 한정되는 것이 아니다.
도 1에 있어서, 전기 광학 장치로서의 액정 장치(1)는, 액정 패널(2)과, 배선 기판(3)을 갖는다. 배선 기판(3)은, 상술한 구성의 배선 기판을 이용할 수 있다. 또한, 태양광, 실내광 등의 외부광 이외에 조명 장치를 이용하는 경우에는, 액정 장치(1)는 조명 장치(8)를 갖는다. 도 1의 실시예의 경우, 상(像)이 표시되는 것은 액정 패널(2)의 상면이며, 따라서, 조명 장치(8)는 관찰측의 반대측으로부터 광을 공급하는 백 라이트로서 기능한다.
액정 패널(2)로서는 임의의 방식의 액정 패널을 채용할 수 있다. 예컨대, 스위칭 소자를 이용하지 않는 단순 매트릭스 방식의 액정 패널이나, TFD(Thin Film Diode) 등의 2단자형의 스위칭 소자를 이용하는 액티브 매트릭스 방식의 액정 패널이나, TFT (Thin Film Transistor) 등의 3단자형의 스위칭 소자를 이용하는 액티브 매트릭스 방식의 액정 패널 등을 채용할 수 있다. 여기서, 액정 패널로서 단순 매트릭스 방식의 액정 패널을 채용하는 것으로 하면, 액정 패널(2)은 아래와 같이 구성된다.
액정 패널(2)은, 제 1 기판(4a)과 그것에 대향하는 제 2 기판(4b)을 갖는다. 이들 기판(4a, 4b) 중 한쪽의 표면상에는, 인쇄 등에 의해, 밀봉재(6)가 대략 방형의 프레임 형상으로 형성된다. 그리고, 이 밀봉재(6)에 의해, 제 1 기판(4a)과 제 2 기판(4b)이 접합된다. 또, 밀봉재(6)의 일부에는, 액정 주입용의 개구(7)가 미리 마련된다.
도 2에 있어서, 밀봉재(6)에 의해서 제 1 기판(4a)과 제 2 기판(4b)을 접합하면, 그들 기판 사이에는 소정 높이의 간극, 즉 셀 갭이 형성되고, 그 셀 갭내에 액정(9)이 개구(7)(도 1 참조)를 통해서 주입된다. 셀 갭내로의 액정(9)의 주입이 완료되면, 개구(7)는 수지 등에 의해서 막혀, 봉지된다. 또, 액정(9)이 봉입된 셀 갭은, 통상, 제 1 기판(4a) 또는 제 2 기판(4b)의 표면에 분산된 복수의 구(球) 형상의 스페이서(11)에 의해서 그 치수가 유지된다.
제 1 기판(4a)은, 유리, 플라스틱 등에 의해서 형성된 기재(12a)를 갖고, 이 기재(12a)의 액정(9)측의 표면에, 예컨대 Al(알루미늄)에 의해서 반(半)투과 반사막(13)이 형성된다. 이 반투과 반사막(13)에는, 표시의 최소 단위인 표시 도트에 대응하여, 광투과용의 복수의 개구(14)가 매트릭스 형상으로 늘어서는 상태로 형성된다. 이들 개구(14)는, 예컨대, 포토리소그래피 처리 및 에칭에 의해서 형성할 수 있다.
반투과 반사막(13)의 위에는, 절연막(16)이 주지의 성막법, 예컨대 스핀 코팅 등에 의해서 형성된다. 또한, 절연막(16)의 위에는, 제 1 전극(17a)이, 예컨대 IT0 (Indium Tin Oxide)를 재료로 하여 포토리소그래피 처리에 의해서 형성된다. 이 제 1 전극(17a)은, 도 1에 나타내는 바와 같이 복수의 직선 형상의 전극을 서로 평행하게 나열하는 것에 의해, 도 2의 화살표 D 방향에서 보아 전체로서 스트라이프 형상으로 형성된다. 또, 도 1에서는, 제 1 전극(17a)의 배열 상태를 이해하기 쉽게 나타내기 위해서 각 직선 형상 전극의 간격을 실제보다도 넓게 그리고 있지만, 실제로는, 제 1 전극(17a)은, 보다 좁은 간격으로 다수개가 기재(12a)상에 형성된다.
도 2에 있어서, 제 1 전극(17a)의 위에는 배향막(18a)이, 예컨대 폴리이미드를 재료로 하여 예컨대 인쇄에 의해서 균일한 두께의 막으로서 형성된다. 그리고, 이 배향막(18a)에 배향 처리, 예컨대 연마 처리가 실시되어, 액정(9)의 기판(4a)측의 배향이 결정된다. 또한, 기재(12a)의 외측의 표면에는, 편광판(19a)이 예컨대 접착에 의해서 장착된다. 또한, 필요에 따라, 편광판(19a)과 기재(12a) 사이에 위상차판이 마련된다.
제 1 기판(4a)에 대향하는 제 2 기판(4b)은, 유리, 플라스틱 등에 의해서 형성된 기재(12b)를 갖고, 이 기재(12a)의 액정(9)측의 표면에, 예컨대 안료 분산법, 잉크젯법 등에 의해서 컬러 필터(21)가 형성된다. 이 컬러 필터(21)는, 예컨대, R(적), G(녹), B(청)의 3원색이나, C(시안), M(마젠타), Y(옐로우)의 3원색을 화살표 D 방향에서 보아 소정의 패턴, 예컨대 스트라이프 배열, 델타 배열, 모자이크 배열로 배열함으로써 형성되어 있다. 컬러 필터(21)내의 하나의 광 요소는, 상을 표시하기 위한 최소 단위인 표시 도트의 하나에 대응하여 배치된다. 그리고, R, G, B나 C, M, Y에 대응하는 3개의 광 요소가 하나의 유닛으로 되어 하나의 화소가 형성된다.
더욱이, 컬러 필터(21)의 위에는 제 2 전극(17b)이, 예컨대 ITO를 재료로서 예컨대 포토리소그래피 처리에 의해서 형성되어 있다. 이 제 2 전극(17b)은, 도 1 에 나타내는 바와 같이, 상기 제 1 전극(17a)과 직교하는 방향으로 연장되는 복수의 직선 형상 전극을 서로 평행하게 나열하는 것에 의해, 도 2의 화살표 D 방향에서 보아 전체로서 스트라이프 형상으로 형성되어 있다. 또, 도 1에서는, 제 2 전극(17b)의 배열 상태를 이해하기 쉽게 나타내기 위해서 각 직선 형상 전극의 간격을 실제보다도 넓게 그리고 있지만, 실제로는, 제 2 전극(17b)은, 보다 좁은 간격으로 다수개가 기재(12b)상에 형성된다.
더욱이, 제 2 전극(17b)의 위에는 배향막(18b)이, 예컨대 폴리이미드를 재료로 하여, 예컨대 인쇄에 의해서 균일한 두께의 막으로서 형성된다. 그리고, 이 배향막(18b)에 배향 처리, 예컨대 러빙(rubbing) 처리가 실시되어, 액정(9)의 기판(4b)측의 배향이 결정된다. 또한, 기재(12b)의 외측의 표면에는, 편광판(19b)이 예컨대 접착에 의해서 장착된다. 이 때, 편광판(19b)의 편광축은 제 1 기판(4a)측의 편광판(19a)과 다른 각도로 설정된다.
도 1에 있어서, 제 1 기판(4a)은 제 2 기판(4b)의 외측으로 확장하는 부분(4c)을 갖고, 이 확장부(4c)의 위에 구동용 IC(22a, 22b, 22c)가, 예컨대 ACF(Anisotropic Conductive Film)를 이용하여 실장되어 있다. 즉, 본 실시예에서는, 구동용 IC가 액정 패널의 기판상에 직접 실장되는 구조의 COG(Chip 0n Glass) 방식의 실장 방법이 채용되고 있다. 이들 IC 칩의 입력 단자는 제 1 기판(4a)의 확장부(4c)의 변 끝에 형성된 외부 접속 단자(23)에 접속된다.
확장부(4c)의 중앙에 위치하는 구동용 IC(22b)의 출력 단자는, 제 1 기판(4a)상에 형성된 제 1 전극(17a)에 직접 접속된다. 이것에 의해, 구동용 IC(22b)는 제 1 전극(17a)을 구동한다. 도 2에 나타내는 바와 같이, 밀봉재(6) 속에는 복수의 구 형상 또는 원주 형상의 도통재(24)가 분산 상태로 포함된다. 도 1에 있어서, 확장부(4c)의 양쪽 영역에 실장된 구동용 IC(22a, 22c)는, 그들 도통재(24)를 거쳐서, 제 2 기판(4b)상에 형성된 제 2 전극(17b)에 접속된다. 이것에 의해, 구동용 IC(22a, 22c)는 제 2 전극(17b)를 구동한다.
도 1에 있어서, 조명 장치(8)는, 플라스틱 등에 의해서 형성된 도광체(26)와, 이 도광체(26)의 광취입면(26a)에 대향하여 배치된 발광원으로서의 LED(Light Emitting Diode)(27)를 갖는다. 도 2에 나타내는 바와 같이, LED(27)는, LED 기판(28)에 의해서 지지되어 소정 위치에 배치된다. 또한, 도광체(26)의 액정 패널(2)측의 표면, 즉 광출사면(26b)에는 확산 시트(29)가, 예컨대 접착에 의해서 장착된다. 또한, 도광체(26)의 액정 패널(2)과 반대측의 표면에는 반사 시트(31)가, 예컨대 접착에 의해서 장착된다. 또한, 조명 장치(8)의 전체는, 완충 부재(32)를 거쳐서 액정 패널(2)에 장착된다.
액정 패널(2)은 이상과 같이 구성되어 있기 때문에, 도 2에 있어서, 제 2 기판(4b)의 외측, 즉 관찰측의 광이 강한 경우에는, 그 광은, 제 2 기판(4b)를 통과하고, 액정(9)을 통과하며, 또한 반투과 반사막(13)에서 반사되어, 다시 액정(9)으로 공급된다. 한편, 도 1에 있어서, 구동용 IC(22a, 22b, 22c)는 제 1 전극(17a)과 제 2 전극(17b) 사이에 인가되는 전압을, 표시 도트마다 제어하여 액정(9)의 배향을 표시 도트마다 제어한다. 반투과 반사막(13)에서 반사되어 액정(9)의 층에 공급된 광은, 액정(9)의 배향에 따라서 변조되고, 그 변조된 광이 편광판(19b)을 선택적으로 통과함으로써, 관찰측에 희망하는 상이 표시된다. 본 실시예에서는 광로상에 컬러 필터(21)를 마련하고 있기 때문에, 표시되는 상은 컬러상이다. 이렇게 해서 반사형의 표시가 행해진다.
한편, 관찰측의 광이 약한 경우에는 LED(27)를 점등시킨다. 이 때, LED(27)로부터 나온 점 형상 또는 선 형상의 광은, 도광체(26)의 광취입면(26a)으로부터 당해 도광체(26)의 내부로 도입되어, 도광체(26)의 내부를 전파한 후, 광출사면(26b)으로부터 외부에 면 형상으로 출사된다. 이 광은, 제 1 기판(4a)을 통과하고, 또한 반투과 반사막(13)에 마련된 개구(14)를 통과하여, 액정(9)의 층에 공급된다. 이 광이, 액정(9)의 배향에 따라서 변조되어 외부에 상으로서 표시되는 것은, 반사형의 경우와 동일하다. 이렇게 해서, 투과형의 표시가 행해진다.
도 1에 있어서, FPC(33)의 액정 패널(2)측의 변 끝에는 접속 단자(58)가 형성되고, 반대측의 변 끝에는 접속 단자(59)가 형성된다. 그리고, 접속 단자(58)가 형성된 FPC(33)의 변 끝 부분은, ACF(61)에 의해서 제 1 기판(4a)의 확장부(4c)의 변 끝 부분에 열압착에 의해서 접합된다. ACF(61)는, 열가소성, 열경화성, 혹은 자외선 경화성의 수지중에 다수의 도전 입자를 분산시킴으로써 형성되어 있고, 제 1 기판(4a)과 FPC(33)는 ACF(61)를 형성하는 수지에 의해서 접착되며, 또한 FPC(33)상의 단자(58)와 제 1 기판(4a)상의 단자(23)가 ACF(61)내의 도전 입자에 의해서 도통된다.
배선 기판(3)의 접속 단자(59)는 도시하지 않은 외부 제어 회로, 예컨대, 휴대 전화기, 휴대 정보 단말기 등의 전자 기기에 포함되는 제어 회로에 접속된다. 외부 제어 회로로부터 단자(59)를 거쳐서 배선 기판(3)으로 신호가 공급되면, 전자 부품(34) 및 IC 패키지(36)가 소정의 기능을 나타내고, 그 때문에, 구동용 IC(22a, 22b, 22c)로 소정의 신호가 공급되며, 이것에 의해, 기술한 액정 패널(2)에 의한 표시가 행해진다.
(전기 광학 장치의 제조 방법의 실시예)
도 1의 액정 장치(1)는, 예컨대, 도 7에 나타내는 제조 방법에 의해서 제작할 수 있다. 또, 이제부터 설명하는 제조 방법은 본 발명을 이해하기 위해서 예시되는 것이며, 본 발명은 그 제조 방법에 한정되는 것이 아니다.
도 7에 있어서, 공정 P11로부터 공정 P15에서 나타내는 일련의 공정이 도 2의 제 1 기판(4a)을 제조하기 위한 공정이다. 또한, 공정 P21로부터 공정 P26에 나타내는 일련의 공정이 도 2의 제 2 기판(4b)을 제조하기 위한 공정이다.
또, 본 실시예에서는, 도 2에 나타내는 제 1 기판(4a) 및 제 2 기판(4b)을 한 개씩 형성하는 것은 아니고, 도 8(a)에 나타내는 바와 같이, 제 1 기판(4a)을 복수 형성할 수 있는 면적을 가진 큰 면적, 즉 큰 판의 마더 기재(4a')에 제 1 기판(4a)의 복수분의 액정 패널 패턴을 형성하는 것으로 한다. 또한, 도 8(b)에 나타내는 바와 같이, 큰 판의 마더 기재(4b')에 제 2 기판(4b)의 복수분의 액정 패널 패턴을 형성하는 것으로 한다.
우선, 도 7의 공정 P11에 있어서, 도 8(a)에 나타내는 마더 기재(4a')의 표면에 반투과 반사막(13)(도 2 참조)을, 예컨대 알루미늄, 알루미늄 합금, 은 합금 등을 재료로 하여, 예컨대 포토리소그래피법을 이용한 패터닝법에 의해서 형성한다. 이 때, 각각의 표시 도트 영역에 대응하여 개구(14)가 형성된다. 다음에, 공정 P12에서, 절연막(16)을 주지의 성막법, 예컨대 스핀 코팅법에 의해서 형성한다.
다음에, 도 7의 공정 P13에 있어서, 도 2의 제 1 전극(17a)을, 예컨대 ITO를 재료로 하여 주지의 패터닝법, 예컨대 포토리소그래피법 및 에칭 처리에 의해서 형성하고, 또한 공정 P14에 있어서 도2의 배향막(18a)을 예컨대 폴리이미드를 재료로 하여 도포 및 소성에 의해서 형성하며, 또한 공정 P15에 있어서 그 배향막(18a)에 배향 처리, 예컨대 러빙 처리를 실시하여 액정의 배향을 정한다. 이상에 의해, 도 8(a)의 마더 기재(4a')상에 도 2의 제 1 기판(4a)의 복수분의 패턴이 형성된다.
한편, 도 7의 공정 P21에 있어서, 도 8(b)에 나타내는 마더 기재(4b')의 표면에 도 2의 컬러 필터(21)를, 예컨대 안료 분산법, 잉크젯법, 기타 임의의 수법에 의해서 소정의 패턴으로 형성하고, 또한, 공정 P22에 있어서, 도 2의 제 2 전극(17b)을, 예컨대 ITO를 재료로 하여 주지의 패터닝법, 예컨대 포토리소그래피법 및 에칭 처리에 의해서 형성한다. 또한, 공정 P23에 있어서 도 2의 배향막(18b)을, 예컨대 폴리이미드를 재료로 하여 도포 및 소성에 의해서 형성하고, 또한 공정 P24에 있어서 그 배향막(18b)에 배향 처리, 예컨대 러빙 처리를 실시하여 액정의 배향을 정한다.
다음에, 공정 P25에 있어서, 도 2의 밀봉재(6)를 인쇄 등에 의해서 마더 기재(4b')의 표면에 형성하고, 또한 공정 P26에 있어서 도 2의 스페이서(11)를 분산한다. 이상에 의해, 도 8(b)의 마더 기재(4b')상에 도 2의 제 2 기판(4b)의 복수 분의 패턴이 형성된다.
이상에 의해, 제 1 기판(4a)을 복수 갖는 마더 기재(4a') 및 제 2 기판(4b)을 복수 갖는 마더 기재(4b')가 형성되면, 공정 P31에 있어서, 그들 마더 기재(4a', 4b')를 밀봉재(6)를 사이에 유지하여 접합한다. 이것에 의해, 도 2의 액정 패널(2)을 복수 내장하는 큰 판의 패널 구조체가 형성된다.
다음에, 공정 P32에 있어서, 상기 큰 판의 패널 구조체에 대하여 1회째의 절단, 즉 일차 브레이크를 행하여, 각 액정 패널 부분의 액정 주입용 개구(7)(도 1 참조)가 외부에 노출된 상태의 1열에 긴 패널 구조체, 이른바 직사각형의 패널 구조체가 형성된다. 다음에, 이상과 같이 하여 외부에 노출된 액정 주입용 개구(7)를 통해서, 직사각형 패널 구조체내의 각 액정 패널 부분의 내부에 액정을 주입하고, 또한 그 후, 액정 주입용 개구(7)를 수지 등에 의해서 봉지한다.
다음에, 공정(34)에서, 액정 봉입후의 직사각형의 패널 구조체에 대하여 2회째의 절단, 즉 2차 브레이크를 행하여, 도 1에 나타내는 액정 패널(2)을 개별적으로 분단한다.
분단된 액정 패널(2)은 공정 P35에 의해서 세정되어 불필요한 액정 등이 제거되고, 그 후, 공정 P36에 있어서 편광판(19a, 19b)이 예컨대 접착에 의해서 장착된다. 그 후, 공정 P37에 있어서, 도 1의 구동용 IC(22a, 22b, 22c)를 제 1 기판(4a)의 확장부(4c)상에 실장하고, 또한 조명 장치(8)를 액정 패널(2)에 장착한다.
이상과 같은 액정 패널의 제조 공정과는 별도로, 공정 P38에 있어서 배선 기 판의 제조 공정을 실행한다. 이것은, 예컨대, 도 5에 나타낸 일련의 공정에 의해서 실현된다. 따라서, 배선 기판 제조 공정 P38에 의해, 도 1에 나타낸 배선 기판(3)이 제조된다. 이렇게 해서 배선 기판(3)이 제조되면, 도 7의 공정 P39에 있어서, 도 1에 나타내는 바와 같이 배선 기판(3)이 ACF(61)를 이용하여 제 1 기판(4a)의 확장부(4c)의 변 끝 부분에 접속된다. 또한, 공정 P40에 있어서, 도 1의 조명 장치(8)를 액정 패널(2)에 장착함으로써, 도 1의 액정 장치(1)가 완성된다.
본 실시예의 액정 장치(1)에 관해서는, 그 내부에 포함되는 배선 기판(3)이 도 5에 나타낸 제조 방법에 의해서 형성된다. 즉, 도 6(a)와 같은 큰 개구(63 또는 66)를 구비한 마스크(62)를 이용하여 땜납 인쇄를 행하는 공정을 갖는 제조 방법에 의해서 배선 기판(3)이 형성된다. 이것에 의해, 배선 기판(3)에 있어서 IC 패키지(36)를 신뢰성 높게 실장할 수 있고, 그 때문에, IC에 관한 특성을 장기간에 걸쳐 정상으로 유지할 수 있다.
(변형예)
이상의 설명에서는, 스위칭 소자를 이용하지 않는 단순 매트릭스 구조의 액정 장치를 예시했지만, 본 발명은, 2단자형의 스위칭 소자를 각 표시 도트에 부설하는 구조의 액티브 매트릭스 구조의 액정 장치나, 3단자형의 스위칭 소자를 각 표시 도트에 부설하는 구조의 액티브 매트릭스형의 액정 장치에도 적용할 수 있다.
또한, 본 발명은, 액정 장치 이외의 전기 광학 장치에 대해서도 적용할 수 있다. 이러한 전기 광학 장치로서는, 예컨대, 전기 광학 물질로서 유기 EL(Electro Luminescence)을 이용하는 EL 장치나, 전기 광학 물질로서 희박한 가스를 이용하여 이 가스중에서 발생하는 플라즈마 방전을 이용하는 구조의 플라즈마 장치나, 무기 EL 장치나, 전기 영동 디스플레이 장치나, 필드 에미션 디스플레이 장치(전계 방출 표시 장치) 등이 생각된다.
(전자 기기의 실시예)
이하, 본 발명에 따른 전자 기기를, 실시예를 들어 설명한다. 또, 이 실시예는 본 발명의 일례를 나타내는 것이며, 본 발명은 이 실시예에 한정되는 것이 아니다.
도 9는, 본 발명에 따른 전자 기기의 일실시예를 나타내고 있다. 여기에 나타내는 전자 기기는, 표시 정보 출력원(101), 표시 정보 처리 회로(102), 전원 회로(103), 타이밍 발생기(104) 및 액정 장치(105)에 의해서 구성된다. 그리고, 액정 장치(105)는 액정 패널(107) 및 구동 회로(106)를 갖는다.
표시 정보 출력원(101)은, RAM(Random Access Memory) 등의 메모리나, 각종 디스크 등의 저장 유닛이나, 디지털 화상 신호를 동조 출력하는 동조 회로 등을 구비하며, 타이밍 발생기(104)에 의해 생성되는 각종 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 표시 정보를 표시 정보 처리 회로(102)에 공급한다.
다음에, 표시 정보 처리 회로(102)는, 증폭·반전 회로나, 로테이션 회로나, 감마 보정 회로나, 클램프 회로 등의 주지의 회로를 다수 구비하며, 입력된 표시 정보의 처리를 실행하여, 화상 신호를 클럭 신호 CLK와 함께 구동 회로(106)에 공급한다. 여기서, 구동 회로(106)는, 주사선 구동 회로(도시하지 않음)나 데이터선 구동 회로(도시하지 않음)와 함께, 검사 회로 등을 총칭한 것이다. 또한, 전원 회로(103)는, 상기 각 구성 요소에 소정의 전원 전압을 공급한다.
액정 장치(105)는, 예컨대, 도 1에 나타낸 액정 장치(1)와 마찬가지로 구성할 수 있다. 또한, 그 액정 장치(105)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄 공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)상에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
도 10은, 본 발명에 따른 전자 기기의 다른 실시예인 모바일형 퍼스널 컴퓨터를 나타내고 있다. 여기에 나타내는 퍼스널 컴퓨터(110)는, 키보드(112)를 구비한 본체부(114)와, 액정 표시 유닛(116)로 구성되어 있다.
이 액정 표시 유닛(116)은, 예컨대 도 1에 나타낸 액정 장치(1)를 표시부로서 이용하여 구성할 수 있다. 또한, 그 액정 장치(1)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄 공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)상에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
도 11은, 본 발명에 따른 전자 기기의 또다른 실시예인 휴대 전화기를 나타내고 있다. 여기에 나타내는 휴대 전화기(120)는, 복수의 조작 버튼(122)과, 수화구(124)와, 송화구(126)와, 액정 표시 유닛(128)을 갖는다. 이 액정 표시 유닛(128)은, 예컨대 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다. 또한, 그 액정 장치(1)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄 공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
도 12는, 본 발명에 따른 전자 기기의 또다른 실시예인 디지털 스틸 카메라로서, 액정 장치를 파인더로서 이용하는 것을 나타내고 있다. 통상의 카메라는, 피사체의 광상에 의해서 필름을 감광하는데 반하여, 디지털 스틸 카메라(130)는, 피사체의 광상을 CCD(Charge Coupled Device) 등의 촬상 소자에 의해 광전 변환하여 촬상 신호를 생성하는 것이다.
디지털 스틸 카메라(130)에 있어서의 케이스(131)의 배면에는, 액정 표시 유닛(132)이 마련되며, CCD에 의한 촬상 신호에 근거하여, 표시를 행하는 구성으로 되어 있다. 이 때문에, 액정 표시 유닛(132)은, 피사체를 표시하는 파인더로서 기능한다.
케이스(131)의 전(前)면측(도면에 있어서는 이면측)에는, 광학 렌즈나 CCD 등을 포함한 수광 유닛(133)이 마련되어 있다. 촬영자가 액정 표시 유닛(132)에 표시된 피사체상을 확인하고, 셔터 버튼(134)을 누르면 그 시점에서의 CCD의 촬상 신호가, 회로 기판(135)의 메모리에 보내져 거기에 저장된다.
케이스(131)의 측면에는, 비디오 신호 출력 단자(136)와, 데이터 통신용의 입출력 단자(137)가 마련되어 있다. 비디오 신호 출력 단자(136)에는 텔레비전 모니터(138)가 필요에 따라 접속되고, 또한, 데이터 통신용의 입출력 단자(137)에는 퍼스널 컴퓨터(139)가 필요에 따라 접속된다. 회로 기판(135)의 메모리에 저장된 촬상 신호는, 소정의 조작에 의해서, 텔레비젼 모니터(138)나, 퍼스널 컴퓨터(139)에 출력된다.
액정 표시 유닛(132)은, 예컨대 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다. 또한, 그 액정 장치(1)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄 공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
도 13은, 본 발명에 따른 전자 기기의 또다른 실시예인 손목 시계형 전자 기 기를 나타내고 있다. 여기에 나타내는 손목 시계형 전자 기기(140)는, 시계 본체(141)에 지지된 표시부로서의 액정 표시 유닛(142)을 갖고, 이 액정 표시 유닛(142)은, 시계 본체(141)의 내부에 마련된 제어 회로(143)에 의해서 제어되어, 시각, 날짜 등을 정보로서 표시한다.
이 액정 표시 유닛(142)은, 예컨대 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다. 또한, 그 액정 장치(1)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄 공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
도 14는, 본 발명에 따른 전자 기기의 또다른 실시예인 PDA(Personal Digital Assistant: 퍼스널·디지털·어시스턴트: 휴대형 정보 단말 장치)를 나타내고 있다. 여기에 나타내는 PDA(150)는, 접촉 방식, 이른바 터치 패널 방식의 입력 장치(151)를 그 정면 패널상에 갖는다. 이 입력 장치(151)는 투명하며, 그 아래에는 표시부로서의 액정 장치(152)가 배치되어 있다.
사용자는, 부속의 펜형 입력구(入力具)(153)를 입력 장치(151)의 입력면에 접촉시킴으로써, 액정 장치(152)에 표시된 버튼, 그 밖의 표시를 선택하거나, 문자, 도형 등을 그리기도 하여, 필요한 정보를 입력한다. 이 입력 정보에 대하여 PDA(150)내의 컴퓨터에 의해서 소정의 연산이 행해져고, 그 연산의 결과가 액정 장 치(152)에 표시된다.
액정 장치(152)는, 예컨대 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다. 또한, 그 액정 장치(1)는, 예컨대 도 7에 나타내는 제조 방법에 의해서 제조할 수 있다. 또한, 액정 장치(1)에 포함되는 도 1의 배선 기판(3)은, 예컨대 도 5에 나타내는 제조 방법에 의해서 제조할 수 있다. 도 5에 나타내는 제조 방법의 땜납 인쇄공정 P6에서 이용하는 도 6(a)의 마스크(62)는 FPC(33)상의 단자(39)보다도 넓은 면적의 개구(63)를 갖기 때문에, 이 개구(63)를 통해서 기판(33)상에 인쇄된 땜납은 단자(39)에 대하여 충분한 접촉 면적을 확보할 수 있다.
(변형예)
또, 전자 기기로서는, 이상에 설명한 퍼스널 컴퓨터나, 휴대 전화기나, 디지털 스틸 카메라나, 손목 시계형 전자 기기나, PDA 외에도, 액정 텔레비젼이나, 뷰 파인더형 또는 모니터 직시형의 비디오 테이프 레코더나, 카 네비게이션 장치나, 페이저나, 전자 수첩이나, 전자 계산기나, 워드 프로세서나, 워크스테이션이나, 화상 전화기나, POS 단말기 등을 들 수 있다.
본 발명에 의하면, FPC 등의 기판상에 마스크의 개구를 통해서 공급되는 땜납의 면적은, 기판상의 단자보다도 크게 되기 때문에, 가령 마스크가 정규 위치로부터 어긋나 기판의 위에 놓여진 경우에도, 기판상의 단자와 그것에 공급된 땜납 사이의 접촉 면적을 충분히 확보할 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 배선 기판의 제조 방법에 있어서,
    기판 상에 한쌍의 기판측 단자를 형성하고,
    상기 한쌍의 기판측 단자 간에 도전 영역을 형성하고,
    상기 한쌍의 기판측 단자 중 하나와 상기 도전 영역에 걸쳐 공급되는 땜납으로서, 당해 땜납을 상기 한쌍의 기판측 단자 중 하나보다도 넓은 영역에 공급하고 또한 상기 도전 영역의 적어도 일부를 덮도록 공급하고,
    상기 기판 상에, 단자와 그 단자에 접속되는 땜납 볼을 구비한 IC 패키지를 실장하여, 당해 IC 패키지의 땜납 볼을, 대응하는 상기 기판측 단자에, 공급된 상기 땜납을 사이에 두고 배치하고,
    상기 IC 패키지의 실장 후, 공급된 상기 땜납과 상기 땜납 볼을 리플로우 공정으로 용융시키고,
    상기 리플로우 공정에서는, 공급된 상기 땜납을 상기 한쌍의 기판측 단자 중 하나와 상기 도전 영역의 적어도 일부와의 사이에서 분리시키는
    것을 특징으로 하는 배선 기판의 제조 방법.
  6. 삭제
  7. 삭제
  8. 제 5 항에 있어서,
    상기 도전 영역은 상기 기판측 단자로부터 연장되는 배선인 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 청구항 5 또는 청구항 8에 기재된 배선 기판의 제조 방법을 이용하여 제조된 것을 특징으로 하는 배선 기판.
  10. 청구항 5 또는 청구항 8에 기재된 배선 기판의 제조 방법을 실시하는 공정을 갖는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  11. 청구항 10에 기재된 전기 광학 장치의 제조 방법을 이용하여 제조된 것을 특징으로 하는 전기 광학 장치.
  12. 청구항 10에 기재된 전기 광학 장치의 제조 방법을 실시하는 공정을 갖는 것을 특징으로 하는 전자 기기의 제조 방법.
  13. 청구항 12에 기재된 전자 기기의 제조 방법을 이용하여 제조된 것을 특징으로 하는 전자 기기.
KR1020030065353A 2002-09-20 2003-09-20 배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법 KR100562612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00275177 2002-09-20
JP2002275177A JP3879642B2 (ja) 2002-09-20 2002-09-20 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040025869A KR20040025869A (ko) 2004-03-26
KR100562612B1 true KR100562612B1 (ko) 2006-03-17

Family

ID=32271445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065353A KR100562612B1 (ko) 2002-09-20 2003-09-20 배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7004376B2 (ko)
JP (1) JP3879642B2 (ko)
KR (1) KR100562612B1 (ko)
CN (1) CN1226668C (ko)
TW (1) TW200415425A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
TW200846797A (en) * 2007-05-28 2008-12-01 Wen-Jyh Sah Circuit board and display apparatus
US8071953B2 (en) * 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
WO2014021618A1 (ko) * 2012-07-30 2014-02-06 어레인보우 주식회사 일체형 무기 el 디스플레이 장치 및 이의 제조 방법
KR102046864B1 (ko) 2013-03-13 2019-11-20 삼성전자주식회사 유연성 디스플레이 장치
JP2016149384A (ja) * 2015-02-10 2016-08-18 パナソニックIpマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
JP2016149383A (ja) * 2015-02-10 2016-08-18 パナソニックIpマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
KR102236034B1 (ko) * 2019-11-14 2021-04-05 삼성전자주식회사 유연성 디스플레이 장치
JP7467168B2 (ja) 2020-03-11 2024-04-15 キヤノン株式会社 撮像素子ユニット及び撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585078A (ja) * 1991-09-25 1993-04-06 Ibiden Co Ltd クリーム半田印刷用メタルマスク
JPH0637437A (ja) * 1992-06-19 1994-02-10 Sony Corp スクリーン印刷方法
JP3364266B2 (ja) 1993-03-17 2003-01-08 ローム株式会社 バンプの形成法
US5519580A (en) 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP3018016B2 (ja) * 1996-10-01 2000-03-13 エイテックス株式会社 表示装置の製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6208791B1 (en) * 1999-04-19 2001-03-27 Gemfire Corporation Optically integrating pixel microstructure
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
TW484195B (en) 2001-01-18 2002-04-21 Siliconware Precision Industries Co Ltd Processing method for grounding solder structure of tape ball grid array package structure
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6864586B2 (en) * 2003-02-28 2005-03-08 Silicon Integrated Systems Corp. Padless high density circuit board
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Also Published As

Publication number Publication date
TWI292073B (ko) 2008-01-01
JP3879642B2 (ja) 2007-02-14
CN1226668C (zh) 2005-11-09
TW200415425A (en) 2004-08-16
JP2004111809A (ja) 2004-04-08
CN1487359A (zh) 2004-04-07
KR20040025869A (ko) 2004-03-26
US7004376B2 (en) 2006-02-28
US20040222272A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
KR100445820B1 (ko) 전기 광학 장치와 그 제조 방법 및 전자기기
KR100473010B1 (ko) 전기 광학 장치, 그 검사 방법 및 전자기기
US6211935B1 (en) Alignment device for an IC-mounted structure
US7148427B2 (en) Wiring substrate, display device, semiconductor chip, and electronic equipment
US6829030B2 (en) Electro-optic device and electronic apparatus
US6519021B1 (en) Wiring board for connection of electro-optical panel, electro-optical device and electronic apparatus
US11215883B2 (en) Chip on film package and display apparatus having ihe same
JP2003273476A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR100562612B1 (ko) 배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법
US6882390B2 (en) Electro-optic apparatus including reflection film with transmission holes and wiring patterns formed of same metal film as reflection film
JP2004363171A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
US6741315B1 (en) Liquid crystal device and electronic apparatus
JP2003273486A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR20070033507A (ko) 가요성 인쇄 회로 필름 및 이를 포함하는 액정 표시 장치
JP2004363172A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
KR20090053001A (ko) 칩 온 필름 및 이를 포함하는 액정표시장치
JP2004095873A (ja) 配線基板、電気光学装置及び電子機器
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP4432589B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
JP3598902B2 (ja) 基板接続構造及び電気光学装置
JP2004361443A (ja) 表示装置および表示装置の製造方法
JP2004087939A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
JP2006058721A (ja) 電気光学装置、電気光学装置の製造方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 15