JP2004363172A - 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器 - Google Patents

配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2004363172A
JP2004363172A JP2003156827A JP2003156827A JP2004363172A JP 2004363172 A JP2004363172 A JP 2004363172A JP 2003156827 A JP2003156827 A JP 2003156827A JP 2003156827 A JP2003156827 A JP 2003156827A JP 2004363172 A JP2004363172 A JP 2004363172A
Authority
JP
Japan
Prior art keywords
wiring board
electro
mark
package
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003156827A
Other languages
English (en)
Inventor
Takeshi Ashida
剛士 芦田
Chiaki Imaeda
千明 今枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003156827A priority Critical patent/JP2004363172A/ja
Publication of JP2004363172A publication Critical patent/JP2004363172A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】配線の形成を制約することが無く、IC構造体の正規位置からのズレ量を簡単且つ正確に判定できる配線基板を提供する。
【解決手段】配線38aが形成された可撓性のベース材37と、複数の端子48を有しこれらの端子48を介してベース材37の少なくとも片面に実装されたICパッケージ36と、配線38aの一部分を用いて形成されたマーク71とを有する配線基板である。マーク71は、ICパッケージ36の正規実装位置36aの外側の所定位置に設けられる。実装されたICパッケージ36の外周辺縁の位置をマーク71と比較することにより、ICパッケージ36の実装ズレを検査できる。マーク71は配線38aそれ自身によって形成されるので、マーク71の存在によって配線38aのはい回しが制限を受けるということがない。
【選択図】 図6

Description

【発明の属する技術分野】
本発明は、IC構造体を実装するための配線基板及びその製造方法、配線基板にIC構造体を実装して成るチップモジュール、そのチップモジュールを用いた電気光学装置及びその製造方法、並びにその電気光学装置を用いた電子機器に関する。
【従来の技術】
現在、携帯電話機、携帯情報端末機等といった電子機器に液晶装置、EL(Electro Luminescence)装置等といった電気光学装置が広く用いられている。例えば、電子機器に関する各種の情報を視覚的に表示するために電気光学装置が用いられている。電気光学装置は、一般に、液晶、EL等といった電気光学物質の層に光を供給すると共にその電気光学物質の層に印加する電圧を表示の最小単位である表示ドットごとに制御することにより、文字、数字、図形等といった像を表示する。
液晶等といった電気光学物質は、一般に、ガラス基板やプラスチック基板等の上に層の状態で設けられる。このような構造は、液晶パネル又は電気光学パネルと呼ばれることがある。そして、この電気光学物質層に印加する制御電圧を供給するためや、電気光学物質層に供給する光を発生する光源に電源電圧を供給するためや、その他各種の電気信号や電力を供給するため、電気光学パネルにチップモジュールが接続されることがある。この場合には、携帯電話機等といった電子機器内の制御回路と電気光学パネルとがチップモジュールによって接続され、この配線基板を通して各種信号や電力が電気光学パネルに供給される。
チップモジュールは、一般に、配線基板と、その配線基板上に実装された実装部品と、その配線基板上に銅(Cu)等によって形成された配線パターンとを有する。上記の実装部品としては、例えば、抵抗、コンデンサ等といったチップ部品や、IC構造体等が考えられる。IC構造体としては、パッケージングされていなくてIC構成要素、例えばSi(シリコン)が外部に露出する構造のIC、すなわちベアチップICや、ベアチップICを樹脂によってパッケージングして形成されたICパッケージ等が考えられる。
配線基板上にIC構造体を実装する方法として、従来、IC構造体の実装面と配線基板との間にACF(Anisotropic Conductive Film:異方性導電膜)を介在させた状態で加熱及び加圧、すなわち熱圧着することにより、IC構造体のバンプと配線基板上の端子とをACF内の導電粒子によって導電接続するという実装方法が知られている。
また、最近では、BGA(Ball Grid Array)やCSP(Chip Sized Package)等のように、IC構造体の実装面に複数のハンダ端子、例えばハンダボールを並べて設けた構造のIC構造体が実用に供されている。この種のIC構造体を用いる場合には、ACFを用いることなく、IC構造体を抵抗、コンデンサ等といったチップ部品と同時にハンダ付け、例えばハンダリフロー処理によって配線基板上に実装することができる。
ACFを用いて実装を行う場合であるか、あるいは、ハンダ端子を備えたIC構造体をハンダ付けによって実装する場合であるかを問わず、配線基板上に実装されたIC構造体は希望する正規の実装位置に位置的に正確に実装されなければならない。さもないと、端子間でショートが発生したり、接続不良が発生したりして、配線基板が希望の機能を発揮できなくなるおそれがある。
IC構造体が配線基板上の正規位置に正確に実装されたかどうかを外観検査によって検査するため、従来、配線基板上に検査用のパターンを設けることが知られている。例えば、配線基板上におけるIC構造体の正規実装位置の周りに枠状の検査用パターンを設け、実装されたIC構造体の外形形状とその検査用パターンを比較するようにした検査方法が知られている(例えば、特許文献1参照)。
また、配線基板上におけるIC構造体の正規実装位置の角部に検査用パターンを設け、実装されたIC構造体の角部とその検査用パターンを比較するようにした検査方法も知られている(例えば、特許文献2参照)。
【特許文献1】
特開平10−308572号公報(図3)
【特許文献2】
特開平5−335706号公報(図1)
【発明が解決しようとする課題】
しかしながら、特許文献1に開示された配線基板では、検査用パターンが、分離されることのない連続する枠状に形成されていた。従って、配線基板上に形成する配線パターンがその検査用パターンによって大きく制約されるという問題があった。また、特許文献1に開示された配線基板では、IC構造体が配線基板上の正規位置に実装されたとき、IC構造体の外形辺縁が検査用パターンの中に含まれる構成となっていた。従って、IC構造体の正規位置からのズレ量を正確に判定することが難しかった。
また、特許文献2に開示された配線基板では、検査用マークがIC構造体の正規実装位置の内側に入った部分に設けられていた。このため、IC構造体が正規位置に正確に実装された場合には検査用マークがIC構造体に隠れて見えず、一方、IC構造体が正規位置からずれて実装された場合に検査用マークが見えて実装位置がずれたことを認識できるようになっている。しかしながら、この従来の方法では、やはり、IC構造体が正規位置からどの程度だけずれているかを検査用マークによって正確に判定することが難しかった。
本発明は、上記の問題点に鑑みて成されたものであって、配線の形成を制約することが無く、IC構造体の正規位置からのズレ量を簡単且つ正確に判定できる配線基板、配線基板の製造方法、チップモジュール、電気光学装置、電気光学装置の製造方法及び電子機器を提供することを目的とする。
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る配線基板は、配線を有すると共にIC構造体の実装位置が設けられる配線基板であって、前記IC構造体の近傍に前記配線の一部分を用いて形成されたマークを有することを特徴とする。
この構成の配線基板によれば、マークが配線そのものによって形成されるので、ベース材上における配線のはい回しがマークの存在によって制約を受けるということがそもそも発生しない。
上記構成の配線基板において、前記マークは、前記IC構造体の実装位置の外周辺縁から所定寸法離れた外側の位置に設けられることが望ましい。この構成によれば、IC構造体の外周辺縁とマークとを極めて容易に目視で比較でき、従って、IC構造体が正規実装位置に対してずれた状態で実装された場合には、IC構造体の外周辺縁とマークとを比較することにより、そのズレ量を非常に容易に且つ正確に判定できる。
上記構成の配線基板において、実装されるIC構造体が有する複数の端子はハンダ付け用端子であることが望ましい。IC構造体に設けられる端子がハンダ付け用端子、例えばハンダボールであれば、そのIC構造体は、抵抗、コンデンサ等といったチップ部品と一緒にハンダ付け、例えばハンダリフロー処理によって実装できる。
しかしながら、このハンダ付けを行った場合には、ハンダ付けによる実装の最中にIC構造体の位置がずれる可能性が、ACF(Anisotropic Conductive Film)を用いた実装の場合等に比べて高いと考えられる。従って、IC構造体の実装後にマークを用いてそのIC構造体の実装位置を検査するようにした本発明は、そのようなハンダ付けによって実装されることを前提とするIC構造体にとって好都合である。
上記構成の配線基板において、前記所定寸法は、前記IC構造体の実装位置に対する許容ズレ量に対応することが望ましい。こうすれば、IC構造体の外周辺縁とマークとの間の距離を目視によって読み取ることにより、IC構造体の実装位置のずれ量を簡単に読み取ることができる。
上記構成の配線基板において、前記マークは、図6又は図8に示すように、前記配線の1つ又は複数に形成された折れ曲がり部分71とすることができる。
上記構成の配線基板において、前記マークは、図9に示すように、前記配線の1つ又は複数に形成された突起形状71dとすることができる。ここで、突起形状は、図9に示すような直角三角形状に限られず、正三角形、二等辺三角形、正方形、長方形、円形、楕円形、長円形、その他、希望に応じて種々の形状とすることができる。
上記構成の配線基板において、前記マークは、図10に示すように、前記配線の1つ又は複数に形成された窪み形状71cとすることができる。ここで、窪み形状は、図10に示すような直角三角形状に限られず、正三角形、二等辺三角形、正方形、長方形、円形、楕円形、長円形、その他、希望に応じて種々の形状とすることができる。
上記構成の配線基板において、前記マークは、図11に示すように、前記配線の1つ又は複数に形成された穴71dとすることができる。この場合、穴は1つでも良いし、あるいは複数でも良い。穴を複数とすれば、IC構造体との比較が容易になる。また、複数の穴を複数の配線にわたって設ければ、IC構造体との比較がさらに容易になる。
上記構成の配線基板は、前記IC構造体が実装される基板を有し、該基板は可撓性を有することが望ましい。
次に、本発明に係るチップモジュールは、以上に記載した構成の配線基板と、複数の端子を有し該端子を介して前記配線基板の少なくとも片面に実装されるIC構造体とを有することを特徴とする。このチップモジュールにおいて、前記IC構造体が有する前記複数の端子はハンダ付け用端子、例えばハンダボールであることが望ましい。
次に、本発明に係る電気光学装置は、上記のチップモジュールが接続された基板と、該基板上に配置された電気光学物質とを有することを特徴とする。基板としては、透光性のガラス基板、透光性のプラスチック基板等を用いることができる。電気光学物質としては、液晶、EL等を用いることができる。
電気光学物質として液晶を用いる場合、形成される電気光学装置は液晶装置である。このとき、基板に液晶が設けられた構造は、液晶パネル又は電気光学パネルと呼ばれることがある。他方、電気光学物質としてELを用いる場合、形成される電気光学装置はEL装置である。そしてこのとき、基板にELが設けられた構造は、ELパネル又は電気光学パネルと呼ばれることがある。
本発明に係る電気光学装置によれば、その内部に含まれる配線基板においてIC構造体が常に正規の実装位置に実装されているので、電気光学装置の使用中にIC構造体に不良、例えば接触不良が発生することがなくなる。
次に、本発明に係る電子機器は、以上に記載した構成の電気光学装置と、該電気光学装置の動作を制御する制御手段とを有することを特徴とする。この電子機器によれば、その内部に含まれる配線基板においてIC構造体が常に正規の実装位置に実装されているので、電子機器の使用中にIC構造体に不良、例えば接触不良が発生することがなくなる。
次に、本発明に係る配線基板の製造方法は、配線を有すると共にIC構造体の実装位置が設けられる配線基板の製造方法であって、前記IC構造体の近傍に前記配線の一部分を用いてマークを形成する工程を有することを特徴とする。
次に、本発明に係る電気光学装置の製造方法は、基板上に電気光学物質を配置する工程と、チップモジュールを製造する工程と、前記チップモジュールを前記基板に接続する工程とを有し、前記チップモジュールを製造する前記工程は、請求項14記載の配線基板の製造方法を実施する工程と、該配線基板上にIC構造体を実装する工程とを有することを特徴とする。
【発明の実施の形態】
(配線基板、チップモジュール及び電気光学装置の実施形態)
以下、本発明に係る配線基板及びチップモジュールを電気光学装置の一例である液晶装置に適用した場合の実施形態を説明する。また、この場合、説明に供する液晶装置は、スイッチング素子を用いない単純マトリクス方式の液晶装置であるものとする。なお、これから説明する実施形態は本発明を理解するために例示されるものであり、本発明はその実施形態に限定されるものではない。
図1において、電気光学装置としての液晶装置1は、液晶パネル2と、チップモジュール3とを有する。チップモジュール3は、配線基板としてのFPC(Flexible Printed Circuit)33にIC構造体としてのICパッケージ36を実装することによって形成される。また、太陽光、室内光等といった外部光以外に照明装置を用いる場合には、液晶装置1は照明装置8を有する。図1の実施形態の場合、文字、数字、図形等といった像が表示されるのは液晶パネル2の上面であり、よって、照明装置8は観察側の反対側から光を供給するバックライトとして機能する。
液晶パネル2としては任意の方式の液晶パネルを採用できる。例えば、スイッチング素子を用いない単純マトリクス方式の液晶パネルや、TFD(Thin Film Diode)等といった2端子型のスイッチング素子を用いるアクティブマトリクス方式の液晶パネルや、TFT(Thin Film Transistor)等といった3端子型のスイッチング素子を用いるアクティブマトリクス方式の液晶パネル等を採用できる。今、液晶パネルとして単純マトリクス方式の液晶パネルを採用するものとすれば、液晶パネル2は以下のように構成される。
液晶パネル2は、第1基板4aとそれに対向する第2基板4bとを有する。これらの基板4a,4bのうちの一方の表面上には、印刷等により、シール材6が略方形の枠状に形成される。そして、このシール材6により、第1基板4aと第2基板4bとが貼り合わされる。なお、シール材6の一部には、液晶注入用の開口7が予め設けられる。
図2において、シール材6によって第1基板4aと第2基板4bとを貼り合わせると、それらの基板間には所定高さの間隙、すなわちセルギャップが形成され、そのセルギャップ内に液晶9が開口7(図1参照)を通して注入されて液晶層を構成している。セルギャップ内への液晶9の注入が完了すると、開口7は樹脂等によって塞がれて、封止される。なお、液晶9が封入されたセルギャップは、通常、第1基板4a又は第2基板4bの表面に分散された複数の球形状のスペーサ11によってその寸法が保持される。
第1基板4aは、透光性のガラス、透光性のプラスチック等によって形成された基材12aを有し、この基材12aの液晶9側の表面に、例えばAl(アルミニウム)によって反射膜13が形成される。この反射膜13には、光透過用の複数の開口14が表示の最小単位である表示ドットごとに矢印D方向から見てマトリクス状に並ぶ状態で形成される。これらの開口14は、例えば、フォトリソグラフィー処理及びエッチング処理によって形成できる。
反射膜13の上には、絶縁膜16が周知の成膜法、例えばスピンコート等によって形成される。また、絶縁膜16の上には、第1電極17aが、例えばITO(Indium Tin Oxide)を材料としてフォトリソグラフィー処理によって形成される。この第1電極17aは、図1に示すように複数の直線状の電極を互いに平行に並べることにより、図2の矢印D方向から見て全体としてストライプ状に形成される。なお、図1では、第1電極17aの配列状態を分かり易く示すために各直線状電極の間隔を実際よりも広く描いてあるが、実際には、第1電極17aは、より狭い間隔で多数本が基材12a上に形成される。
図2において、第1電極17aの上には配向膜18aが、例えばポリイミドを材料として、例えば印刷によって一様な厚さの膜として形成される。そして、この配向膜18aに配向処理、例えばラビング処理が施されて、液晶9の基板4a側の配向が決められる。また、基材12aの外側の表面には、偏光板19aが例えば貼着によって装着される。また。必要に応じて、偏光板19aと基材12aとの間に位相差板が設けられる。
第1基板4aに対向する第2基板4bは、透光性のガラス、透光性のプラスチック等によって形成された基材12bを有し、この基材12bの液晶9側の表面に、例えば顔料分散法、インクジェット法等によってカラーフィルタ21が形成される。このカラーフィルタ21は、例えば、R(赤)、G(緑)、B(青)の3原色の各色着色層や、C(シアン)、M(マゼンタ)、Y(イエロー)の3原色の各色着色層を矢印D方向から見て所定のパターン、例えばストライプ配列、デルタ配列、モザイク配列で配列することによって形成されている。カラーフィルタ21内の1色の着色層は、像を表示するための最小単位である表示ドットの1つに対応して配置される。そして、R,G,BやC,M,Yの3色の着色層が1つのユニットとなって1つの画素が形成される。
さらに、カラーフィルタ21の上には第2電極17bが、例えばITOを材料として例えばフォトリソグラフィー処理によって形成されている。この第2電極17bは、図1に示すように、上記第1電極17aと直交する方向に延びる複数の直線状電極を互いに平行に並べることにより、図2の矢印D方向から見て全体としてストライプ状に形成されている。なお、図1では、第2電極17bの配列状態を分かり易く示すために各直線状電極の間隔を実際よりも広く描いてあるが、実際には、第2電極17bは、より狭い間隔で多数本が基材12b上に形成される。
さらに、第2電極17bの上には配向膜18bが、例えばポリイミドを材料として、例えば印刷によって一様な厚さの膜として形成される。そして、この配向膜18bに配向処理、例えばラビング処理が施されて、液晶9の基板4b側の配向が決められる。また、基材12bの外側の表面には、偏光板19bが例えば貼着によって装着される。このとき、偏光板19bの偏光軸は第1基板4a側の偏光板19aと異なる角度に設定される。
図1において、第1基板4aは第2基板4bの外側へ張出す部分4cを有し、この張出し部4cの上に駆動用IC22a、22b、22cが、例えばACFを用いて実装されている。すなわち、本実施形態では、駆動用ICが液晶パネルの基板上に直接に実装される構造のCOG(Chip On Glass)方式の実装方法が採用されている。これらのICチップの入力端子は第1基板4aの張出し部4cの辺縁に形成した外部接続端子23に接続する。
張出し部4cの中央に位置する駆動用IC22bの出力端子は、第1基板4a上に形成した第1電極17aに直接に接続される。これにより、駆動用IC22bは第1電極17aを駆動する。図2に示すように、シール材6の中には複数の球状又は円柱状の導通材24が分散状態で含まれる。図1において、張出し部4cの両脇領域に実装された駆動用IC22a及び22cは、それらの導通材24を介して、第2基板4b上に形成された第2電極17bに接続される。これにより、駆動用IC22a及び22cは第2電極17bを駆動する。
図1において、照明装置8は、プラスチック等によって形成された導光体26と、この導光体26の光取込み面26aに対向して配置された発光源としてのLED(Light Emitting Diode)27とを有する。図2に示すように、LED27は、LED基板28によって支持されて所定位置に配置される。また、導光体26の液晶パネル2側の表面、すなわち光出射面26bには拡散シート29が、例えば貼着によって装着される。また、導光体26の液晶パネル2と反対側の表面には反射シート31が、例えば貼着によって装着される。また、照明装置8の全体は、緩衝部材32を介して液晶パネル2に装着される。
液晶パネル2は以上のように構成されているので、図2において、第2基板4bの外側、すなわち観察側の光が強い場合には、その光は、第2基板4bを通過し、液晶層9を通過し、さらに反射膜13で反射して、再び液晶層9へ供給される。一方、図1において、駆動用IC22a、22b、22cは第1電極17aと第2電極17bとの間に印加される電圧を、表示ドットごとに制御して液晶層9の配向を表示ドットごとに制御する。反射膜13で反射して液晶層9へ供給された光は、液晶層9の配向に従って変調され、その変調された光が偏光板19bを選択的に通過することにより、観察側に文字、数字、図形等といった希望の像が表示される。本実施形態では光路上にカラーフィルタ21を設けてあるので、表示される像はカラー像である。こうして反射型の表示が行われる。
他方、観察側の光が弱い場合にはLED27を点灯させる。このとき、LED27から出た点状又は線状の光は、導光体26の光取込み面26aから当該導光体26の内部へ導入され、導光体26の内部を伝播した後、光出射面26bから外部へ面状に出射する。この光は、第1基板4aを通過し、さらに反射膜13に設けた開口14を通過して、液晶層9へ供給される。この光が、液晶層9の配向に従って変調されて外部に像として表示されることは、反射型の場合と同じである。こうして、透過型の表示が行われる。
(チップモジュールの説明)
図1において、チップモジュール3は、配線基板としてのFPC(Flexible Printed Circuit)33と、該FPC33上に実装された電子部品34と、同じくFPC33上に実装されたIC構造体としてのICパッケージ36とを有する。なお、IC構造体は、パッケージングさていない状態のベアチップICになることもある。
FPC33は、図3に示すように、可撓性を有するプラスチック製のベース材37の上に各種の膜要素を形成することによって形成される。具体的には、例えばポリイミドによって形成されたベース材37の実装側表面の上に、例えば銅(Cu)によって配線38a及びランド(すなわち、端子)39を形成し、ランド39の周りにはレジスト41を塗布し、レジスト41を塗布した領域以外の所望の領域には、例えばポリイミドによってカバーレイ42aを形成する。
また、ベース材37の裏面側表面の上に、例えば銅によって配線38bを形成し、その上の全面に、例えばポリイミドによってカバーレイ42bを形成し、さらに、少なくともICパッケージ36に対応する領域に、例えばポリイミドによって補強膜43を形成する。
図1において、レジスト41はICパッケージ36及び電子部品34を実装する領域内で、ランド39が外部へ露出するように設けられる。また、カバーレイ42aはレジスト41を設けた領域以外のFPC33の全面に形成される。なお、カバーレイ42aやレジスト41は、液晶パネルとの接続部分や、コネクタとの接続部分には形成されない。また、FPC33の裏面側に設けられる配線38bのうちICパッケージ36の裏面に対応する銅膜部分38bbは、図3(a)に示すように、ICパッケージ36の全体を含むように広い面積で形成されている。
この銅膜部分38bbは、ICパッケージ36の特性を正常状態に維持するための特性維持部材として機能するものであり、具体的には以下のような機能を有する。銅はベース材37を形成するポリイミドよりも熱伝導率が高く、よって、銅膜部分38bbは、ICパッケージ36で発生する熱を外部へ放散する。また、銅は遮光性を有するので、銅膜部分38bbは、ICパッケージ36が裏面側から光に晒されることを防止する。
また、銅膜部分38bbはICパッケージ36よりも広く形成されるので、この銅膜部分38bbは、FPC33がICパッケージ36に対応する領域内で撓むことを防止することにより、ICパッケージ36にせん断力、曲げ力等といった外力が作用することを防止する。さらに、図1において、レジスト41が形成された領域に対応するFPC33の裏面に設けられた補強膜43(図3参照)は、ICパッケージ36に外力が作用することを、さらに防止する。なお、銅膜部分38bbの厚さは、例えば30μm以下に設定する。
図3において、表面側の配線38aと裏面側の配線38bとは、ベース材37を貫通するスルーホール44によって互いに導通する。これにより、FPC33の表裏両面を活用して複雑な回路を構成できる。また特に、ICパッケージ36の裏面に位置する銅膜部分38bbの所に形成されたスルーホール44は、銅膜部分38bbがICパッケージ36の発熱を外部へ放散する機能を、さらに一層高める。
ICパッケージ36は、その底面、すなわち広域面、すなわち実装面に複数の端子を有する構造のICパッケージである。このICパッケージ36の具体的な構造は、種々考えられるが、例えば図4(a)に示すように、ハンダ付け用端子としての複数のハンダボール48を支持した面状テープ49を接着層47によってICチップ46の能動面に接合し、さらに、ICチップ46の端子(すなわち、パッド)とハンダボール48とをスルーホール52で導通することによって形成できる。なお、符号51は封止樹脂である。また、ハンダボールはハンダバンプと呼ばれることもある。
また、ICパッケージ36は、例えば図4(b)に示すように、ハンダ付け用端子としての複数のハンダボール48を備えた配線板53を樹脂54によってICチップ46の能動面に接着し、さらにICチップ46のパッドとハンダボール48とをバンプ56で導通することによって形成できる。このICパッケージ36では、ICチップ46の構成要素、例えばSiそのものが外部に露出する構造となっている。
また、ICパッケージ36は、例えば図4(c)に示すように、ICチップ46のパッド上にハンダボール48を直接に形成し、さらにハンダボール48が外部へ露出するようにしてICチップ46を封止樹脂57で被覆することによって形成できる。このICパッケージ36でも、ICチップ46の構成要素、例えばSiそのものが外部に露出する構造となっている。
また、ICパッケージ36は、例えば図5(a)に示すように、回路基板63の表面上にボンディングワイヤ64を介してICチップ46をボンディングし、さらに、このICチップ46を封止部材67でオーバーコートすることにより形成できる。回路基板63のICチップ46の搭載面には複数の配線ラインが形成され、さらに、回路基板63の裏面にも複数の配線ラインが形成され、それら表裏両側に設けた配線ラインは回路基板63を貫通するスルーホールを介して互いに導通する。そして、裏面側の複数の配線ラインのそれぞれにハンダ付け用端子としてのハンダボール48が、例えば格子状に設けられる。
また、ICパッケージ36は、例えば図5(b)に示すように、回路基板63の表面上に所定パターンで配置した複数のボール電極69を介してICチップ46を接合、すなわちフリップチップボンディングする。ICチップ46は封止部材67でオーバーコートされてパッケージングされる。そして、回路基板63の裏面側に形成した複数の配線ラインのそれぞれにハンダ付け用端子としてのハンダボール48が、例えば格子状に設けられる。このICパッケージ36では、パッケージ36の外形をICチップ46とほぼ同じ大きさにできる。
図4(a)、図4(b)、図4(c)、図5(a)及び図5(b)に示したICパッケージ36に共通する構造は、パッケージの側面側、すなわち狭い面側に端子が引き出されるのではなくて、パッケージの底面、すなわち広域面にハンダボール48、すなわちハンダ突起端子が設けられることである。
図1において、ICパッケージ36を実装する位置のFPC33のベース材37上には複数のランド39が形成される。これらのランド39は、図6に示すように、ICパッケージ36の正規実装位置36aの外周領域及びその外周領域に囲まれる内面領域の全域に形成されている。これらのランド39は、例えば、銅の配線の端子部分の表面に金メッキを施すことによって形成される。
図4及び図5に示したICパッケージ36のハンダボール48は、図6に破線で示すように、FPC33のベース材37上に形成した各ランド39に対応するようにICパッケージ36の実装面に設けられる。なお、図では、ハンダボール48がランド39よりも小さいように描かれているが、両者の大きさは同じとすることもできるし、あるいは、ハンダボール48の方を大きくすることもできる。ICパッケージ36の大きさは、例えば、縦(L1)×横(L2)=3.0mm×3.0mm程度(ハンダボールが0.5mmピッチの5×5マトリックス配列の場合)である。
ICパッケージ36の正規実装位置36aの外側には正規実装位置36aの4つの角部に対応して、複数、本実施形態では4個のマーク71が設けられる。このマーク71は、ランド39に連続する配線38aを正規実装位置36aの外周辺縁に平行に沿うように折り曲げられた形状とすることによって形成されている。このマーク71は、配線38aをフォトリソグラフィー処理及びエッチング処理によって所定のパターンに形成する際に、同時に形成される。これらのマーク71は、ICパッケージ36が正規実装位置36aに対して許容ズレ量の範囲内で実装されたかどうかを検査する際に用いられる。
図7に示すように、マーク71を構成する配線38aの内周辺縁とICパッケージ36の正規実装位置36aの外周辺縁との間の距離D1は、例えば0.05mm程度に設定される。この距離D1は、ICパッケージ36をベース材37上に実装する際に許される、正規実装位置36aからのズレ量、すなわち許容ズレ量に一致する。なお、距離D1は、必ずしも許容ズレ量に一致させる必要はないが、許容ズレ量に対応した、あるいは許容ズレ量を予測させることができる、何等かの寸法とすることができる。
図3(a)において、ベース材37の適所、本実施形態では4つのマーク71のうちの右上に描かれたものの近傍にはアライメントマーク72が形成されている。このアライメントマーク72も、配線38aを形成するときに同時に形成することができる。このアライメントマーク72は、ICパッケージ36をベース材37上に載せる際、すなわちマウントする際の位置合わせのための基準として使用される。
図1において、FPC33上にICパッケージ36及び電子部品34を実装してチップモジュール3を製造する際には、まず、電子部品34の端子に対応するFPC33上のランド39上にクリームハンダを印刷する。この印刷処理は、例えば、金属マスクをFPC33に当てた上でクリームハンダをスキージによって金属マスク上で延ばすことによって行うことができる。
電子部品34に対するハンダ印刷が終了すると、FPC33上の各ランド39上に、電子部品34及びICパッケージ36がマウントされる。すなわち、電子部品34の端子がランド39に載せられ、さらに、ICパッケージ36の各ハンダボール48がランド39に載せられる。ICパッケージ36をマウントする際には、図3(a)のアライメントマーク72を参照しながらICパッケージ36を載せる。このようにして載せられたICパッケージ36は、基本的には、図6の正規実装位置36aに位置的に一致する。
その後、図1において、電子部品34及びICパッケージ36を載せたFPC33を、所定温度に昇温されているリフロー炉の中に入れて加熱し、これにより、電子部品34が載っているハンダ及びICパッケージ36のハンダボール48を溶かして、ハンダ付けを行う。このように、本実施形態のチップモジュール3に関しては、電子部品34とICパッケージ36とを1回のリフロー工程において同時にハンダ付けできるので、製造工程が簡略であり、製造コストも低くなる。
ICパッケージ36はハンダリフロー処理を受けたときに、その位置がずれることがある。これは、ハンダボール48が一旦溶けてから固まるという現象を呈することに起因して、致し方のないことであると考えられる。このことに鑑み、本実施形態のチップモジュール3に関しては、ハンダリフロー工程が終了した後の適宜の工程において、ICパッケージ36に関する実装位置の検査を行う。
具体的には、図3において、マーク71が設けられている側、すなわち矢印A側から検査者が目視によってチップモジュール3、特にICパッケージ36が実装された領域を観察する。そして検査者は、図6において、マーク71に対するICパッケージ36の相対的な位置を確認することにより、ICパッケージ36が許容実装範囲内に実装されているかどうかを判定する。
本実施形態では、図7で説明したように、正規実装位置36aの外周辺縁とマーク17の部分の配線38aの内周辺縁との間の距離D1が許容ズレ量である0.05mmに設定されているので、検査者は、実装されたICパッケージ36の外周辺縁がマーク71に接触又は入り込まなければ、ICパッケージ36の実装位置が正常であると判定し、一方、実装されたICパッケージ36の外周辺縁がマーク71に接触又は入り込めば、ICパッケージ36の実装位置が不良であると判定できる。
本実施形態では、マーク71はICパッケージ36の正規実装位置36aの外側に設けられるので、ICパッケージ36の外周辺縁とマーク71とを極めて容易に目視で比較でき、従って、ICパッケージ36のズレ量を非常に容易に且つ正確に判定できる。また、複数のマーク71は、配線38aそれ自身によって構成されているので、マーク71の存在によって配線38aのはい回しが制約を受けるということがない。
また、本実施形態では、図6に示すように、一対のマーク71がICパッケージ36の正規実装位置36aの対角線方向に関して互いに対向するように設けられている。このため、ICパッケージ36に関する対角線方向の実装ズレを簡単且つ正確に判定できる。
ところで、図3において、ICパッケージ36とベース材37との間には樹脂材料が注射器のようなディスペンサによって注入されることがある。これは、ICパッケージ36とベース材37との間に存在する金属要素が劣化することを防止したり、金属要素同士の接触状態を安定に保持したりするためである。本実施形態のマーク71は、このような樹脂材料の注入が適量であるかどうかを検査することもできる。例えば、注入された樹脂材料がICパッケージ36からはみ出し、さらに、そのはみ出した樹脂材料がマーク71に達しない場合は樹脂材料の供給が不十分であると判定でき、マーク71に達すれば樹脂材料の供給が適正であると判定できる。
図1において、FPC33の液晶パネル2側の辺縁には接続端子58が形成され、反対側の辺縁には接続端子59が形成される。そして、接続端子58が形成されたFPC33の辺縁は、ACF61によって第1基板4aの張出し部4cの辺縁部に熱圧着によって接合される。ACF61は、熱可塑性、熱硬化性、あるいは紫外線硬化性の樹脂中に多数の導電粒子を分散させることによって形成されており、第1基板4aとFPC33とはACF61を形成する樹脂によって接着され、さらにFPC33上の端子58と第1基板4a上の端子23とがACF61内の導電粒子によって導通される。
チップモジュール3の接続端子59は図示しない外部制御回路、例えば、携帯電話機、携帯情報端末機等といった電子機器に含まれる制御回路に接続される。外部制御回路から端子59を介してチップモジュール3へ信号が供給されると、電子部品34及びICパッケージ36が所定の機能を奏し、それ故、駆動用IC22a、22b、22cへ所定の信号が供給され、これにより、既述した液晶パネル2による表示が行われる。
(マークの変形例)
図8は、マーク71の変形例を示している。この例においても、配線38aの折り曲げ形状によって検査用のマーク71aが構成されている。但し、この例では、マーク71aを構成している配線38aに2回の折り曲げ形状を設けることにより、図6に示した実施形態の場合に比べて、配線38aが延びる方向を異ならせてある。
図9は、マーク71の他の変形例を示している。この例に係るマーク71bは、直角三角形状の突起形状によって形成されている。直角三角形の直角辺部分が基準の目盛り部分として用いられる。このマーク71bは、正規実装位置36aの角部に最も近い配線38aの1つに設けることもできるし、あるいは、複数の配線38aにわたって設けることもできる。また、マーク71bを構成する突起形状は、直角三角形状に限られず、正三角形、二等辺三角形、正方形、長方形、円形、楕円形、長円形、その他、希望に応じて種々の形状とすることができる。図10は、マーク71のさらに他の変形例を示している。この例に係るマーク71cは、直角三角形状の窪み形状によって形成されている。ここでは、直角三角形の直角辺部分が基準の目盛り部分として用いられる。このマーク71cは、正規実装位置36aの角部に最も近い配線38aの1つに設けることもできるし、あるいは、複数の配線38aにわたって設けることもできる。また、マーク71cを構成する窪み形状は、直角三角形状に限られず、正三角形、二等辺三角形、正方形、長方形、円形、楕円形、長円形、その他、希望に応じて種々の形状とすることができる。
図11は、マーク71のさらに他の変形例を示している。この例に係るマーク71dは、配線38aの内部領域に形成された複数、本実施形態では3個の丸穴形状によって形成されている。ここでは、それらの丸穴の中心線が基準の目盛り部分として用いられる。このマーク71dは、正規実装位置36aの角部に最も近い配線38aの1つに設けることもできるし、あるいは、複数の配線38aにわたって設けることもできる。また、穴の形状は、丸穴に限られず、三角穴、四角穴、その他の多角形穴、あるいはその他の任意の穴とすることができる。
(その他の変形例)
以上の説明では、図4(a)〜(c)及び図5(a),(b)に示すようなICパッケージによってIC構造体を構成した。しかしながらIC構造体は、そのようなICパッケージに限られず、パッケージングされないベアチップICとすることもできる。このようなベアチップICはACFによって実装されることがあるが、そのような場合にも、本発明を適用できる。すなわち、図6に示すようなマーク71を用いてベアチップICに関する実装位置の検査を行うことができる。
また、以上の説明では、スイッチング素子を用いない単純マトリクス構造の液晶装置を例示したが、本発明は、TFD(Thin Film Diode)等といった2端子型のスイッチング素子を各表示ドットに付設する構造のアクティブマトリクス構造の液晶装置にも適用できる。また、本発明は、TFT(Thin Film Transistor)等といった3端子型のスイッチング素子を各表示ドットに付設する構造のアクティブマトリクス型の液晶装置にも適用できる。
また、本発明は、液晶装置以外の電気光学装置に対しても適用できる。このような電気光学装置としては、例えば、電気光学物質として有機EL(Electro Luminescence)を用いるEL装置や、電気光学物質として希薄なガスを用いてこのガス中で発生するプラズマ放電を利用する構造のプラズマ装置や、無機EL装置や、電気泳動ディスプレイ装置や、フィールドエミッションディスプレイ装置(電界放出表示装置)等が考えられる。
(電子機器の実施形態)
以下、本発明に係る電子機器を実施形態を挙げて説明する。なお、この実施形態は本発明の一例を示すものであり、本発明はこの実施形態に限定されるものではない。
図12は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、表示情報出力源101、表示情報処理回路102、電源回路103、タイミングジェネレータ104及び液晶装置105によって構成される。そして、液晶装置105は液晶パネル107及び駆動回路106を有する。
表示情報出力源101は、RAM(Random Access Memory)等といったメモリや、各種ディスク等といったストレージユニットや、ディジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ104により生成される各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路102に供給する。
次に、表示情報処理回路102は、増幅・反転回路や、ローテーション回路や、ガンマ補正回路や、クランプ回路等といった周知の回路を多数備え、入力した表示情報の処理を実行して、画像信号をクロック信号CLKと共に駆動回路106へ供給する。ここで、駆動回路106は、走査線駆動回路(図示せず)やデータ線駆動回路(図示せず)と共に、検査回路等を総称したものである。また、電源回路103は、上記の各構成要素に所定の電源電圧を供給する。液晶装置105は、例えば、図1に示した液晶装置1と同様に構成できる。
図13は、本発明に係る電子機器の他の実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ110は、キーボード112を備えた本体部114と、液晶表示ユニット116とから構成されている。この液晶表示ユニット116は、例えば図1に示した液晶装置1を表示部として用いて構成できる。
図14は、本発明を電子機器の一例である携帯電話機に適用した場合の一実施形態を示している。ここに示す携帯電話機120は、本体部121と、これに開閉可能に設けられた表示体部122とを有する。液晶装置等といった電気光学装置によって構成された表示装置123は、表示体部122の内部に配置され、電話通信に関する各種表示は、表示体部122にて表示画面124によって視認できる。本体部121の前面には操作ボタン126が配列して設けられる。
表示体部122の一端部からアンテナ127が出没自在に取付けられている。受話部128の内部にはスピーカが配置され、送話部129の内部にはマイクが内蔵されている。表示装置123の動作を制御するための制御部は、携帯電話機の全体の制御を司る制御部の一部として、又はその制御部とは別に、本体部121又は表示体部122の内部に格納される。
図15は、本発明に係る電子機器のさらに他の実施形態であるデジタルスチルカメラであって、液晶装置をファインダとして用いるものを示している。このデジタルスチルカメラ130におけるケース131の背面には液晶表示ユニット132が設けられる。この液晶表示ユニット132は、被写体を表示するファインダとして機能する。この液晶表示ユニット132は、例えば図1に示した液晶装置1を用いて構成できる。
ケース131の前面側(図においては裏面側)には、光学レンズやCCD等を含んだ受光ユニット133が設けられている。撮影者が液晶表示ユニット132に表示された被写体像を確認して、シャッタボタン134を押下すると、その時点におけるCCDの撮像信号が、回路基板135のメモリに転送されてそこに格納される。
ケース131の側面には、ビデオ信号出力端子136と、データ通信用の入出力端子137とが設けられている。ビデオ信号出力端子136にはテレビモニタ138が必要に応じて接続され、また、データ通信用の入出力端子137にはパーソナルコンピュータ139が必要に応じて接続される。回路基板135のメモリに格納された撮像信号は、所定の操作によって、テレビモニタ138や、パーソナルコンピュータ139に出力される。
図16は、本発明に係る電子機器のさらに他の実施形態である腕時計型電子機器を示している。ここに示す腕時計型電子機器140は、時計本体141に支持された表示部としての液晶表示ユニット142を有し、この液晶表示ユニット142は、時計本体141の内部に設けた制御回路143によって制御されて、時刻、日付等を情報として表示する。この液晶表示ユニット142は、例えば図1に示した液晶装置1を用いて構成できる。
図17は、本発明に係る電子機器のさらに他の実施形態であるPDA(Personal Digital Assistant:パーソナル・デジタル・アシスタント:携帯型情報端末装置)を示している。ここに示すPDA150は、接触方式、いわゆるタッチパネル方式の入力装置151をその正面パネル上に有する。この入力装置151は透明であり、その下には表示部としての液晶装置152が配置されている。
使用者は、付属のペン型入力具153を入力装置151の入力面に接触させることにより、液晶装置152に表示されたボタン、その他の表示を選択したり、文字、図形等を描いたりして、必要な情報を入力する。この入力情報に対してPDA150内のコンピュータによって所定の演算が行われ、その演算の結果が液晶装置152に表示される。液晶装置152は、例えば図1に示した液晶装置1を用いて構成できる。
(変形例)
電子機器としては、以上に説明したパーソナルコンピュータや、携帯電話機や、デジタルスチルカメラや、腕時計型電子機器や、PDAの他にも、液晶テレビや、ビューファインダ型又はモニタ直視型のビデオテープレコーダや、カーナビゲーション装置や、ページャや、電子手帳や、電卓や、ワードプロセッサや、ワークステーションや、テレビ電話機や、POS端末器等が挙げられる。
【図面の簡単な説明】
【図1】本発明に係る配線基板及び電気光学装置のそれぞれの一実施形態を示す斜視図である。
【図2】図1に示す電気光学装置の主要部分である液晶パネルの断面図である。
【図3】図1に示す配線基板の断面構造を示す断面図である。
【図4】IC構造体としてのICパッケージの複数の実施形態を示す図である。
【図5】IC構造体としてのICパッケージの他の複数の実施形態を示す図である。
【図6】図1の配線基板におけるIC実装領域の平面図である。
【図7】図6の主要部分であるマークを拡大して示す図である。
【図8】マークの変形例を示す図である。
【図9】マークの他の変形例を示す図である。
【図10】マークのさらに他の変形例を示す図である。
【図11】マークのさらに他の変形例を示す図である。
【図12】本発明に係る電子機器の一実施形態を示すブロック図である。
【図13】本発明に係る電子機器の他の実施形態を示す斜視図である。
【図14】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図15】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図16】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図17】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【符号の説明】
1:液晶装置(電気光学装置)、2:液晶パネル、3:チップモジュール、4a,4b:基板、6:シール材、8:照明装置、9:液晶層(電気光学物質層)、12a,12b:基材、13:反射膜、14:光透過用開口、17a,17b:電極、33:FPC(配線基板)、34:電子部品、36:ICパッケージ(IC構造体)、36a:実装位置、37:ベース材、38a,38b:配線、38bb:銅膜部材、39:ランド(基板側端子)、41:レジスト、42a,42b:カバーレイ、43:補強膜、44:スルーホール、46:ICチップ、48:ハンダボール(ハンダ付け用端子)、71,71a,71b,71c,71d:マーク、72:アライメントマーク、110:パーソナルコンピュータ(電子機器)、120:携帯電話機(電子機器)、130:デジタルスチルカメラ(電子機器)、140:腕時計型電子機器(電子機器)、150:PDA(電子機器)

Claims (15)

  1. 配線を有すると共にIC構造体の実装位置が設けられる配線基板であって、
    前記IC構造体の近傍に前記配線の一部分を用いて形成されたマーク
    を有することを特徴とする配線基板。
  2. 請求項1において、前記マークは、前記IC構造体の実装位置の外周辺縁から所定寸法離れた外側の位置に設けられることを特徴とする配線基板。
  3. 請求項2において、前記所定寸法は、前記IC構造体の実装位置に対する許容ズレ量に対応することを特徴とする配線基板。
  4. 請求項1から請求項3の少なくともいずれか1つにおいて、前記マークは、前記配線の1つ又は複数に形成された折れ曲がり部分であることを特徴とする配線基板。
  5. 請求項1から請求項3の少なくともいずれか1つにおいて、前記マークは、前記配線の1つ又は複数に形成された突起形状であることを特徴とする配線基板。
  6. 請求項1から請求項3の少なくともいずれか1つにおいて、前記マークは、前記配線の1つ又は複数に形成された窪み形状であることを特徴とする配線基板。
  7. 請求項1から請求項3の少なくともいずれか1つにおいて、前記マークは、前記配線の1つ又は複数に形成された穴であることを特徴とする配線基板。
  8. 請求項1から請求項7の少なくともいずれか1つに記載の配線基板において、前記IC構造体が実装される基板を有し、該基板は可撓性を有することを特徴とする配線基板。
  9. 請求項1から請求項8の少なくともいずれか1つに記載の配線基板と、複数の端子を有し該端子を介して前記配線基板の少なくとも片面に実装されるIC構造体とを有することを特徴とするチップモジュール。
  10. 請求項9において、前記IC構造体が有する前記複数の端子はハンダ付け用端子であることを特徴とするチップモジュール。
  11. 請求項10記載のチップモジュールが接続された基板と、該基板上に配置された電気光学物質とを有することを特徴とする電気光学装置。
  12. 請求項11において、前記電気光学物質は液晶であることを特徴とする電気光学装置。
  13. 請求項11又は請求項12記載の電気光学装置と、該電気光学装置の動作を制御する制御手段とを有することを特徴とする電子機器。
  14. 配線を有すると共にIC構造体の実装位置が設けられる配線基板の製造方法であって、
    前記IC構造体の近傍に前記配線の一部分を用いてマークを形成する工程を有することを特徴とする配線基板の製造方法。
  15. 電気光学装置の製造方法であって、
    基板上に電気光学物質を配置する工程と、
    チップモジュールを製造する工程と、
    前記チップモジュールを前記基板に接続する工程とを有し、
    前記チップモジュールを製造する前記工程は、
    請求項14記載の配線基板の製造方法を実施する工程と、該配線基板上にIC構造体を実装する工程とを有する
    ことを特徴とする電気光学装置の製造方法。
JP2003156827A 2003-06-02 2003-06-02 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器 Withdrawn JP2004363172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003156827A JP2004363172A (ja) 2003-06-02 2003-06-02 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156827A JP2004363172A (ja) 2003-06-02 2003-06-02 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004363172A true JP2004363172A (ja) 2004-12-24

Family

ID=34050781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156827A Withdrawn JP2004363172A (ja) 2003-06-02 2003-06-02 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器

Country Status (1)

Country Link
JP (1) JP2004363172A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705351B2 (en) 2006-01-13 2010-04-27 Sony Corporation Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips
JP2011091294A (ja) * 2009-10-26 2011-05-06 Nikon Corp プリント配線基板
JP2019101630A (ja) * 2017-11-30 2019-06-24 凸版印刷株式会社 タッチパネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705351B2 (en) 2006-01-13 2010-04-27 Sony Corporation Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips
JP2011091294A (ja) * 2009-10-26 2011-05-06 Nikon Corp プリント配線基板
JP2019101630A (ja) * 2017-11-30 2019-06-24 凸版印刷株式会社 タッチパネル
JP7062929B2 (ja) 2017-11-30 2022-05-09 凸版印刷株式会社 タッチパネル

Similar Documents

Publication Publication Date Title
KR100473010B1 (ko) 전기 광학 장치, 그 검사 방법 및 전자기기
KR100445820B1 (ko) 전기 광학 장치와 그 제조 방법 및 전자기기
US6211935B1 (en) Alignment device for an IC-mounted structure
US8009253B2 (en) Electro-optical device having insulating layer with varying thickness in the reflection and transmission displays
JP4244942B2 (ja) 液晶装置、照明装置、および電子機器
JP3744511B2 (ja) 電気光学装置、電子機器、及び電気光学装置の製造方法
JP2003029659A (ja) 電気光学装置、駆動用ic及び電子機器
JP2004363171A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP3879642B2 (ja) ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
JPH10209202A (ja) 液晶表示装置
JP4400623B2 (ja) 実装構造体、電気光学装置及び電子機器
JP2004096046A (ja) Icチップの実装方法、icチップの実装構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP2002268040A (ja) 液晶装置及び電子機器
JP2004363172A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP2008085135A (ja) 実装構造体、電気光学装置及び電子機器。
JP2004152984A (ja) 配線基板、電気光学装置及び電子機器
JP2005108991A (ja) 実装構造体、液晶表示装置および電子機器
JP2004095873A (ja) 配線基板、電気光学装置及び電子機器
JP4941203B2 (ja) 実装構造体、実装構造体の検査方法及び電気光学装置
JP2005309455A (ja) 照明用光源基板、液晶装置及び電子機器
JP2001215896A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004226712A (ja) 電気光学装置用マザー基板、電気光学装置用基板、電気光学装置及びその製造方法、並びに電子機器
JP3911931B2 (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2004077386A (ja) 半導体実装構造の検査方法、半導体装置の実装構造、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060323

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Effective date: 20080111

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080227