TW200401420A - Semiconductor device and semiconductor circuit - Google Patents

Semiconductor device and semiconductor circuit Download PDF

Info

Publication number
TW200401420A
TW200401420A TW092115513A TW92115513A TW200401420A TW 200401420 A TW200401420 A TW 200401420A TW 092115513 A TW092115513 A TW 092115513A TW 92115513 A TW92115513 A TW 92115513A TW 200401420 A TW200401420 A TW 200401420A
Authority
TW
Taiwan
Prior art keywords
wiring
semiconductor device
mentioned
scope
power supply
Prior art date
Application number
TW092115513A
Other languages
English (en)
Inventor
Takashi Nakano
Hirokazu Tohya
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of TW200401420A publication Critical patent/TW200401420A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/20—Thermomagnetic devices using thermal change of the magnetic permeability, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200401420 五、發明說明（l) ' 〜— - 發明所屬之技術領域 本發明有關於一種半導體裝置及半導體電路， 關於一種半導體裝置及半導體電路，其具有一去耦電路 (decoupling circuit)，以供減低透過電源配線而 高頻雜訊。 $ # 07 先前技術 在數位電路上，伴隨半導體元件的開關（switching) 動作而產生的高頻雜訊成為電磁干擾的原因。肖高頻雜訊 包含使主時脈的頻率成為基本波的高次高調波。例如，在 LSKLarge Scale Integrati〇n)内之開關動作元件（以 稱開關το件）上產生的高頻雜訊之一部分在LS!内部之 配線傳遞、，經由封裝而茂漏至搭載LSI的印刷電路板。，、 在電源配線傳遞的高頻雜訊在該傳遞過程中， 内：、封裝以及印刷電路板等的誘導結合，重疊於在訊號 配各上傳遞的訊號’並使訊號電壓偏移。X 開 ； 所見電源配線之波阻抗變大的狀況下，伴隨高頻：：：： 生而產生電磁波，該電磁波從信號纜線及機器放射 為了降低此問題，將對應於產生高頻雜訊的頻率之去 麵電路配置於最具效果的處所是有效的。 ）頻车之去 習知的去耦電路’例如記載於日本專利特開孚 匕2魏3號公報，構成電路之電晶體、電随'開千 牛：尺寸’相對於與電路之動作頻率對 電:專二 宁且數里—定之電容插入於電源配線與
200401420 - 丨丨 五、發明說明（2) 接地電位配線之間 又，習知的去耦電路，如日本專 號公報所記載的接地環與電源環4的;：雷223 術，日本專利特開 的去耦電谷增大的技 置之標準結構上的去麵電容。 ：：：+導體裝 ”容’舆後述之電源配線與接地電插入的去 的本發明<去轉電路為全然不同之構&線形成於不同層 用電容作為去耦電路的構造 =必須考慮連接端子串聯的電感β =圍之， 刀電感成分，在比電容與電感的 丑益/、備電谷成 時顯現出電容特性，在料聯振頻率低的頻率 出電感特性。例如，將電容器作為去耗=頻率時顯現 變咼阻抗增加而去耦性能劣化。 路使用時’頻率 做為解決之對策為在LSI内部接 印刷電路板内，分散多數個電容器/裝處，或者是在 即使是如此之方法，連接電容 [置的方法。然而， 的阻抗卻無法忽視，使電容器i數百=配線之端子與線路 用成去耦電路是有困難的。 u上的頻率時作 近年的數位電路由於動作頻 速化，去耦電路雖然可在數百MHZ以 Hz之程度的高 上的頻率，而仍維持低阻抗，但 ’或者是數十GHZ以 _ _ 兀件或元件構造。
2138-5694-PF(Nl);Chentf.ptd 質的提升也是重要的。因此，有必=擾的抑制及訊號品 相異，在高頻範圍可維持低阻抗 ς發與習知的電容器 200401420 五、發明說明（3) 本發明之目的i 其具有μ年之一種半導體裝置及半導體電路’ 數十GHz以上的頻率^路的動作頻率達到數百MHz或者是 的頻率而可維持低阻抗的去耦電路。 發明内容 電路：ί i i ϊ ί!的’本發明半導體晶[導線或印刷 ftl 1@ g Μ 線上，實裝有在接地配線與電源配線之 η膜的線路元件，使該線路元件之高頻區域之特 勺人早長度内的電容增大而設定至最適當的值，使 :? ίϊ:件之電源配線保持去耗性能。藉由如此的構 1Φ j付到在向頻區域比習知具有較良好之去耦性能的 ^ ^ _ ，抑制從開關元件經由電源配線傳向直流電源的 门，"訊的產生，減低電磁干擾之同時，減低在高頻元件 所產生的起因於高頻雜訊的訊號波形之歪斜。 實施方式 接著針對本發明參照圖面而做說明。 第1圖為表示本發明之半導體裝置的最佳型態之構造 的電路圖，第2圖為表示於第i圖之線路元件之等價電路的 電路圖。 如第1圖所示’本發明之半導體裝置係由具有電容特 性、插入於電源配線與接地電位配線之間、供從直流電源 18供給電源電流於開關元件（例如CM0S(c〇mplementary
Metal Oxide Semiconductor)反相器）19 的線路元件17 構
200401420 五、發明說明（4) ^在開關元件19所產生的高頻電 此線路元件1 7盡可能西？筈於拉< Ββ 丹咐近流過’因 什1 (盈J此配置於接近開關元件丨9。 1圖中’雖然f源配線與接地電位配㈣線H在第 連接，實際的電路元件17藉由電容而僅使 件^17直接 源配線與接地電位線間，直流電流及較低=，流過電 則無法通過。 _ 率的Λ號電流 如第2圖所示，線路元件丨7的特性阻抗& 直流電源18與開關元件19之間的阻抗成分以/用串聯於 源1 8並聯的阻抗成分Z y表示。而且，開關元及與直流電 _ (surge impedance)Zs為未知。又，電源配線19/良’勇阻抗 Z0係依存於串聯在直流電源丨8與開關元件丨9之之特性阻抗 L ’其值係成為去耦對象之頻率範圍中 間的電感 度。 数十到數百Ω程 第3圖為將第2圖所示之線路元件的等 納Yc置換的電路圖。又第3圖為省略串聯於貝法路从並聯導 開關元件1 9的第2圖所示之阻抗Zz。 *電源1 8與 第3圖所示的電路傳送特性以下列式n 列式表示。 ^式（1)所示的散亂行 [^] 「 1 η -rc 2 ss 1+2 » S22. (1)
但是，Yc’ =Yc/Y0，Y0=1/Z0，YC==1/Z 從第3圖訊號輸入端（圖之左側=：開 ]關疋件側）所見的
2138-5694-PF(Nl);Chentf.ptd 第7頁 200401420 五、發明說明（5) 電路反射係數Γ及穿透係數T可用上述散亂行列[S]之元素 Sll、S21 表示。 % ._____zl—_-……(2) yc+2 2(ZC/Z0) + 1 Γ « %片」___ = 2(gg/Z〇L……⑶ Y^2^2(Zc/Z0)+1 於此’若（電源配線之阻抗zo)>>(線路元件的阻抗 Zc)，反射係^數，穿透係數τ = 〇，不會發生在開關元 件1 9產生的问頻電流在電源配線傳遞而流入直流電源1 8。 卜沾明中，在半導體晶片、導線、或者是印刷電路板 的特性ϊ上：成線路元件，該線路元件之高頻區域中 值，使包含線路早位長度的電容增大而設定成最適當的 線路元件源配線保持去轉性能。 導體）與電源電流、、，接地^位的基板（多晶石夕及金屬等 層。該線路元件的=的配線’炎持絕緣膜而配置於不同 1·使配線：：Γ:長度電容增大的方法為： 2. 用導電声古的f位間设置的絕緣膜變薄。 3. 配線，膜。 而使表面積增加。或者疋配線的表面形成凹凸狀， 13組合"亥等三種方法。 線路元件！ 7的奋 線路長，設定為比去耦頻率範圍令
200401420 發明說明（6) m率(以τ稱為去輕最低頻率)之波長的" 〆還長。如此設定之線路元件17 γ 又為#你I t 頻率無關的表示。於此， 件17之單位^ Ϊ長，£為絕緣膜的比導電率，L為線路元 Π 抗，C為線路元件17之單位長電容。 17的實效線路= 頻：中有效，線路元件 的小型化、高密度化“；的：：佈=面置 要增大。田VI* 4- ^ . 冰略仲局的面積最好盡量不 線的距離佯# ^ ^ =線路元件17使接地配線與電源配 件的表面形成凹凸#，藉此面’或者是在線路元 寬及配線長增加。 '，佈局面積並無增加而配線 片上而’線路元件實裝於半導體裝置的晶 元件所產纟高頻訊/中;^在藉由半導體晶片上之開關 性。貝凡5虎中’ ^吏是在$高頻率亦纟有電容特 或者是，在本發明Φ 導線上。在此狀況下，線路元件實裝於半導體裝置 片上的線路元件稍低的頻 使在比只裝於+導體 或者是，在本發明中羊摩:中杜亦具有電容特性。 上。在此狀況下，線路元件件酉!置於印刷電路板 導線上的、線路元件稍低 tb貫裝於半導體裝置 本發明之半導體電路c，亦具有電容特性 頻帶化以及半導體之高宓:貝去耦性能所要求之頻率 »…度化，該等有效頻率帶域相異
200401420 五、發明說明（7) 複數個線路元件分散地實裝於半導 或印刷電路板上複數個位置。此時 ^ 士之日日片及導線， 設定=以：，藉此設定各線路元件的;;Π;電壓變動 而且，為了使相對於線路元件的入 。 部，在絕緣膜上保持某程度的損失是必要^不會茂漏至外 導電損耗最好與入射於線路元件#電 埶邑緣膜的 較習知技術在高頻區域具有良好的去耦：J路，由於 由電源配線而傳遞至直流電源的高頻=來自開 成的訊號波形的歪斜。 生的河頻雜訊所造 實施例 =針：本發明之實施例參照圖面而做說明。 辛s21t 線路元件之特性阻抗與散亂行列[S]之元 素—牙透係數τ)的關係做說明。 U叫之兀 第4圖表示線路元件之特性阻抗盥散釓杆刻「ς191 +杜 的關係。而且，第4圖以雷张6机/、政亂仃列[s]21之值 2〇〇 Ω為例分別表示。電，原、配線之特性阻抗Z0為50 Ω與 電路板2 1β電源配線的特性阻抗Z〇的值視形成於印刷 胥路板上或形成於半導體 丨μ Ω至200 Ω。又，名银人/置之晶片上而#’設定成從50 如的值m4QdBW數㈣路中，料去粞性能’ 阻抗Z0第L圖〇中沾所不’條件較嚴格之電源配線，在其特性 阻抗Μ—50Ω的狀況下’為了使如在_4議以下，線路元
200401420
件之特性阻抗Zc必須在0. 3 Ω以下 之配線的典型構造之剖 第5圖表示形成於半導體裝置 面圖。 如第5圖所示，形成於车道雜# ^ ^ ^ , 办珉於牛導體裝置内的線路構造為絕
卜印刷電路板2〇上’配線22形成於絕緣膜（氧 1 膜）2^上。配線22，例如用㈣成配線長度！_、寬度50 腺厘庚。/絕緣膜21例如用比導電率約4的叫形成500 Α试 阻Ρ :的夕卩刷電路板20例如不純物以高濃度摻雜而形成低 夕晶石夕。該印刷電路板20中在絕緣膜21及配線22 ^成的線路之特性阻抗Zc為50 Ω。 4 · '、、：，，為了使線路元件之特性阻抗Zc在0. 3 Ω以下， 目於第5圖所示之構造例中的特性阻抗降低至1 / 1 7 〇，單 位長度電容必須增大3萬倍。 以下針對本發明之實施例做說明。 第一實施例 首先’針對本發明之半導體裝置的第一實施例做說 明0 第6圖為本發明之半導體裝置之第一實施例之構造的 側剖面圖。
如第6圖所示，第一實施例之半導體裝置之構造包括 石夕基板1 ’設於矽基板1上的矽氧化膜2，設於矽氧化膜2 上、摻雜高濃度不純物的多晶矽3 ’設於多晶矽3上、由例 如L a A 1 〇3膜所組成之高導電率的絕緣膜4，設於絕緣膜4 上、例如由鋁所構成的配線5。
200401420
而且，在第6圖中 紙面。 配線5傳送訊號的傳送方向垂 直於 24的LaAlO膜的的線路凡件形成膜厚约1〇 A，比導電率約 成凹凸狀1料絕緣膜4，多晶矽3、絕緣膜4及配線5上形 面積不辯而於第5圖所示的—般構造例而言，線路佈局 面不文，而配線寬度約增大1〇倍， 30000倍。而且，夕曰平1沉反电合，項大 夕日日矽與配線5之間的距離保持一定而絕 緣膜4的厚度保持一定。 T 、e 接著，針對第一實施例之半導體裝置的製造方法做說 明。 第7圖為第—實施例之半導體裝置的製造方法的方 圖。 ^第7圖所示，在第一實施例中，首先在矽基板丨上形 成，氧化膜2(步驟丨），在矽氧化膜2上形成多晶矽3，加入 磷等不純物使該多晶矽3的阻抗降低至與金屬相同程度（步 驟2)。 接著’將多晶矽3用公知的微影技術形成凹凸狀的圖 案（步驟3)。接著，在多晶矽3上形成厚度1〇人的LaA103膜 作為絕緣膜4(步驟4)，最後，在絕緣膜4上形成鋁製的配 線（步驟5)。 第二實施例 第8圖為本發明之半導體裝置之第二實施例之構造的 側剖面圖。 如第8圖所示’第二實施例之半導體裝置之構造與第
2138-5694-PF(Nl);Chentf.ptd 第12頁 200401420 五、發明說明（ίο) 實施例相。同，包括矽基板丨，設於矽基板i上的矽氧化膜 ，#設0於矽氧化膜2上、摻雜高濃度不純物的多晶矽3，設 於多晶矽3上、由例如UA丨〇3膜所組成之高導電率的絕緣膜 4，設於絕」緣膜4上、例如由鋁所構成的配線5。 第二實施例的線路元件形成膜厚約1 〇 A，比導電率約 16的SrTi〇3膜的絕緣獏4，多晶矽3、絕緣膜4及配線5上形 成凹凸狀。對於第5圖所示的一般構造例而言，線路佈局 而配線寬度約增大1 〇倍，單位長度電容約增大 面積不變 40000 倍《 針對第二實施例之半導體裝置的製造方法做說 接著 明。 楚〇 m例之半導體裝置可有二種製造方法，首先用 第9圖對第一製造方法做說明。 第9圖為第二實施例之半導體裝置《第一種製造方法 的方塊圖。 、’土 t第I圖所不’在第二實施例之第-種製造方法中’ 了 π # 了 ΐ板1上形成矽氧化膜2 (步驟1 1 )，在矽氧化膜2 上升^成夕日日3，力口人7；樂哲w 入~等不純物使該多晶矽3的阻抗降低 至與金屬相同程度（步驟12)。 g f +接j u將二=矽3用公知的微影技術形成凹凸狀的圖 者，藉由蝕刻液喷霧等方法，在多晶矽3 上形成凹部（步驟14)。 ις、 . ^ , ^成SrTl03膜作為絕緣膜4(步驟 1 5 )，在絕緣膜4上形忐鈕制认丈上 〆戍鋁製的配線（步驟丨6 )。
200401420 五、發明說明（11) 接著’用第10圓針對第二實施例之半導體裝置之第二 種製造方法做說明。 第10圖為第二實施例之半導體裝置之第二種製造方法 的方塊圖。 如第1 0圖所示’在第二實施例之第二種製造方法中， 首先在石夕基板1上形成矽氧化膜2(步驟21 )，在矽氧化膜2 上形成多晶石夕3，加入磷等不純物使該多晶矽3的阻抗降低 至與金屬相同程度（步驟22)。 接著’將多晶石夕3用公知的微影技術形成凹凸狀的圖 案（步驟23)。接著，在氣相成長爐中，導入矽烷以“^並 在多晶石夕3上部分地成長形成凸部（步驟μ)。 接著在多晶矽3上形成srTi〇3膜作為絕緣膜4(步驟 25)，在絕緣膜4上形成鋁製的配線（步驟26)。 而且，由上述多晶矽3、絕緣膜4以及配線5所構成之 線路元件之去耦最低頻率為10GHz(波長λ = 長為Λ/4/h以上，第-實施例之線路元件的長)度^路 1.5mm以上（由於在絕緣膜4上用比導電率24的[^ ， 二實施例之，路元件的長度為丨.88mm以上（由於在絕緣膜4 上用比導電率16的SrTi03)。 第三實施例 第11圖表示本發明第三實施例之椹、生 ^ ^ K J心構造，多晶矽及絕緣 膜的立體圖。第12圖表示本發明第=杂价7， ^ ^ 私乐—只施例之構造，配線 之立體圖。又，第13圖為表示於第u圖之半導體裝置之 X-X’線别視圖。第14圖為表示於第u圖之半導體裝置之
2138-5694-PF(Nl)；Chentf.ptd 第14頁 200401420 五、發明說明（12) Y- Y， 線 剖視 圖 〇 而 且 9 第 構 成 要 素中 9 分 別 省 略 矽 如 第11 圖 第14 圖 所 與 多 晶 矽3 '絕緣膜4 以 及 方 向 上（X-X ，） 形 成 凹 凸 狀 形 成 凹 凸狀 9 因 此 線 路 的 線 長 度 增加 9 otr 早 位 長 度 電 率 之 範 圍擴 大 〇 接 著， 針 對 第 三 實 施 明 〇 第 15圖 為 第 三 實 施 例 圖 〇 如 第15 圖 所 示 在 第 形 成 矽 氧化 獏2( 步 驟: 31 )， 加 入 磷 等不 純 物 使 該 多 晶 第11圖〜第14圖構成線路元件之各 示，第三實施例的線路元件係以 度（步驟32)。 接著’將多晶石夕3用公知的微影技術形成凹凸狀的圖 案’在訊號傳送方向及與訊號傳送方向直交的方向上，分 別對應地形成凹凸狀（步驟3 3)。 力 接著，在多晶石夕3上形成厚度l〇A的LaAi〇3膜作.綾 膜4(步驟34)，最後，在絕緣膜4上形成紹製的配線（‘步驟、 35)。此時，絕緣膜4及配線5之形狀亦與多晶矽3相同，〃 應於訊號傳送方向以及與訊號傳送方向直交的方，八 別形成凹凸狀。 ° ’分
200401420 五、發明說明（13) 在本實施例中， 配線長度增大至第一 此去耦性能將最低有 例的1/10 ， 1GHz ，線 第四貫施例 第16圖〜第19圖 施例之構造的圖。 第16圖表示本發 膜的立體圖。第17圖 之立體圖。又，第i 8 X-X’線剖視圖。第19 Y-Y’線剖視圖。而且 構成要素中，分別省 如第16圖〜第19 與多晶矽3、絕緣膜4 方向上（X-X，）形成凹 個山型的形狀的構造 寬度及配線長度增加 搞有效頻率之範圍擴 接著’針對第四 2 0圖做說明。 第20圖為第四實 圖。 如第2 0圖所示， 明第四 表示本 圖為表 圖為表 ，第16 略矽基 圖所示 以及配 凸狀， ’因此 ’單位 大。 實施例 塊 線路佈局面積未增大，而配線寬度及 實施例及第二實施例的1 0倍程度，因 效頻率設定為第一實施例及第二實施 路元件的線路長為1. 5mni。 為表示本發明之半導體裝置之第四實 實施例之構造，多晶矽及絕緣 發明第四實施例之構造，配線 示於第16圖之半導體裝置之 示於第16圖之半導體裝置之 圖〜第19圖構成線路元件之各 板1及矽氧化膜2。 ’第四實施例的線路元件係以 線5的訊號傳送方向成直交的 且於其側面加工形成具有複數 線路的佈局面積無增加但配線 長度電容增大而線路元件之去 之半導體裝置的製造方法用第 施例之半導體裝置的製造方法的方 在第四實施例中，首先在矽基板1上 200401420 五、發明說明（14) 形成矽氧化膜2 (步驟41 )’在矽氧化膜2上形成多晶矽3， 加入磷等不純物使該多晶矽3的阻抗降低至與金屬相同程 度（步驟42)。 接著’將多晶矽3用公知的微影技術形成凹凸狀的圖 案’在訊號傳送方向及與訊號傳送方向直交的方向上形成 凹凸狀’且在其表面形成具有複數個山型的形狀（步驟 43) ° 丧有，隹夕日日矽d上形成厚度1 〇 A的!^八1〇3膜作為絕_ 膜4 (步驟44)，最後，在絕緣膜4上形成鋁製的配線5 (步驟 45)。此時，絕緣膜4及配線5之形狀亦與多晶矽3相同，對 號傳送方向以及與訊號傳送方向直交的方向上，分 ，且在其侧面形成具有複數個山型的形狀。 配線長路佈局面積未增大，而配線寬度及 此去•性= 貫施例及第二實施例的倍程度，因 例的1/1。，1GHZ氐線：頻：設定為第-實施例及第二實施 而且，上述第=路；為U-。 件，訊號傳送方向AQn疮至第四貫施例申所示之線路元 向，或[X，方向）° /線路又不同方向（即相對於紙面水平方 配線長度增大，因此β之佈局面積未增大而配線寬度或 又，為得到對應於相同之效果。 的結果，線路元件益法2頻率之去耦性能線路元件變長 述第-〜第四實施；；半導體晶片的狀態下，在上 板及封裝之導線上。但^線路兀件亦可實裝於印刷電路 ' 70件雖然配置於開關元件附 200401420 五、發明說明（15) "*— ----- 近’不會降低其去麵性能。 然而，線路元件為實現去耦性能所要求的頻率 帶化，以及半導體裝置之高密度化，對應其尺寸， 才 半導體裝置之晶片或印刷電路板等複數個處所上較 : 第五實施例 ° 第五實施例之半導體裝置在上述第一實施例〜第四實 施例所示之線路元件實裝於半導體裝置之導線上。 首先’針對半導體裝置之封裝的一般構造做說明。 第21圖表示半導體裝置之封裝之一構造例的平面圖。 如第21圖所示’半導體裝置形成電路之半導體晶片32 以固定劑固定於Die Part部31上。半導體晶片32的表面形 成未圖示之内部part ’該内部part與Die part部31之周邊 上配設有複數個導線3 3，分別用連接線連接。d i e par t部 3 1、半導體晶片3 2、連接線以及導線3 3的一部份分別藉由 樹脂成形層3 4密封。 在本實施例中，第21圖所示的複數個導線3 3中，電源 配線用之導線（以下稱電源導線）33-1實裝有記載於上述第 一實施例〜第四實施例的線路元件。 第22圖為本發明之半導體裝置第五實施例之構造主要 部分的放大圖。 第22圖為半導體裝置之電源導線7及其他導線8之個別 的放大圖，表示出線路元件6實裝在導線7上的樣態。 線路元件6包括在第一實施例〜第四實施例所示之多 晶矽3、絕緣膜（例如LaA103)4以及配線5。
200401420 丨丨丨丨丨 _ 五、發明說明（16) 第23圖為第22圖所 如第23圖所示，本導體裝置之Y-Y，線剖面線。 如固定於半導體裝置之^，之半導體裝置之構造為，例 1 0上形成線路元件，夹 ^上的金屬製接地（接地電位）面 接地面1 0上。在環氧樹r 線路元件6環氧樹脂層9形成於 元件6與環氧樹脂層9上曰 上分別形成電源導線7 ,線路 線路6a、6b連接。本實 線7之端部分別藉由端部 薄。藉此，由於線路元 ’’’路元件6較環氧樹脂層9 的電容變大。而且氧樹脂層9薄’線路元件6 接著，針對第五督 > 二之樣態為省略導線8。 第24圖表示第五奋Γ二之=導體製造方法做說明。 塊圖。 ，之半導體裝置之製造方法的方 如第24圖所示，在第叙 、 地面1 0上，形成厚度丨 & ?1 ，首先在金屬製的接 51) 。 率4的環氧樹脂層9(步驟 接著，在環氧樹脂層9上分 上層部的長度)之金屬製導圖J見』：==(僅 52) 。 、不國不）及電源導線7(步驟 然後，在用環氧樹脂層9夹 層9薄的線路元件6用筮 ^ 上比壤氧树脂 形成(步驟L;;::二四㈣ 連接。而且，線路-=Λ 藉焊錫等與電源導線7 逆丧印且深路兀件之多晶矽（接妯雷仿始.土阳、 接於接地面10上。 八接地電位線.未圖示)連 在該構造中，例如，線路元件6的去輕最低頻率設定 第19頁 2138-5694-PF(Nl);Chentf .ptd 200401420 五、發明說明（17) 為 1GHz，如第— 約，如第_ ί =形成線路元件6的狀況下，其長度 約15,。又，二去W形成線路元件6的狀況下，其長度 例形成線路元二定為1〇驗，如第一實施 例的狀況下，其長度約—a 溪綠Ϊ : ί裝置之電源導線7的長度為20_，可實裝於該 _ ，’'路元件6的長度假定為1 5mm，用第一實施例所 不之線路元件6可望達mGHz以上的^效果。 私姑?且’在上述說明中，接地面10固定於半導艏裝置之 嬙^ _ ，以此為前提，在封裝上不具有接地面的狀況中， 可。兀·件之多晶矽連接於印刷電路上之接地電位配線亦 第六實施例 者^第六實施例之半導體裝置為在上述第一實施例〜第四 二施例所不的線路兀件實裝於半導體裝置的導線上而構 成。 第25圖為本發明之半導體裝置第六實施例之構造主要 部分的放大圖。 第25圖為半導體裝置之電源導線7及其他導線8之個別 的放大圖，表示出線路元.件6實裝在導線7上的樣態。 第26圖為第25圖所示之半導體震置之？_7，線别面線。 如第26圖所示，本實施例之半導體裝置之構造為，例 如在固定於半導體裝置之封裝上的陶瓷基板（絕緣基板）i 2 上形成金屬製的接地（接地電位）面1〇 ’在該接地面1〇上經
200401420 五、發明說明（18) 由高導電率絕緣膜1 3形成配線1 4 ’藉此形成線路元件4 1之 構造。 在線路元件41上形成陶瓷層（絕緣層）11，通過設於該 陶瓷層11上的開口，形成於該陶瓷層11上的電源導線7與 線路元件41連接。 具體而言，金屬製的接地面10上形成由厚1 nun，比導 電率8的鋁所構成的陶瓷層11，該陶瓷層1丨上分別形成寬 lmm、長2〇mm的金屬製導線8(未圖示）及二根電源導線7。 第一實施例〜第四實施例中線路元件之寬度為5〇 V m，而在本實施例_，線路元件的寬度與電源導線7的寬度 »併約為1 m m。i§j導電率絕緣膜1 3用例如厚度1 〇人、比導 電率24的LaA103膜形成。 又 而且，雖然在本實施例中線路元件41未形成凹凸狀， 由於與第一實施例及第二實施例相比，由於線路寬度變成 變:二對於表示於第5圖的一般的配線，單位長度電容 變成約6萬倍，設定的基準相當清楚。 在本實施例中’例如線路元件之丰紐 腿’線路元件的長度變成15隨以上=低=設定為 Η其兩端分別連接於電源導線7，元線=件41之配線 配線係共用接地面10。 '線路兀倾之接地電位 圖 接著’說明第六實施例之半導體裝 第27圖為第六實施例之半導體裝置 置的製造方法。 的製造方法的方塊 如第2 7圖所示，在第六實施例中 首先在陶瓷基板12
200401420 五、發明說明（19) 該接 上由銘等構成的金屬層所形成的接地面1〇(步驟Η) 地面10上有由LaAl〇3膜所形成厚丨的絕緣膜i3(步 62) <= 接著，在絕緣膜1 3上形成由鎢等組成之寬度為丨 配線14(步驟63)。此稱為陶究a。 、接著，與陶瓷A為不同之個體，準備開口（通孔）所形 成之陶瓷層11，形成連接該陶瓷層丨丨之上部、開口内壁以 及開口下部，由鎢所組成之寬度丨mm之電源導線7(步驟 64) 。此稱為陶竟B。
最後，上述陶瓷A與陶瓷b貼合並燒結成一體（步驟 65) 。此時，設於陶瓷層丨丨開口下部的電源導線7分別連 至形成於絕緣膜1 3上的配線1 4之兩端。 一又，在上述第一實施例〜第六實施例中，雖然作為線 路元件之設計基準的特性阻抗2(：設定至〇. 3 Ω以下，實際 之線路元件的特性阻抗。視半導體裝置之導線及印刷電丁路 板的構造及材質而變化，因此對應於該等條件而設定至 適當的值。 又，上述第一實施例〜第六實施例所示之線路元件之 絕緣膜的導電率、絕緣膜厚度 '線路寬度、線路長度、凹
凸之密度、凹凸之長寬比、凹凸之形狀等亦對應於設 準而做適當之變更。 又，在上述第—實施例〜第六實施例中，雖然記载以 矽製程而為線路元件之製造方法，其他如鎵、砷等的 亦可適用。
200401420 五、發明說明（20) 又，在線路元件之絕緣膜上，亦可使用比導電率與石夕 氧化膜相同約4的環氧樹脂、比導電率約8之g j 〇、氮化 矽、了&02、1402、人1203、14旦0、比導電率約24之1^103、比 導電率約300 之BST(titanium oxide barium strontium)、以及比導電率約1000 之PZT(lead zirconate t i tanate)等 °
2138-5694-PF(Nl);Chentf.ptd 第23頁 200401420 圖式簡單說明 第1圖為表示本發明之半導體裝置之最佳型態之構造 的電路圖。 第2圖表示第1圖之線路元件之等價電路的電路圖。 第3圖表示第1圖之線路元件之等價電路以並聯之導納 (admittance)Yc做置換的電路圖。 第4圖表示線路元件之特性阻抗與散亂行列[s ]之元素 S21之值的關係。 第5圖表示形成於半導體裝置之配線的典型構造之剖 面圖。 第6圖本發明之半導體裝置的第一實施例之構造的側 剖面圖。 第7圖表示第一實施例之半導體裝置之製造方法的流 程圖。 第8圖為本發明之半導體裝置之第二實施例構造的側 剖面圖。 第9圖表示第二實施例之半導體裝置的第一擊造方法 的流程圖。 & 第1 0圖表示第二實施例之半導體裝置的第二制造方法 的流程圖。 ~ # 第11圖表示本發明之半導體裝置之第三實施例之構 造’多矽晶及絕緣膜之立體圖。 第1 2圖表示本發明之半導體裝置之第三實施例的構 造，配線的立體圖。 第13圖為第11圖之半導體裝置之χ-χ線的剖視圖。
2138-5694-PF(Nl);Chentf.ptd 第24頁 200401420 圓式簡單說明 第14 第15 程圖。 第16 多矽晶及 第17 造 配線 第18 第19 第20 程圖 第21 第22 要部分放 第23 第24 程圖。 第25 要部分放 第26 第27 程圖。 圖為第11圖之半導體裝置之Y-Y線的剖視圖。 圖表示第三實施例之半導體裝置之製造方法的流 圖為本發明之半導體裝置的第四實施例之構造， 絕緣膜之立體圖。 圖表示本發明之半導體裝置之第四實施例的構 的立體圖。 圖為第16圖之半導體裝置之X-X線的剖視圖。 圖為第16圖之半導體裝置之Y-Y線的剖視圖。 圖表示第四實施例之半導體裝置之製造方法的流 圖表示半導體裝置封裝之一構造例的平面圖。 圖表示本發明半導體裝置之第五實施例的構造主 大圖。 圖為第22圖之半導體裝置之Y-Y線的剖視圖。 圖表示第五實施例之半導體裝置之製造方法的流 圖表示本發明半導體裝置之第六實施例的構造主 大圖。 圖為第25圖之半導體裝置之Y-Y線的剖視圖。 圖表示第六實施例之半導體裝置之製造方法的流 符號說明
2138-5694-PF(Nl);Chentf.ptd 第25頁 200401420 1〜碎基板； 2 ’ -矽氧化膜； 3〜多晶矽； 4 - -絕緣膜； 5〜配線； 6， -線路元件； 6 a、6 b〜端部線路； 7〜導線； 8〜導線； 9 一 v環氧樹脂層 1 0〜接地面； 11 〜陶瓷層； 1 2〜陶瓷基板； 13 〜絕緣膜； 1 4〜配線； 17 〜線路元件； 1 8〜直流電源； 19 〜反相器； 2 0〜印刷電路板； 21 〜絕緣膜； 2 2〜配線； 31 〜Die part部 32〜半導體晶片； 33 〜導線； 3 3 - 1〜電源配線用之導線； 34 〜成形層； Z 0〜電源配線之特性阻抗； Zc〜線路元件之特性阻抗。 41 〜線路元件；
2138-5694-PF(Nl);Chentf.ptd 第26頁

Claims (1)

  1. 200401420 ---------- 六、申請專利範圍 】·—種半導體裝置，包括： 複數個線路，央持絕緣臈於成 與電源電流流通之電源配線之間而形電位的接地配線 線路元件，ί吏流通於上述線路上 繼，具有與上述線路之特性阻抗相比電源電流中 將絕緣膜夾持於上十、 b相备小的特性阻抗’ 9 1 ^ 述接地配線與電源配線之間而V # 2.如申請專利範圍第1項之半 而形成。 阻抗與上述線路 、置，其中該特性 大。 料之特性阻抗相比變成相當小，而使電容變 係比3斟：：ί專利範圍第1項之半導體裝置’其中線路县 長。、' 搞對象之頻率範圍中最低頻率之波長之1/4 該線4路之半導體裝置，其中入射於 千之電磁波與熱消耗相當之導電損担 地配5線Γ，專利範圍第1項之半導體裝置里中上述接 6 ΪΪΪΓ原，之距離保持-定並形成凹^ Ά 明專利範圍第5項之半導體裝置，复 接地配線、上述蝠谈 其中在上述 或凸部其中2、、.邑緣膜以及上述電源配線上至少具有凹部 線路專利範圍第5項之半導體裝置，其中… ，件在與上述訊號傳送方向正交的方向上其形中成上凹， 8，如申請專利範圍第5項之半導體裝置^ 訊號傳送方向上形成凹凸狀。之牛導體裝置#中在上述
    I 2138-5694-PF(Nl)；Chentf.ptd 第27頁
    2138-5694-PF(Nl);Chentf.ptd 第28頁 200401420 六、申請專利範圍 傳送9方：I :ί ί利範圍第5項之半導體裝置，其中 r ° ,及與訊號傳送方向玉交的方向上分另 述之凹凸狀。 乃71 10如中請專利範圍第之半導體裝置 ^凸：的上述接地配線、上述絕緣膜以及上述 的表面更形成有複數個山型的形狀。 31臂 11.如申請專利範圍第5 半導體裝 路元件係形成於半導體晶片上。 其1 一 1 2.如申請專利範圍第1項之半導體裝置， 路π件係實裝於供給上述電源電流之電源導線上。 13. 如申請專利範圍第12項之半導體裝置，i 線路兀件係較實裝於上述電源導線之上述線路薄。 14. 一種半導體電路，具有如申請專利範圍第 第12項所述之半導體裝置，以及搭載上述線路相 半導體裝置之印刷電路板。 15’如申5青專利範圍第14項所述之半導體電路 具有特性阻抗，該特性阻抗在施加於上述電 電源電壓的變動為5 %以下。 ’、^ 16.如申請專利範圍第14項所述之半導趙 實裝於上述半導體裝置之半導體晶片上的線略一 上述半導體晶片上所產生的高頻訊號中，在 = 電容特性； 南 實裝於上述半導體裝置之電源導線上的 比實裝於上述半導體晶片上的線路元件低的賴 ----- 在訊號 ij形成上 3形成上 i源配線 7上述線 ^上述線 中上述 11項或 卜及上述 ，其更 I的直流 -，其中 件具備在 的頻率的 元件具備 區域中的 200401420 六 申請專利範圍 電容特性； 實裝於印刷電路板上的線路元件具備比實裝於上述半 導體裝置之電源導線上的線路元件低的頻率區域 特性。 J电谷 17. —種半導體裝置的製造方法，用於由成為接地電 位的接地配線與流通電源電流的電源配線間夾持絕緣膜而 形成之複數個線路的半導體裝置，該製造方法之特徵為： 使流過上述線路間的上述電源電流做中繼，豆有比上 述線路之特性阻抗小得多的特性阻抗，並具有供；^成接地 配線與電源配線間失持絕緣膜而配置之線路元件的元件形 成步驟。 1 8如中請專利範㈣i 7項所述之半導體裝置的製造 方法，，其中上述元件形成步驟為： 形成上述接地配線； 對上述接地配線製作 1乍圖案並形成凹凸狀； 在上达接地配線上w山 ^ p、+，姐这时形成上述絕緣膜； 在上述絕緣膜上形成 1 q如由）主南立，# 又上迷電源配線。 1 9 .如申请專利範圍 八 方法，其中上述元件米士 7項所述之半導體裝置的製造 相# 1·、+ 4立&步'驟為： 开> 成上述接地配線； ^ 對上述接地配線製作 〇 訊號傳送方向正交的方向粟並在訊旒傳送方向上以及與 在上述接地配線上形上分別形成凹凸狀； 在上述絕緣膜上形^成上述絕緣膜； V紙上述電源配線。
    述之半導體裝置的製造 200401420 六、申請專利範圍 20.如申請專利範圍第17項所 方法，其中上述元件形成步驟為： 形成上述接地配線； 對上述接地配線製作圖索並形成03凸狀’ 在上述凹凸狀之表面上更形成凹部’ 在上述接地配線上形成上述絕緣膜’ 在上述絕緣膜上形成上述電源配線。 21.如申請專利範圍第17項所述之半導體裝置的I泣 方法’其中上述元件形成步驟為： 形成上述接地配線； 對上述接地配線製作圖案並形成凹凸狀， 在上述凹凸狀之表面上更形成凸部’ 在上述接地配線上形成上述絕緣膜； 在上述絕緣膜上形成上述電源配線。 2 2.如申凊專利範圍第1 7項所述之半導體裝置的^ ^ 方法Y其中上述凡件形成步驟為： 形成上述接地配線· 對上述接地配線製作圖案並形成凹凸狀，更在其表面 上形成複數個山型的形狀； 在上述凹凸狀之表面上更形成凸部； 在上述接地配線上形成上述絕緣膜； 在上述絕緣膜上形成上述電源配線。 .2 3.如申叫專利範圍第1 7、1 8、1 9、2 0、2 1或2 2項所 '〔之、體裝置的製造方法，其中上述接地配線形成於供
    2138-5694-PF(Nl);Chentf.Ptd 第30頁 200401420 六、申請專利範圍 給上述電源電流之該等電源導線之中繼位置上。 24·如申請專利範圍第17、〗8、19、2〇、以或。項所 述之半導體裝置的製造方法，其中該元件形成步驟為·· 在供給上述電源電流之電流導線上形成絕緣基板； 將士述接地配線形成於上述之陶瓷基板上； D 在X於/、上述絕緣基板為不同物體之絕緣層上形成開 在上述絕緣層之上部以及從該上部經過上述開口 到上述開口下部形成電源配線； 土 使上述絕緣基板與上述絕緣層貼合，而分別連 開口下部之電源配線與形成於上述絕緣膜上之電源配線述
TW092115513A 2002-06-12 2003-06-09 Semiconductor device and semiconductor circuit TW200401420A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002170840A JP3637903B2 (ja) 2002-06-12 2002-06-12 半導体回路の製造方法

Publications (1)

Publication Number Publication Date
TW200401420A true TW200401420A (en) 2004-01-16

Family

ID=29727782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115513A TW200401420A (en) 2002-06-12 2003-06-09 Semiconductor device and semiconductor circuit

Country Status (6)

Country Link
US (1) US7288844B2 (zh)
JP (1) JP3637903B2 (zh)
KR (1) KR20050012792A (zh)
CN (1) CN1659716B (zh)
TW (1) TW200401420A (zh)
WO (1) WO2003107445A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356791B2 (en) * 2005-05-27 2008-04-08 Sonnet Software, Inc. Method and apparatus for rapid electromagnetic analysis
CN107995776A (zh) * 2017-12-14 2018-05-04 武汉电信器件有限公司 一种用于屏蔽串扰的电路板及串扰消除方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604342Y2 (ja) 1977-06-01 1985-02-07 日本電気株式会社 プリント基板用積層ブスバ−
JPS5662354A (en) 1979-10-25 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Hybrid type semiconductor integrated circuit device
US4639690A (en) * 1985-07-05 1987-01-27 Litton Systems, Inc. Tunable, dielectric-resonator-stabilized oscillator and method of tuning same
US4945399A (en) 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
JPH05160334A (ja) * 1991-12-09 1993-06-25 Shinko Electric Ind Co Ltd 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH06216309A (ja) 1993-01-14 1994-08-05 Oki Electric Ind Co Ltd 半導体装置
JPH08316404A (ja) 1995-05-15 1996-11-29 Shinko Electric Ind Co Ltd 多層リードフレームおよびこれを用いた半導体装置
JPH08330738A (ja) 1995-05-30 1996-12-13 Sumitomo Metal Ind Ltd 多層配線基板中のコンデンサの製造方法
JP3238064B2 (ja) * 1996-02-05 2001-12-10 ティーディーケイ株式会社 低誘電性高分子材料の使用方法ならびにそれを用いたフィルム、基板および電子部品の使用方法
US5959320A (en) 1997-03-18 1999-09-28 Lsi Logic Corporation Semiconductor die having on-die de-coupling capacitance
JPH11177276A (ja) * 1997-12-08 1999-07-02 Sumitomo Bakelite Co Ltd 電磁波遮蔽透明体
JP3630367B2 (ja) 1999-11-12 2005-03-16 松下電器産業株式会社 回路基板および回路基板の製造方法
JP2001168223A (ja) 1999-12-07 2001-06-22 Fujitsu Ltd 半導体装置
JP2001267751A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
JP2001338836A (ja) * 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
JP3308260B2 (ja) * 2000-03-27 2002-07-29 株式会社環境電磁技術研究所 Ｅｍｉフィルタ素子付き集積回路
JP2002009244A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 半導体集積回路および半導体集積回路の設計方法
JP3615126B2 (ja) * 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
TW499793B (en) * 2000-08-30 2002-08-21 Nec Tokin Corp Distributed constant type noise filter
JP3856671B2 (ja) * 2000-08-30 2006-12-13 Ｎｅｃトーキン株式会社 分布定数型ノイズフィルタ
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置

Also Published As

Publication number Publication date
US7288844B2 (en) 2007-10-30
KR20050012792A (ko) 2005-02-02
US20050236651A1 (en) 2005-10-27
CN1659716A (zh) 2005-08-24
JP2004015033A (ja) 2004-01-15
CN1659716B (zh) 2010-09-01
JP3637903B2 (ja) 2005-04-13
WO2003107445A1 (ja) 2003-12-24

Similar Documents

Publication Publication Date Title
TW479311B (en) Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication
US6373740B1 (en) Transmission lines for CMOS integrated circuits
US6549396B2 (en) Multiple terminal capacitor structure
JP2002094054A5 (zh)
US7869242B2 (en) Transmission lines for CMOS integrated circuits
TW200901834A (en) Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBs)
TW200300282A (en) Semiconductor package and method of production thereof
TW516166B (en) Semiconductor integrated circuit device and the manufacturing method thereof
CN103346067B (zh) 半导体器件的形成方法、mim电容的形成方法
TW200810236A (en) Antenna device
JP2014120770A (ja) 集積型受動素子を含む集積回路およびその製造方法
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US10453774B1 (en) Thermally enhanced substrate
TW200401420A (en) Semiconductor device and semiconductor circuit
JPWO2021181192A5 (zh)
US4004256A (en) High frequency amplifier stage with input reference translation and output matching
TWI220565B (en) Structure of IC bond pad and its formation method
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
TW200306662A (en) Low-impedance decoupling device
TWI237385B (en) Inductor and capacitor implemented with build-up via
CN218849479U (zh) 电子器件及电子设备
TW543236B (en) High frequency semiconductor device
TW436866B (en) Mixed mode device
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
CN106952895B (zh) 一种mim电容器结构的制造方法