JPH08330738A - 多層配線基板中のコンデンサの製造方法 - Google Patents

多層配線基板中のコンデンサの製造方法

Info

Publication number
JPH08330738A
JPH08330738A JP7131897A JP13189795A JPH08330738A JP H08330738 A JPH08330738 A JP H08330738A JP 7131897 A JP7131897 A JP 7131897A JP 13189795 A JP13189795 A JP 13189795A JP H08330738 A JPH08330738 A JP H08330738A
Authority
JP
Japan
Prior art keywords
capacitor
wiring board
layer
multilayer wiring
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7131897A
Other languages
English (en)
Inventor
Hidenori Kataura
英則 片浦
Masaya Hashimoto
昌也 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP7131897A priority Critical patent/JPH08330738A/ja
Publication of JPH08330738A publication Critical patent/JPH08330738A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【構成】 誘電体層11がアルミナで形成され、電極層
12がW金属で形成され、誘電体層11に誘電率増加剤
としてMo金属が添加された多層配線基板中のコンデン
サ20の製造方法において、誘電体層用ペーストの形成
に含有塩素量5ppm以下の有機バインダを用い、誘電
率増加剤としてのMo金属の含有量を5〜30重量%に
設定する多層配線基板30中のコンデンサ20の製造方
法。 【効果】 誘電体層11、電極層12、絶縁体層13等
のそれぞれ厚みが多少変化しても、従来に比べて誘電率
の変動量が少なく、しかもショートが発生することのな
い多層配線基板30中のコンデンサ20を製造すること
ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板中のコンデ
ンサの製造方法に関し、より詳細には内部に金属粉末を
含有し、高い誘電率を有しながらしかも該誘電率の変動
の小さい多層配線基板中のコンデンサの製造方法に関す
る。
【0002】
【従来の技術】近年、電子機器の高速化や通信機器の高
周波化に伴い、電子部品に使用される信号も年々、高周
波化が進行している。従って、通信機器や大型コンピュ
ータなどに使用される回路基板やLSIパッケージなど
においても、この高周波化に対応した製品が求められて
いる。
【0003】このような高周波化に対応した製品とし
て、例えば動作周波数が高周波化された論理回路として
のLSIにおいて発生するスイッチングノイズなどを効
果的に除去するために、デカップリングコンデンサが装
備されたLSIパッケージや多層配線基板(以下、LS
Iパッケージと多層配線基板の両者を含めて多層配線基
板と記す)などが提案されている。
【0004】従来から多層配線基板にデカップリングコ
ンデンサを装備する方法として、多層配線基板の外部に
コンデンサを取り付ける方法と多層配線基板の内部にコ
ンデンサを形成する方法とがあった。
【0005】多層配線基板の外部にコンデンサを取り付
ける場合、コンデンサを取り付けるための配線を多層配
線基板の内部に引き回し、その配線を外部に引き出して
コンデンサを取り付ける方法をとっていた。
【0006】このように外部にコンデンサを取り付ける
方法では、コンデンサの材質などは制限されず、今まで
に用いられている種々の特性を有するセラミックスコン
デンサなどの中から要求特性を満足するものを選んで取
り付ければよいという利点を有する。しかしながらこの
方法においては、外部コンデンサを取り付けるために余
分の配線を引き回して形成しなければならず、そのため
の工程が必要となり、また外部コンデンサを取り付ける
ための余分の空間も必要となるという問題点があった。
【0007】一方、その内部にコンデンサを有する多層
配線基板を製造する場合には、焼成前のグリーンシート
積層体の内部にコンデンサの原料となるセラミックス等
の粉末を用いて形成され、その両面に電極が印刷された
グリーンシートを挟み、この積層体を焼成することによ
り多層配線基板中にコンデンサを形成していた。この方
法では、多層配線基板を製造する際に同時にコンデンサ
も形成できるため、製造工程を簡略化することができ、
また外部に余分の空間を確保する必要がないので、小型
化することができるという大きな利点を有する。
【0008】一方、金属をセラミックス中に分散させる
ことにより単位体積当たりの誘電率を向上させることが
できることは古くから知られており、この方法を適用し
て金属粉末を誘電体層中に分散させた内部コンデンサが
提案されている。
【0009】このような内部コンデンサが形成された多
層配線基板の例として、特開平3−87091号公報に
は、アルミナ配線基板の内部に、基材とするアルミナ
と、5〜50重量%のMo及びWの内の1種以上とから
主として構成される誘電体層が形成されたアルミナ多層
配線基板が開示されている。
【0010】上記したアルミナ多層配線基板の製造方法
を説明する。まず、アルミナ粉末、高誘電率付与剤とし
ての5〜50重量%程度のMoなどの金属粉末及び焼結
助剤をボールミルなどに入れて混練した後に乾燥させ、
前記乾燥により固結した粉末を解砕する。次に、この混
合粉末にバインダ及び溶剤などを添加してスラリーを形
成し、このスラリーを用いて、ドクターブレード法など
の方法によりテープ化した後に再び乾燥させる。次に、
前記方法により得られたテープを適当な長さに切断して
誘電体層としての厚みが40〜50μm程度となるよう
に誘電体層用グリーンシートを作製し、該誘電体層用グ
リーンシートの上下面に各々W又はMoなどの高融点金
属を主成分とする導電ペーストを塗布又は印刷して電極
層を形成する。さらに該電極層を介して前記誘電体層用
グリーンシートの上下に、絶縁体層としての厚みが50
0〜600μm程度となるようなスルーホールなどが形
成された絶縁体層用グリーンシートを積層し、該スルー
ホールに前記導電ペーストを流し込み、乾燥させた後に
焼成し、アルミナ多層配線基板の製造を完了する。な
お、前記絶縁体層用グリーンシートの所定表面には表面
電極となる層を形成しておく。
【0011】
【発明が解決しようとする課題】前述したように、上記
アルミナ多層配線基板の製造方法においては、多層配線
基板の製造時に内部のコンデンサも同時に形成するた
め、後でコンデンサを取り付ける余分の工程を設ける必
要がなく、またコンデンサ取り付けのための余分の空間
を必要としないという優れた利点を有する。
【0012】しかしながら、前記従来の方法により製造
された多層配線基板中のコンデンサにおいては、焼成の
途中で電極層を構成するWが誘電体層中に拡散し、その
拡散量が例えば誘電体層の厚み、電極層の厚み、絶縁体
層の厚み等に依存するため、これらの条件が変動すると
誘電率が変動するという課題があった。
【0013】本発明はこのような課題に鑑みなされたも
のであり、誘電体層、電極層、絶縁体層等のそれぞれの
厚みが多少変化しても、従来に比べて誘電率の変動量が
少ない多層配線基板中のコンデンサの製造方法を提供す
ることを目的としている。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層配線基板中のコンデンサの製造方法
は、誘電体層がアルミナで形成され、電極層がW金属で
形成され、前記誘電体層に誘電率増加剤としてMo金属
が添加された多層配線基板中のコンデンサの製造方法で
あって、誘電体層用ペーストの形成に含有塩素量5pp
m以下の有機バインダを用い、前記誘電率増加剤として
のMo金属の含有量を5〜30重量%に設定することを
特徴としている。
【0015】
【作用】本発明者らは、上記した電極層を構成するWの
拡散の過程を調査した結果、Wの拡散がある特定の物質
の存在によって促進されるものであり、さらにその促進
物質はハロゲン類である可能性が高いという知見を得
た。
【0016】また、多層配線基板を構成しているすべて
の材料について含有ハロゲン量を測定したところ、有機
バインダ中に最も多いことがわかり、ある種の有機バイ
ンダ中には塩素として570ppm存在していた。
【0017】そこで有機バインダを含有塩素量が570
ppmであるものから5ppm以下のものへ変更し、同
じく電極層を構成するWの拡散の過程を調査した結果、
前記Wの拡散は低減し、多層配線基板中のコンデンサの
誘電率の変動量が小さくなった。
【0018】以上説明したように、本発明者らは多層配
線基板中の含有塩素量を低下させることによりWの拡散
が抑制され、誘電率の変動が抑制されることを見い出
し、本発明を完成するに至った。
【0019】すなわち本発明に係る多層配線基板中のコ
ンデンサの製造方法によれば、誘電体層がアルミナで形
成され、電極層がW金属で形成され、前記誘電体層に誘
電率増加剤としてMo金属が添加された多層配線基板中
のコンデンサの製造方法において誘電体層用ペーストの
形成に含有塩素量5ppm以下の有機バインダを用い、
誘電率増加剤としてのMo金属の含有量を5〜30重量
%に設定するので、含有塩素量の低減によりWの拡散が
抑制され、誘電率の変動が抑制される。よって誘電体
層、電極層、絶縁体層等のそれぞれの厚みが多少変化し
ても、従来に比べて誘電率の変動量が少ない多層配線基
板中のコンデンサを製造することが可能となる。
【0020】
【実施例及び比較例】以下、本発明の実施例に係る多層
配線基板中のコンデンサの製造方法を図面に基づいて説
明する。
【0021】図1は本実施例に係る方法により製造され
た多層配線基板及びその中のコンデンサを模式的に示し
た断面図であり、図中11は誘電体層を示している。
【0022】この誘電体層11は、Moなどの金属粉末
が分散した高誘電体層となっており、誘電体層11の両
面(上下面)には電極層12が形成され、この誘電体層
11と電極層12とでコンデンサ層14が構成されてい
る。またコンデンサ層14のさらに両面(上下面)には
アルミナセラミックスからなる絶縁体層13が形成され
ている。そして誘電体層11の両面に形成された電極層
12はスルーホール15を通じて表面電極16と接続さ
れている。これら電極層12、コンデンサ層14、スル
ーホール15及び表面電極16を含んでコンデンサ20
は構成されており、コンデンサ20及び絶縁体層13を
含んで多層配線基板30は構成されている。従って、こ
の多層配線基板30にLSIなどの電子部品が実装され
た場合には、内部のコンデンサ20がデカップリングコ
ンデンサとして機能し、ノイズなどを効果的に除去する
ことができる。
【0023】上記多層配線基板30の作製は以下のよう
に行った。アルミナ粉末(平均粒径2μm、純度99%
以上)100重量部に、焼結助剤として酸化カルシウム
(平均粒径2μm、純度99%以上)を2重量部、二酸
化ケイ素(平均粒径2μm、純度99%以上)を2重量
部、酸化マグネシウム(平均粒径2μm、純度99%以
上)を2重量部添加し、混合する。この混合後の粉末
に、高誘電率付与剤としてMoO3 を8〜45重量部
(添加Mo量としては5〜30重量%)添加する。
【0024】また、このMoの添加と同時に塩素含有量
が5ppm以下である有機バインダを加え、有機溶剤中
で粉砕混合後スラリーを調整し、該スラリーを用いてド
クターブレード法により誘電体層用グリーンシートを作
製する。
【0025】次に、上記した誘電体層用グリーンシート
と同様に、前記アルミナ粉末に前記焼結助剤を添加し、
前記有機バインダを加え、前記有機溶剤中で混合後スラ
リーを作製し、絶縁体層用グリーンシートを作製する。
【0026】前記誘電体層用グリーンシートの両面に電
極層用の導電ペーストを印刷した後、該電極層用の導電
ペーストを介して前記誘電体層用グリーンシートの上下
に、スルーホール15などを形成した前記絶縁体層用グ
リーンシートを積層し、スルーホール15に前記導電ペ
ーストを流し込み、乾燥させる。その後この積層体を水
素−窒素雰囲気のもと1600℃程度の温度で3時間還
元焼成することによりコンデンサ20を有する多層配線
基板30の製造を完成する。なお、前記絶縁体層用グリ
ーンシートの所定表面には表面電極16となる層を形成
しておく。
【0027】一方、比較例1として高誘電率付与剤とし
てのMoO3 を8〜45重量部(添加Mo量としては5
〜30重量%)添加し、その他の工程は上記実施例と同
様にして多層配線基板中のコンデンサを製造した。
【0028】また、比較例2として含有塩素量が約57
0ppmである有機バインダを用い、その他の工程は上
記実施例と同様にして多層配線基板中のコンデンサを製
造した。
【0029】図2は誘電体層用ペーストに添加したMo
量と多層配線基板30中のコンデンサ20のショート率
との関係を示したグラフである。該グラフは実施例及び
比較例1において誘電体層11の厚みが55μm、電極
層12の厚みが20μm、絶縁体層13の厚みが300
μmである多層配線基板30について調べた結果をもと
に作成した。
【0030】図2から明らかなように、添加したMo量
が30重量部を超えると、ショート率が急激に高くな
り、5〜30重量部添加した場合では略0%であったシ
ョート率が40重量部以上添加した場合では略100%
となった。
【0031】すなわち、本実施例においては誘電率増加
剤としてのMo金属の含有量を5〜30重量%に設定し
たため多層配線基板中のコンデンサにおいてショートが
発生することはなかった。他方、比較例1においては前
記Mo金属の含有量を30重量%より多く設定したた
め、多層配線基板中のコンデンサにおいては略100%
の確率でショートが発生した。
【0032】以下、実施例及び比較例2において誘電体
層用ペーストに添加したMo量を5〜30重量%、誘電
体層11の厚さを約30〜55μm、電極層12の厚さ
を約5〜45μm、絶縁体層13の厚さを約200〜1
200μmの範囲内で変化させ、単位厚さ当たりの比誘
電率を求めた結果を図3〜図5に基づいて説明する。図
中Aは実施例を、Bは比較例2をそれぞれ示す。
【0033】図3は電極層12の厚みと多層配線基板3
0中のコンデンサ20の比誘電率との関係を示したグラ
フである。該グラフはMo金属の含有量が20重量%で
ある誘電体層11を用い、誘電体層11の厚みが55μ
m、絶縁体層13の厚みが300μmである多層配線基
板30について調べた結果をもとに作成した。
【0034】図3から明らかなように実施例に係る多層
配線基板30中のコンデンサ20においては電極層12
の厚みが5μm増加する毎にその比誘電率は約0.07
程度増加する。これに対し、比較例2に係る多層配線基
板30中のコンデンサ20においては電極層12の厚み
が5μm増加する毎にその比誘電率は約0.20程度増
加する。このように実施例に係る方法により製造された
多層配線基板中のコンデンサは比較例2に係る方法によ
り製造された多層配線基板中のコンデンサと比べてその
電極層12の厚みの変化に対する比誘電率の変化が3
6.8%程度の変化量であった。すなわち本実施例によ
れば電極層12の厚さの変化に対する比誘電率の変動量
がすくない多層配線基板30中のコンデンサ20を製造
することができる。
【0035】図4は誘電体層11の厚みと多層配線基板
30中のコンデンサ20の比誘電率との関係を示したグ
ラフである。該グラフはMo金属の含有量が20重量%
である誘電体層11を用い、電極層12の厚みが20μ
m、絶縁体層13の厚みが300μmである多層配線基
板30について調べた結果をもとに作成した。
【0036】図4から明らかなように実施例に係る多層
配線基板30中のコンデンサ20においては誘電体層1
1の厚みが5μm増加する毎にその比誘電率は約0.1
7程度減少する。これに対し、比較例2に係る多層配線
基板中のコンデンサにおいては電極層の厚みが5μm増
加する毎にその比誘電率は約0.93程度減少する。こ
のように実施例に係る方法により製造された多層配線基
板30中のコンデンサ20は比較例2に係る方法により
製造された多層配線基板中のコンデンサと比べてその誘
電体層11の厚さの変化に対する比誘電率の変化が1
7.46%程度の変化量であった。すなわち本実施例に
よれば誘電体層11の厚さの変化に対して比誘電率の変
動量がすくない多層配線基板中のコンデンサ20を製造
することができる。
【0037】図5は絶縁体層13の厚みと多層配線基板
30中のコンデンサ20の比誘電率との関係を示したグ
ラフである。該グラフはMo金属の含有量が20重量%
である誘電体層11を用い、電極層12の厚みが20μ
m、誘電体層11の厚みが55μmである多層配線基板
について調べた結果をもとに作成した。
【0038】図5から明らかなように実施例に係る多層
配線基板30中のコンデンサ20においては絶縁体層1
3の厚みが5μm増加する毎にその比誘電率は約0.1
程度減少する。これに対し、比較例2に係る多層配線基
板中のコンデンサにおいては絶縁体層13の厚みが5μ
m増加する毎にその比誘電率は約0.34程度減少す
る。このように実施例に係る方法により製造された多層
配線基板30中のコンデンサ20は比較例2に係る方法
により製造された多層配線基板中のコンデンサと比べて
その絶縁体層13の厚さの変化に対する比誘電率の変化
が29.46%程度の変化量であった。すなわち本実施
例によれば絶縁体層13の厚さの変化に対して比誘電率
の変動量がすくない多層配線基板中のコンデンサ20を
製造することができる。
【0039】以上説明したように、実施例に係る多層配
線基板30中のコンデンサ20の製造方法においては、
誘電体層用ペーストの形成に含有塩素量5ppm以下の
有機バインダを用い、前記誘電率増加剤としてのMo金
属の含有量を5〜30重量%に設定するので、ショート
を発生させることがなく、誘電体層11の厚み、電極層
12の厚み、絶縁体層13の厚み等の変化に対する誘電
率の変動量が少ない多層配線基板30中のコンデンサ2
0を製造することができる。
【0040】
【発明の効果】以上詳述したように本発明に係る多層配
線基板中のコンデンサの製造方法においては、誘電体層
がアルミナで形成され、電極層がW金属で形成され、前
記誘電体層に誘電率増加剤としてMo金属が添加された
多層配線基板中のコンデンサの製造方法において、誘電
体層用ペーストの形成に含有塩素量5ppm以下の有機
バインダを用い、前記誘電率増加剤としてのMo金属の
含有量を5〜30重量%に設定するので、誘電体層用ペ
ースト中の含有塩素量が低下することによりWの拡散が
抑制され、誘電率の変動が抑制される。よって誘電体
層、電極層、絶縁体層等のそれぞれ厚みが多少変化して
も、従来に比べて誘電率の変動量が少なく、しかもショ
ートが発生することのない多層配線基板中のコンデンサ
を製造することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る多層配線基板及びその中
のコンデンサを示した模式的断面図である。
【図2】誘電体層用ペーストに添加したMo量と多層配
線基板中のコンデンサのショート率との関係を示したグ
ラフである。
【図3】電極層の厚みと多層配線基板中のコンデンサの
比誘電率との関係を示したグラフである。
【図4】誘電体層の厚みと多層配線基板中のコンデンサ
の比誘電率との関係を示したグラフである。
【図5】絶縁体層の厚みと多層配線基板中のコンデンサ
の比誘電率との関係を示したグラフである。
【符号の説明】
11 誘電体層 12 電極層 20 コンデンサ 30 多層配線基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 誘電体層がアルミナで形成され、電極層
    がW金属で形成され、前記誘電体層に誘電率増加剤とし
    てMo金属が添加された多層配線基板中のコンデンサの
    製造方法において、誘電体層用ペーストの形成に含有塩
    素量5ppm以下の有機バインダを用い、前記誘電率増
    加剤としてのMo金属の含有量を5〜30重量%に設定
    することを特徴とする多層配線基板中のコンデンサの製
    造方法。
JP7131897A 1995-05-30 1995-05-30 多層配線基板中のコンデンサの製造方法 Pending JPH08330738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7131897A JPH08330738A (ja) 1995-05-30 1995-05-30 多層配線基板中のコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7131897A JPH08330738A (ja) 1995-05-30 1995-05-30 多層配線基板中のコンデンサの製造方法

Publications (1)

Publication Number Publication Date
JPH08330738A true JPH08330738A (ja) 1996-12-13

Family

ID=15068721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7131897A Pending JPH08330738A (ja) 1995-05-30 1995-05-30 多層配線基板中のコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JPH08330738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300187B2 (en) 1998-11-24 2001-10-09 Micron Technology, Inc. Capacitor and method of forming a capacitor
WO2003107445A1 (ja) * 2002-06-12 2003-12-24 日本電気株式会社 半導体装置、半導体回路及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300187B2 (en) 1998-11-24 2001-10-09 Micron Technology, Inc. Capacitor and method of forming a capacitor
US6313496B1 (en) * 1998-11-24 2001-11-06 Micron Technology, Inc. Capacitor and method of forming a capacitor
WO2003107445A1 (ja) * 2002-06-12 2003-12-24 日本電気株式会社 半導体装置、半導体回路及び半導体装置の製造方法
US7288844B2 (en) 2002-06-12 2007-10-30 Nec Corporation Semiconductor device, semiconductor circuit and method for producing semiconductor device

Similar Documents

Publication Publication Date Title
US5814366A (en) Method of manufacturing multilayered ceramic substrate
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP3033972B2 (ja) アルミナ多層配線基板及びその製造方法
US5514326A (en) Copper paste for internal conductor of multilayer ceramic electronic component
US5316698A (en) Copper paste for internal conductor of multilayer ceramic electronic component
JPH08330738A (ja) 多層配線基板中のコンデンサの製造方法
JP2681216B2 (ja) コンデンサー内蔵複合回路基板
JP2004179349A (ja) 積層型電子部品およびその製法
JPH02230798A (ja) 複合積層セラミック部品
JPH0766563A (ja) 容量内蔵型多層回路基板
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JP3231892B2 (ja) 多層基板の製造方法
JPH08167776A (ja) アルミナ質配線基板
JPH09186044A (ja) 積層電子部品用内部電極材料ペースト、積層電子部品及びその製造方法
JP3153410B2 (ja) 誘電体セラミックスの製造方法
JPS6089995A (ja) 複合積層セラミツク部品
JP2700921B2 (ja) コンデンサー内蔵複合回路基板
JP2551046B2 (ja) 多層回路基板
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JPS6092697A (ja) 複合積層セラミツク部品
JP2866508B2 (ja) コンデンサー内蔵複合回路基板
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板
JPH04280496A (ja) コンデンサ内蔵セラミック多層回路基板及びその製造方法
JPS62119908A (ja) 導電ペ−スト

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010116