TW200400582A - Voltage tolerance measuring method of semiconductor epi-wafer and semiconductor epi-wafer - Google Patents

Voltage tolerance measuring method of semiconductor epi-wafer and semiconductor epi-wafer Download PDF

Info

Publication number
TW200400582A
TW200400582A TW092108656A TW92108656A TW200400582A TW 200400582 A TW200400582 A TW 200400582A TW 092108656 A TW092108656 A TW 092108656A TW 92108656 A TW92108656 A TW 92108656A TW 200400582 A TW200400582 A TW 200400582A
Authority
TW
Taiwan
Prior art keywords
electrode
wafer
semiconductor
withstand voltage
electrodes
Prior art date
Application number
TW092108656A
Other languages
English (en)
Other versions
TWI316277B (zh
Inventor
Katsushi Akita
Masashi Yamashita
Makoto Kiyama
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200400582A publication Critical patent/TW200400582A/zh
Application granted granted Critical
Publication of TWI316277B publication Critical patent/TWI316277B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Description

200400582 玖、發明說明: 【發明所屬之技術領域】 係關於一種半導體蟲晶晶圓之耐壓測定方法及半 導體磊晶晶圓。 【先前技術】 上近年,期望使用於移動體通信的基地台與衛星通信等之 " ET (%效電晶體)的更進一步之高輸出化。於實現該 同輸出化之方法之一,有使外加至FET之動作電壓昇高之方 法,該動作電壓為2端子耐壓限制,而有測定該2端子耐壓 之必要。又’所謂2端子耐壓,係例如以「於閘極-汲極間 外加逆方向電壓時,每1 閘極寬度1 mA的電流流到2端 子間又電壓」定義之電壓值。而且,先前於作為基板的晶 圓’將適當的層層積,製作具備蕭特基電極(閘極)及歐姆電 極(源極、汲極)之實際裝置,於蕭特基電極-歐姆電極間外 加電壓。 但是’於前述之先前的半導體磊晶晶圓的耐壓測定方法 ’存在如下之課題。亦即,製作實際裝置於晶圓上之後, 因為進行耐壓測定,該晶圓判斷為不合格時,會產生時間 及成本的極大損失。又,即使藉由製作容易的大裝置(較實 際裝置大的尺寸的測定用裝置)進行耐壓測定,也需要用作 閘極用的蕭特基電極的圖案形成及用作源極/汲極用的歐 姆電極的圖案形成的至少2次的圖案形成,有所謂於該製作 過程中花費極大的時間及勞力之問題。 【發明内容】 81969.doc 200400582 本發月係為了解決前述的課題而形成,其目的在於提供 種"、J走各易的半導體暴晶晶圓的耐恩測定方法及耐壓佳 半導體磊晶晶圓。 關於本發明之半導體mm的耐壓測定方法,其特徵 在万、开/成&半導體暴晶晶圓上之複數的蕭特基電極之中, 外加電壓於至少-對的電極,測定電極間耐壓。 於該半㈣^㈣的耐壓敎方法巾,電極間的耐壓 不而要默姆私極而只以蕭特基電極測定。因此,因為省 略形成歐姆電極之步驟,可將半導體蟲晶晶圓容易供作耐 u疋4 n可容易地進行半導體m圓的耐壓 測足。又’因為由晶圓製作實際裝置之前測定電極間耐壓 可將不η格的晶圓轉送至實際裝置製作步驟之前排除在 外二因此’比較起於實際裝置製作後,敎電極間耐壓之 先前測定方法,可謀求時間及成本的損失的減低。 又,形成各蕭特基電極之際,半導體蟲晶晶圓的表面為 平一係為理心。此時^蕭特基電極的形成之際,因為不要 姓刻晶圓表面之步驟,可短縮於電極的形成所要之時間。 又各蕭特基電極形成於同一面上係為理想。此時,藉 由微影步驟,可容易地形成蕭特基電極。 又,蕭特基電極的材料,包含具備An、Pt、Pd、W、Ti A1及Ni〈群的-個係為理想。如此,藉由選擇適合蕭特 基電極之材料,可進行更確實的耐壓測定。 〆又:於電壓外加前’以包含鹽酸、磷酸、氨、硫酸、過 氧化氫水的至少-種之洗淨液,將半導體蟲晶晶圓的表面 81969.doc 200400582 淨係為理w此時,因為可除去形成於半導體蟲晶晶圓 表面之氧化膜等的異物’可抑制漏電流,可測定更正確的 電極間耐壓。 又’半導體系晶晶®的構造為由高電子移動率電晶體用 ^晶晶圓構造,除去接觸層之構造係為理想。此時,可實 貝的作Μ作為男際裝置的高電子移動率電晶體的耐壓測定 同等的測定。 又,半導體蟲晶晶圓的材料,為以AlxGayini_x-yN(〇h ^ O^y^l ^ x+y^l)> AlxGaylnl-x-yAs (O^x^l ^ 〇^y 2、x+y$ 1)及AlxGayInl_x_yp (〇^xg 卜 i、x+y$ u 的任一個表示之化合物係為理想。 又,於半導體磊晶晶圓上,作為蕭特基電極,形成各個 對應於實際裝置的閘極、源極及汲極之第i電極、第2電極 及第3電極係為理想。此時,假定第丨電極、第2電極及第^ 電極為㈣裝置的閘極、源極及沒極,例如,可使源極_沒 極間的距離與閘極長度等至期望的狀態作耐壓測定。因此 ,可得近似於要求之實際裝置的電極間耐壓之耐壓值。 又,第2電極及第3電極的互相相對之側的角部為曲面狀 係為理想。此時,因為可抑制發生於鄰接之第2電極及第3 電極之間之電弧放電,可進行更確實的耐壓測定。 又,第1電極的寬度為〇·8 以上5 μιη以下,第i電極與 第2電極的距離及第丨電極與第3電極的距離為〇.8 以上 20 μιη以下係為理想。如此,電極的尺寸大時,藉由貼緊曝 光,可容易地製作蕭特基電極。 81969.doc 200400582 又’電壓外加前’於第礴極及第3電極之間外加定電流 係為理想。此時,藉由所謂通電應力謀求第1極及第3電 極之間的耐壓特性的安定化。 關於本發明之半_晶晶圓,其特徵係閘極沒極間距 離為U,用作於閘極與沒極之間要求耐壓…之㈣的基板 ’以第1電極與第3電極的距離為[2時’以前述耐恩測定方 法測定之第1電極與第3電極之間的耐壓¥2滿足下記式 V2> V1XL2/L1 ···⑴ 於孩半導體暴晶晶圓’因為第1€極與第3電極之間的耐 =V2滿足⑴式,由該晶圓製作之實際裝置(fet)的耐壓易 變為要求之耐壓幻以上。因此,可得耐壓佳之晶圓。 【實施方式】 以下參照添附圖面詳細地說明關於本發明之半導體系 晶晶圓的耐壓測定方法的適當的實施方式。圖i係為顯:供 作耐壓測定之半導體磊晶晶圓之平面圖。 如於圖1所顯示,於半導體磊晶晶圓(以下,單稱為晶圓)ι〇 上,形成3個蕭特基電極12。該晶圓1〇係最上層(蓋層)為n 土 GaN初晶層,得到適當的半導體製造步驟,製作為實際 裝置之琢放黾R曰骨豆(FET)。該晶圓1〇表面為略平坦面,於該 同面上形成蕭特基電極12。又,蕭特基電極12藉由後述 之方法形成於晶圓1 〇上。 3個蕭特基電極12成為對應於為實際裝置之fet的閘極、 源極及;及極之形狀。亦即,蕭特基電極(第丨電極)14具備對應 万;閘極<形狀,蕭特基電極(第2電極)16及蕭特基電極(第3 81969.doc 200400582 電極)18分別具備對應於源極及汲極之形狀。 對應於閘極之蕭特基電極14,以離間之2個的方形電極 14a及連接該方形電極14a、14a間之直線狀電極構成。 直線狀電極14b的寬度(對應於FET的閘極長度;圖中的左右 方向的長度)為1 μιη,又,直線狀電極14b的長度(對應於FET 的閘極寬度;圖中的上下方向的長度)*100μηι。分別對應 於源極及汲極之蕭特基電極16及蕭特基電極18夾住蕭特基 電極14的直線狀電極14b而相對,並具有長邊沿著蕭特基電 極14的延長方向之略長方形狀。亦即,蕭特基電極16及蕭 特基電極18,對於蕭特基電極14的直線狀電極14b呈略對稱 的形狀。 而且’該等蕭特基電極16及蕭特基電極18的角部之中, 電極16、18彼此互相地相對之側的角部成為圓滑的曲面狀 ,該側面為與圓柱表面的曲面約略同樣。藉由使蕭特基電 極16及蕭特基電極18的角邵成如此形狀,比較起角部為直 角時,可抑制發生於電極16、18間之電弧放電的發生。又 ’蕭特基電極12因為對應於實際裝置之源極及汲極而形成 ’測定之耐壓成為近於實際裝置的電極間耐|之值。 又’ 3個的蕭特基電極12以Au構成。再者,蕭特基電極12 除了 Au之外,可選擇以Pt、Pd、W、Ti、A卜奶的任一個 作為材料,又,為包含Au、Pt、Pd、W、Ti、Al、Ni的任 一個之合金亦佳。如此,藉由選擇適合於蕭特基電極12之 材料,可更確實地進行後述之耐壓測定。該蕭特基電極12 適合形成多層構造,此時各層材料由前述材料選擇。又, 81969.doc -10- 200400582 該等的蕭特基電極12於晶圓10上藉由舉離加工以形成。以 下,一面參照圖2,一面說明關於於晶圓10上,形成蕭特基 電極12之方法。 首先,於晶圓10上的全面,塗上為感光性樹酯之負型的 光阻20 (參照圖2(a))。然後,於塗上之光阻20上重疊以路等 圖案形成成上述蕭特基電極12形狀(圖中的梨皮面部分)之 石英遮罩22,並且將晶圓1〇及石英遮罩22緊貼(參照圖2(b)) ,由石英遮罩22的上方以水銀燈(未圖示)照射紫外線。如此 ’藉由採用將晶圓10及石英遮罩22緊貼而曝光的所謂緊貼 曝光法’可簡單地使晶圓1 〇曝光。藉此,曝光之部分的電 阻20變為不溶性。 其後’除去石英遮罩22,並藉由顯影,轉印石英遮罩22 的圖案的反圖案至晶圓10上(參照圖2(c))。於形成如此形成 反圖案的光阻20之晶圓1〇,藉由EB蒸鍍層積八11層24 (參照 圖2((d))。然後,最後藉由除去光阻2〇及層積於光阻上之
Au層24 (所謂舉離),形成期望形狀的蕭特基電極12 (參照 圖 2(e))。 ·、 經由如同以上的蕭特基電極12製作步驟(微影步驟),於晶 圓10的表㈣成蕭特基電極12。亦即,製㈣特基電極12 之際’不進行晶圓10表面的蝕刻。如此,因為不要需要極 大時間之触刻步驟,可謀求蕭特基電極12製作時間的縮短 化。 其次,說明關於測定如同以上形成之蕭特基電極12的耐 恩之方法。又,於本實施方式所謂「耐壓」,係為於外加使 81969.doc -11 - 200400582 直流電流由蕭特基電極18流到蕭特基電極14之電壓時,蕭 特基電極14的每1 mm長度,於蕭特基電極抖及蕭特基電極 18之間1 mA的電流流動時的電壓。亦即,於實際裝置(fet) ’顯示「每閘極寬度i mm,i mA的電流於閘極沒極間流 動時的電壓」。因此,例如蕭特基電極14的長度(實際裝置 的閘極寬度)為100 μιη時,於蕭特基電極丨4 (對應於實際裝 置的閘極)及蕭特基電極18 (對應於實際裝置的汲極)之間 ,10-4Α流動時的電壓為「耐壓」。 如於圖3所顯示,形成將蕭特基電極18接地,並於蕭特基 電極14外加負電壓之類的直流電路26。然後,於耐壓測定 之前,只外加10 μΑ的定電流10秒。一般知道流過電流後, 耐壓提昇,如此於電路26流過定電流,藉由由蕭特基電極 18給與通電應力至蕭特基電極14,耐壓特性安定。其後, 於電路2 6流過直流電流,進行耐壓測定。 此時,由蕭特基電極18流往晶圓1〇之電流,因為係接觸 電阻小的蕭特基順方向,電流平順地流過。亦即,對應於 貝際裝置的汲極之蕭特基電極1 8,與歐姆電極同樣地起作 用。因此’並非於晶圓1 0上形成歐姆電極而進行蕭特基電 極14的耐壓測定。因此,比除了蕭特基電極之外,還要於 晶圓10上形成歐姆電極之先前的耐壓測定方法,可容易地 製作具有電極12之晶圓1〇。 繼之,於電路26,於圖4顯示由0V逐漸地將電壓增加時的 圖。該圖的橫軸為外加電壓的值,縱軸為於蕭特基電極14 與蕭特基電極1 8之間流動之電流的值。如同由該圖明白, 81969.doc -12- 200400582 電流值W肖地升至電壓2V左右。其後,電流因為係蕭特基 反方向而應飽和,但未可確認電流值的明確飽和。如此一 來,精確度請測定耐壓係為困難。因此’發日月者們深度 研究的結果發現’未可確認電流值的明確飽和係因漏電流 ’若以鹽酸除去成為漏電流的原因之電極12間的晶圓表面 的氧化膜即可。 隨之’以Μ酸進行電極12間的晶圓表面的氧化膜除去後 ’再度測定。於圖5顯示該測定結果的圖。橫轴及縱轴與圖 4的圖同I如同由該圖而明白’可確認電流值的明確飽和 ’崩潰電壓為約32V。而且’因為蕭特基電極14的長度為ι〇〇 μΓΠ,讀取於蕭特基電極14與蕭特基電極18之間,1〇_4八的 電流流動時的電壓值(耐壓)’即知為約38ν。如此,耐壓的 測定完了。 、以上,如詳細地說明,藉由提供形成有電極12之晶圓10 於耐壓測定試驗,電極14、18間的耐壓不需要歐姆電極而 、蕭特基廷極測足。因此,因為省略形成歐姆電極之步 驟,電極12可只以!次的微影步驟形成。藉此,因為可容易 地供^晶圓1()於耐壓測定試驗,可容易地進行晶圓1〇的耐 壓測疋。〖’因為可於由晶圓1G製作實際裝置前測定電極 =耐壓,可將不合格的晶圓10轉送至實際裝置製作步驟之 則排除在外。IU此,比較起於實際裝置製作後,測定電極 間耐壓《先前的測定方法,可謀求損失的減低。 於此’說明關於藉由較期望的FET的尺寸大的尺寸的電極 測定耐壓之方法。 一般知道耐壓與實際裝置的閘極-汲極間距離成略反比 81969.doc -13· 200400582 例。因此,期望的FET的閘極·沒極間距離及耐壓為^及… 時,供作耐壓測定之晶圓10的蕭特基電極14與蕭特基電極 18之間的距離L2(參照圖3)及耐壓V2,可以下述的關係式(1) 表示。 V2/L2 V1/L1 ·”(1) 因此,要期望之FET的耐壓至少滿足¥1,蕭特基電極14 與蕭特基電極18之間的耐壓V2若是滿足下述式(2)即可。 V2^ V1XL2/L1 …⑺ 然後,藉由耐壓V2滿足(2)式,FET的耐壓容易成為要求 耐壓VI以上。隨之,即使為藉由為簡便之緊貼曝光法,形 成大的尺寸的電極12時,亦可求出實際裝置的耐壓V1,故 可容易地進行耐壓測定。又,作為以緊貼曝光法容易完成 的尺寸,關於第1電極的寬度為0·8 μιη以上5 μηι以下,關於 第1電極與第2電極的距離及第丨電極與第3電極的距離為 0.8 μηι以上20 μηι以下。 本發明並非限定於前述實施方式,可種種變形。例如, 除去晶圓表面的氧化膜之洗淨液,不限於鹽酸,若可除去 氧化膜,磷酸、氨、硫酸、過氧化氫水亦可,為該等複數 的液體的混合液亦可。又,晶圓的材料,不限定於, 可以 AlxGaylnl-x-yN (0 $ X g ig y $ J、x+y $ ”、 AlxGaylnl-x-yAs (〇 $ x $ !、〇 $ y $ !、x+y $ i}及 AlxGaylnl-x-yl^ed、、χ+yg)的任一個表示 的例如InP、AlGaN等亦可。 再者,蕭特基電極16及蕭特基電極18對於蕭特基電極“ 為略同樣的位置關係,因為導致同樣的耐壓測定結果,即 81969.doc -14- 200400582 使只於晶圓10上形成蕭特基電極16或是蕭特基電極18的任 一方亦可。又,外加之電壓即使為交流電壓亦可。 再者,晶圓10也可以是例如由GaAs系的高電子移動度電 晶體用系晶晶圓構造除去接觸層(例如η型GaAs層)之構造 。此時,製作高電子移動度電晶體的實際裝置之前,可實 質地作與該高電子移動度電晶體的耐壓測定同等的測定。 藉由本發明,可提供一種測定容易的半導體磊晶晶圓之 耐壓測定方法及耐壓佳之半導體磊晶晶圓。 【圖式簡單說明】 圖1係為顯示關於本發明的實施方式之晶圓之平面圖。 圖2(a)-(e)係為顯示製作示於圖1之晶圓之步驟之圖。 圖3係為於圖1之III-III線剖面圖。 圖4係為顯示於電路之電壓與電流的關係之圖。 圖5係為顯示於氧化膜除去後的電路之電壓與電流的關 係之圖。 【圖式代表符號說明】 10 半導體磊晶晶圓 12, 14, 16, 18 蕭特基電極 14a 方形狀電極 14b 直線狀電極 20 電阻 22 石英遮罩 24 Au層 26 直流電路 L2 第1電極與第3電極的距離 81969.doc -15-

Claims (1)

  1. 200400582 拾、申請專利範園: 1· -種半導體系晶晶圓之耐壓測定方法,其特徵在於形成 於半導體磊晶晶圓上之複數蕭特基電極之中,外加電壓 於至少一對電極,測定電極間耐壓。 2.根據申請專利範圍第丨項之半導體磊晶晶圓之耐壓測定 方法,其中形成前述各蕭特基電極之際,前述半導體磊 晶晶圓的表面為平坦。 3·根據申請專利範圍第2項之半導體磊晶晶圓之耐壓測定 方法,其中前述各蕭特基電極形成於同一面上。 4. 根據申請專利範園第⑴項中任一項之半導體羞晶晶 圓之耐Μ定方法,其巾前述蕭特基電極的材料包含具 備Au、Pt、Pd、W、Ti、八丨及沁之群的一個。 ° ” 5. 根據申請專利範圍第…項中任一項之半導體暴晶晶 圓之耐壓測定方法,其中於前述電壓外加前,以包含鹽 酸、磷酸、氨、硫酸、過氧化氫水的至少一種之洗淨液 將前述半導體磊晶晶圓的表面洗淨。 6. 根據申請專利範圍第工至5項中任一項之半導體蟲晶晶 圓之耐壓測定方法,其中前述半導體暴晶晶圓之構造係 由高電子移動率電晶體用蟲晶晶圓構造除去接觸層之 構造。 7. 根據申請專利範圍第!至6項中任一項之半導體暴晶晶 圓之耐壓測定方法,其中前述半導體爲晶晶圓的材料, 為以 AlxGaylnl-x-yN (〇 各 x $ i、〇 $ y ^ i、x+y $ u、 AlxGayInl-x-yAs (0 “ 客 1、0 S y $ i、x+y g υ 及 81969.doc 200400582 AlxGaylnl-x-yp (〇$xg i、 示之化合物。 〇 $ y $ 1、x+y $ 1)的任一個表 8.根據中請專利範圍第⑴項中任—項之半導體羞晶晶 圓二耐?敎方法’其中於前述半導體暴晶晶圓上,作 為月ί述蕭特基電極’形成各個對應於實際裝置的閑極、 源極及汲極之第1電極、第2電極及第3電極。 .根據申叫專利聋巳圍第8項之半導體蟲晶晶圓之耐壓測定 方法,其中前述第2電極及前述第3電極的互相相對之側 的角邵為曲面狀。 10·中睛專利範圍第8或9項之半導體蟲晶晶圓之耐 疋方法’其中蝻述第1電極的寬度為0.8 μηι以上5 μ 、下‘述第1 ι極與前述第2電極的距離及前述第i 極與前述第3電極的距離為〇·8_以上2〇_以下。 H·根據中請專利第⑴㈣中任一項之半導體H Q〈耐壓敎方法,其中前述電料加前,於前述第 電極及前述第3電極之間外加定電流。 12· 一種半導體1晶日日日圓,其特徵為閘極i極間距離為L1 用作於閘極與沒極之間要求耐壓νι^Ετ的基板, 、\ 乂岫述第1私極與前述第3電極的距離為L2時,以 申明專利|(L圍第8項之耐壓測^方法測^之冑述第工電 ”、七述第3電極之間的耐壓V2滿足下述式⑴:
    V2^ VlxL2/Ll 81969.doc
TW092108656A 2002-04-30 2003-04-15 Voltage tolerance measuring method of semiconductor epi-wafer and semiconductor epi-wafer TW200400582A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002128681A JP4126953B2 (ja) 2002-04-30 2002-04-30 半導体エピタキシャルウエハの耐圧測定方法

Publications (2)

Publication Number Publication Date
TW200400582A true TW200400582A (en) 2004-01-01
TWI316277B TWI316277B (zh) 2009-10-21

Family

ID=29397272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108656A TW200400582A (en) 2002-04-30 2003-04-15 Voltage tolerance measuring method of semiconductor epi-wafer and semiconductor epi-wafer

Country Status (7)

Country Link
US (1) US7195937B2 (zh)
EP (1) EP1503408A4 (zh)
JP (1) JP4126953B2 (zh)
KR (1) KR100955368B1 (zh)
CN (1) CN1295772C (zh)
TW (1) TW200400582A (zh)
WO (1) WO2003094223A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720339U (ja) * 1993-05-12 1995-04-11 日本鋪道株式会社 発生土処理装置
CN101388353B (zh) * 2007-09-10 2010-05-19 中芯国际集成电路制造(上海)有限公司 监测晶圆击穿电压稳定性的方法
JP2010272577A (ja) 2009-05-19 2010-12-02 Takehisa Sasaki 放射線検出素子、及び、放射線検出装置
CN103364694B (zh) * 2012-03-26 2016-06-01 上海华虹宏力半导体制造有限公司 对超测量源表范围的漏源击穿电压进行测量的装置及方法
CN103389443B (zh) * 2012-05-07 2015-12-09 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
JP5913272B2 (ja) * 2013-12-11 2016-04-27 誉田 雄久 放射線検出素子、及び、放射線検出装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54131880A (en) * 1978-04-03 1979-10-13 Nec Corp Manufacture of schottky junction element
JP2520870B2 (ja) * 1985-08-13 1996-07-31 沖電気工業株式会社 半導体装置の製造方法
JPH03166745A (ja) * 1989-11-27 1991-07-18 Nippon Mining Co Ltd 電界効果トランジスタの評価方法
JP3493205B2 (ja) * 1993-02-05 2004-02-03 住友電気工業株式会社 電界効果トランジスタおよびその製造方法
JP3206621B2 (ja) * 1993-07-28 2001-09-10 住友電気工業株式会社 電界効果トランジスタ
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector
JP3156620B2 (ja) * 1997-02-12 2001-04-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP3127874B2 (ja) * 1998-02-12 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6177322B1 (en) * 1998-10-23 2001-01-23 Advanced Mictro Devices, Inc. High voltage transistor with high gated diode breakdown voltage

Also Published As

Publication number Publication date
WO2003094223A1 (fr) 2003-11-13
US20050118736A1 (en) 2005-06-02
CN1547767A (zh) 2004-11-17
US7195937B2 (en) 2007-03-27
TWI316277B (zh) 2009-10-21
KR100955368B1 (ko) 2010-04-29
JP2003324137A (ja) 2003-11-14
EP1503408A1 (en) 2005-02-02
CN1295772C (zh) 2007-01-17
EP1503408A4 (en) 2009-08-12
KR20040101987A (ko) 2004-12-03
JP4126953B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
Zare Bidoky et al. Sub‐3 V ZnO electrolyte‐gated transistors and circuits with screen‐printed and photo‐crosslinked ion gel gate dielectrics: new routes to improved performance
US8003300B2 (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
Lee et al. Anomalous photovoltaic response of graphene-on-GaN Schottky photodiodes
TW200400582A (en) Voltage tolerance measuring method of semiconductor epi-wafer and semiconductor epi-wafer
Zhang et al. Multilayer Si shadow mask processing of wafer-scale MoS2 devices
TW200410420A (en) Rubbing machine with realigning functions of rubbing method for manufacturing x-ray detector
TWI293790B (en) Method and device for determining backgate characteristics
JPH09129695A (ja) 誘電体膜評価用テスト構造
CN111370497A (zh) 半导体台面二极管芯片及其制作方法
KR20210055021A (ko) 고이동도 트랜지스터 기반 바이오센서
CN102981060B (zh) 石墨烯量子电容测试器件及其制备方法
US20040256244A1 (en) Selective electrochemical etching method for two-dimensional dopant profiling
CN112510043B (zh) 一种深紫外led集成芯片及其制备方法
CN108807519B (zh) 一种电子型的法布里-珀罗干涉器件及制备方法
JPH07333182A (ja) 有極性ガス検出器
JP2004146431A (ja) 半導体基板の評価方法
CN114203869A (zh) 一种降低工作电压的深紫外led芯片及其制备方法
KR101376221B1 (ko) 질화물 반도체 소자 및 그 소자의 제조 방법
KR101104251B1 (ko) 반도체 장치의 제조 방법
CN107195586A (zh) 一种GaN水平纳米线电子器件制备方法
Weng et al. Fabrication of silicon nitride ion sensitive field-effect transistor (ISFET)
CN108931566A (zh) 一种传感器件及其制备方法以及测试所述传感器件的方法
JPH1167719A (ja) 半導体製造におけるエッチング方法及びエッチング装置
JPS59177967A (ja) 薄膜トランジスタ及びその製造方法
JPS62230049A (ja) 光電変換装置の作成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees