TW200301931A - Semiconductor wafer and method of manufacturing the same - Google Patents
Semiconductor wafer and method of manufacturing the same Download PDFInfo
- Publication number
- TW200301931A TW200301931A TW092100105A TW92100105A TW200301931A TW 200301931 A TW200301931 A TW 200301931A TW 092100105 A TW092100105 A TW 092100105A TW 92100105 A TW92100105 A TW 92100105A TW 200301931 A TW200301931 A TW 200301931A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- semiconductor wafer
- inclined surface
- mirror
- main surface
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H10P52/00—
-
- H10P90/128—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H10P14/2909—
-
- H10P14/2925—
-
- H10P14/2926—
-
- H10P14/3418—
-
- H10P14/3421—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
200301931 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是有關於具有磊晶層成長於其表面上之半導體 晶圓及其製造方法,且更特別是關於在當成長磊晶層時有 效地防止在晶圓之周圍產生例如微破裂之缺陷發生之技術。 【先前技術】 傳統上,通常在半導體晶圓之周圍實施稱爲切角 ( chamfering )之機器製造過程,以防止在半導體裝置之製 造過程期間發生破損或破裂。此切角方法包括一種方法將 半導體晶圓之周圍以機器製成弧形,以致於此磊晶薄膜成 長於其上之表面(以下稱爲〜主表面〃)與反面以平滑的 曲線連接;以及包括一種方法以機器將半導體晶圓之周圍 製成逐漸變薄之形狀,以防止主表面與反面在周圍之終端以 直角相接。尤其當此周圍以機器製成弧形時,其主表面與背 面是以完美的平滑弧形相連接,而非常有利地防止在晶圓之 周圍發生破裂或破損。 此如此切角之半導體晶圓是將其主表面單獨地或主表 面與背面均磨光成鏡面,且然後在主表面上成長各種成份之 磊晶薄膜。 然而,當半導體晶圓以上述方法切角,且將其磨成鏡 面之主表面側使用作爲基板而在其主表面上成長磊晶薄膜時 ,在主表面與接近主表面之切角部位上形成正常的磊晶薄膜 ,但在此接近磊圓周圍之切角部份之部位經常產生沒有單晶 (2) (2)200301931 體之特殊成長。然而,由於特殊成長所造成之扭曲變形與所 成長磊晶薄膜本身之扭曲變形,經常會發生稱爲微破裂之楔 形缺陷,其從特殊成長元件至磊晶薄膜。 然後,以在晶體中之扭曲或楔形切口 (微破裂)作爲 開始,此基板在磊晶成長之後經常會破裂。應注意的是,此 種現象之發生隨著磊晶薄膜厚度的增加而爲明顯。 本發明之產生是對以上的問題提供解決方案,且其目的 爲提供一種半導體晶圓,而在當在其主表面上實施磊晶成 長時,能夠有效防止在晶圓周圍形成微破裂,且防止此晶圓 以此微破裂作爲開始而破裂;以及提供其製造方法。 發明內容 現在,簡短說明導致完成本發明之關鍵要點。 首先,本案發明人硏究具有磊晶薄膜之半導體晶圓之 破裂機構,它是在當實施磊晶成長時發生,其藉由使用半 導體晶圓作爲基板而將其周圍以機器切割成弧形,以致於 其主表面與背面是由平滑的曲線連接。 更特別的是,實施一項實驗,其中在具有厚度500μιη 且被切角成250μιη半徑之半導體晶圓上實施磊晶成長,並 硏究如此成長之磊晶薄膜。在第4與5圖中顯示此實驗結果 〇 第4圖爲圖示其槪要顯示由以上實驗所獲得具有磊晶薄 膜之半導體晶圓。如同於第4圖中所示,此具有正常單晶 體之磊晶層30是形成於主表面10上,且切角部份20之一 (3) (3)200301931 部份更靠近主表面10,以及在接近此周圍之切角部份20之 部份上形成特殊成長5 0。 第5圖顯示切角部份20之晶圓周圍部份(在磊晶薄膜 3〇與特殊成長50之間的邊界)之放大圖。如同於圖中所示 ,經發現產生微破裂C,其由此特殊成長50與磊晶薄膜30 之間的邊界延伸至磊晶薄膜30之內部。 由此等結果發現當此晶圓周圍被切角成弧形時,在切角 部份(尤其接近此周圍)中產生異常的成長,並且在此特 殊成長與磊晶薄膜之間的邊界產生微破裂C。 此外,本案發明人根據以上實驗結果硏究此特殊成長之 原因,而獲得此槪念:此特殊成長之發生是因爲此接近周圍 之切角部份之部位之平面方向相對於主表面之平面方向是更 爲傾斜。另一方面,假設此由特殊成長所造成之扭曲變形, 以及由於在磊晶薄膜與基板之間晶格匹配不良所造成扭曲變 形,造成在受到此扭曲變形之應力之磊晶薄膜中更容易產生 微破裂。尤其特別的是,假設在磊晶薄膜30與特殊成長50 之間的邊界中之單晶體部份與非單晶體部份彼此靠近,且因 此由此等部份所造成之扭曲變形導致微破裂產生,其然後朝 晶圓之中心延伸。 然後,根據此項發現:藉由使用所形成之半導體晶圓, 以致於切角部份之平面方向對於主表面之平面方向並未傾斜 太多,而可以防止特殊成長的發生,且可進一步抑制微破裂 之發生,因此發明此種方法以形成傾斜表面,其所具有平面 方向在此晶圓主表面而周圍之至少預設長度上相對更接近主 (4) (4)200301931 表面之平面方向。這消除了在主表面與切角剖份之間徒峭之 邊界,因此允許大幅改變此表面之結晶方向(平面方向) 〇 其次,本案發明人對於半導體晶圓作實驗,其具有上 述之在主表面的周圍上所形成之傾斜表面,且將其周圍終端 以機器製成弧形以有效地防止在晶圓中產生破損或破裂。更 特別而言,是實施磊晶成長之實驗,其藉由使用半導體晶 圓作爲基板而具有在主表面10之周圍上所形成之傾斜表面 2 1,且更具有如同在第1圖中所示在晶圓之最外周圍部份上 所形成之弧形部份22。因此發現在弧形部份22上產生特殊 的成長。此結果可以由以上描述先前的實驗容易地獲得。 現在硏究一種方法以降低在特殊成長與磊晶薄膜之間之 扭曲變形,並發明一種技術以實施鏡面拋光,以致於此傾斜 表面21之(接近周圍之)部份並未形成鏡子表面。 第2圖爲圖形其槪要顯示具有磊晶薄膜之半導體晶圓 ,其藉由使用半導體晶圓作爲基板(其經歷由上述技術之 鏡面拋光)之磊晶成長而獲得。這即是,當藉由使用半導 體晶圓作爲基板(其藉由上述技術而經歷受到鏡面拋光) 而實施磊晶成長時,在主表面10與鏡面拋光之傾斜表面 21a上形成磊晶薄膜30、在未經鏡面拋光之傾斜表面21b上 形成非完全單晶體之成長薄膜40、並且在弧形部份22上形 成特殊成長50。 在此情形中存在此未鏡面拋光傾斜表面21b其所具有平 面方向是接近主表面10與弧形部份22之間主表面之平面方 -9- (5) (5)200301931 向,且此弧形部份22防止不正常的成長延伸超過未鏡面拋 光部份而至主表面之附近。此外,亦不會在此未經鏡面拋光 傾斜表面21b上所形成之薄膜中產生微破裂。 這即是,即使在弧形部份2 2上形成特殊成長5 0,此在 未經鏡面拋光剖份21b上所形成之成長層40扮演緩衝器之 角色,因而防止由此特殊成長所造成之扭曲變形延伸至磊晶 薄膜30。此外,此並非完全單結晶體之成長層40可以減少 由特殊成長50所造成的扭曲變形,其使得可以防止由扭曲 變形所造成之微破裂。 然後,本案發明人硏究此切角部份20之傾斜表面2 1對 主要表面之角度0、以及在晶圓半徑方向中傾斜表面之長度 L。更特定而言,用以下的方式進行實驗:在第1圖之半導體 晶圓中,將此傾斜表面對主表面之傾斜在0°至45°的範圍 中改變,且在具有不同傾斜角度之各晶圓上實施切角,以致 於此傾斜表面21之長度L是在50至1000μιη的範圍中。在 如此獲得之各晶圓上實施相同的鏡面拋光,並測量未經鏡面 拋光表面之長度L2。此外,硏究使用晶圓作爲基板之磊晶 成長之薄膜。 在第3圖中顯示實驗的結果。從此實驗發現,當此傾斜 表面之傾斜角度大於或等於25 °時,則不論此傾斜表面2 1 在晶圓徑向中之長度L爲何在其上產生特殊成長。 此外發現,當將在晶圓徑向中傾斜表面21之長度L設 定爲ΙΟΟμιη或更短時(由在第3圖中(所塡滿之菱形與方 形塊之)♦與記號所顯示),則在弧形部份22中靠近特 (6) (6)200301931 殊成長5 0所產生之成長薄膜(磊晶薄膜)中產生微破裂。 由此可以假設,當將在晶圓徑向中之傾斜表面2 1之長度L 設疋爲ΙΟΟμιη或更短時’在傾斜表面21上並未形成或形成 非常短的未經鏡面拋光之部份,其允許在整個傾斜表面21 上實質上形成正常單結晶體之磊晶薄膜,且因此在磊晶薄膜 與特殊成長之間產生扭曲變形,而造成微破裂發生。有鑑於 此,將鏡面拋光設計成其實施留下長度爲50μιη或更長之未 經鏡面拋光部份。 由以上實驗之結果終於發現,藉由切角形成傾斜表面 21以致於產生不小於5°且不大於25°之傾斜角度,而可以 在防止在傾斜表面21中產生特殊成長;而在同時藉由實施 鏡面拋光以致於存留在傾斜表面2 1上未經鏡面拋光部份 21b爲50μιη或更長而可有效防止微破裂之發生,其歸因於 由特殊成長所造成之扭曲變形。 本發明根據以上之發現而完成,且提供一種半導體晶 圓,其具有被切角之周圍且具有至少一受到鏡面拋光之主 表面,其中此晶圓周圍具有傾斜角不小於5°且不大於25° 之傾斜表面。 這使得可以在晶圓周圍上所形成切角部份(傾斜表面) 中產生特殊成長,且因此亦防止由磊晶薄膜與特殊成長之扭 曲變形所造成之微破裂。 此外,藉由將在晶圓徑向中傾斜表面之長度設定爲 ΙΟΟμιη或更長,而可以在半導體裝置之製造過程期間有效 避免破損或破裂。 _ 11 - (7) (7)200301931 此外,將傾斜表面設計成具有朝向晶圓周圍之非鏡面拋 光部份。這即是,藉由在非鏡面光部份上形成並非完全單晶 體(單結晶與非單結晶晶體之混和)之成長薄膜,則可減 少在此薄膜與特殊成長部份(非單結晶晶體)之間之扭曲 變形,因此可以避免由於此種扭曲變形所產生之微破裂。此 非鏡面拋光部份之長度較佳爲5 0 μ m或更長。 此外,當半導體晶圓之製造過程包括切角步驟時(其 形成傾斜表面、此表面對主表面之傾斜角度不小於5°且不 大於25° 、且其在晶圓之周圍在此晶圓徑向中之長度不小 於1 0 0 μιη),並且實施鏡面拋光步驟拋光,以致於在接 近晶圓周圍之主表面上之傾斜表面之一部份上存留非鏡面拋 光部份,而可以產生半導體晶圓其適合作爲用於磊晶成長 之基板使用。 此外,藉由在以上使用作爲基板之半導體晶圓之主表 面上形成磊晶成長薄膜,可以獲得具有磊晶薄膜之高品質 半導體晶圓。 【實施方式】 以下將參考圖式說明本發明之較佳實施例。
首先,藉由'ν液體封包丘克拉斯基〃法(LEC:liquid encapsulated Czochralski )在(100)方向半成長 n-型 inP 單晶體,將此單晶體以機器切割成具有兩英吋直徑之圓錐形 ’藉由切成薄片而由它切出半導體晶圓W,以致於晶圓W 之表面形成(100)表面。 (8) (8)200301931 然後,藉由將它磨成如同在第1圖中所示之切角形狀而 將半導體晶圓W之周圍切角。在此時在主表面上形成傾斜 表面21,其對作爲主表面10之(100)表面以11°之角度 傾斜。此外,在此傾斜表面之外側形成弧形部份22。 其次,使半導體晶圓W之表面受到鏡面拋光。將此由 切角過程所形成傾斜表面21之長度L設定,以致於在此時 點完成鏡面拋光,此傾斜表面21之長度L等於300μιη。在 此時之未鏡面拋光部份L2之長度爲50μιη。此設定値可藉由 將切角後被移除表面部份之深度設定爲固定値而以幾何的方 法確定。 其次,藉由使用如同上述經切角與鏡面拋光之半導體 晶圓W作爲基板而成長磊晶薄膜,其具有藉由有機金屬氣 相磊晶(MOCVO )之 ΙηΡ (Ιμιη) /InGaAs (4μιη) /InP (1 μιη)之組成成份。此結構廣泛地使用於例如是PIN光二 極體之光學裝置。 然後,在磊晶成長之後觀察磊晶薄膜之表面,但並未 發現例如是特殊成長或微破裂之缺陷。 其次,同樣用於與實施例比較,藉由以下方式形成半 導體晶圓:將此由ΙηΡ單晶體塊所切割出的晶圓經歷受到 傳統之切角而形成半導體晶圓,以致於此晶圓之主表面與 背面藉由平滑弧形邊緣連接,並且進一步作鏡面拋光,且 藉由使用半導體晶圓作爲基板而實施例磊晶成長。然後觀 察磊晶薄膜之表面。因此,在晶圓周圍(切角部份)中之 各處發現特殊的成長。此外,發現產生從此特殊成長延伸 -13 - (9) (9)200301931 至晶圓中心之微破裂。 在本實施例中在晶圓的周圍形成傾斜表面,其具有對 主表面1 1 °之傾斜角,並且然後將此晶圓徑向中傾斜表面 之長度設定爲3 00 μιη。這使得可以防止在晶圓周圍之主表 面側之切角部份(傾斜表面)產生特殊之成長,並且避免 由於磊晶薄膜與特殊成長之扭曲變形而產生微破裂。 以上根據較佳實施例而說明本案發明人之本發明。然而 ,本發明之並不受限於以上之實施例,但可作改變或修正而 不會偏離本發明之標的。 例如,傾斜表面之傾斜角度可在5°至25°的範圍中改 變,且藉由形成傾斜表面以致於在鏡面拋光之後其徑向長度 成爲ΙΟΟμιη或更長,而可獲相同有利的效果。 應注意此在鏡面拋光之後所存留作爲未被鏡面拋光表面 之傾斜表面之部份較佳等於50μιη或更長,並且只要滿足此 條件,則鏡面拋光之處理條件並未受到特殊限制。 根據本發明,在具有被切角之周圍之半導體晶圓中, 且具有其至少一主表面側受到鏡面拋光,且晶圓之周圍具有 傾斜表面其對主表面之傾斜角度不小於5 °且不大於2 5 ° , 且同時將此晶圓徑向中傾斜表面之長度設定爲ΙΟΟμιη或更 長。此外,將傾斜表面設計成具有接近晶圓周圍未被鏡面拋 光之部份。因此,本發明具有以下有利之效果:能夠防止在 晶圓周圍之切角部份(傾斜表面)中產生特殊成長,且同 時防止由於磊晶薄膜與特殊成長之扭曲變形而產生微破裂。 (10) (10)200301931 雖然以上之說明主要是關於:使用IP單晶體之半導體晶 圓作爲基板,且在其主表面上磊晶成長InP/InGaAs/InP,然 < 而本發明並不受限於此,而可廣泛地應用於以下之情形:使 用m - v族元件之半導體單晶體或其他半導體單晶體作爲 4 基板,且在基板之主表面上磊晶成長複合半導體層,其晶 格常數相當接近基板之晶格常數。 【圖式簡單說明】 · 第1圖爲根據本發明之半導體晶圓之槪要圖; 第2圖爲根據本發明之半導體晶圓主表面之槪要圖, 此晶圓作爲基板在其上實施磊晶成長; 第3圖顯示在傾斜平面之傾斜角度0、比平面在晶圓 徑向中之長度L、以及非鏡面拋光部份之長度L2之間之 關係。 第4圖爲具有磊晶薄膜之半導體晶圓之槪要圖,此薄 膜是使用以習知技術切角之半導體晶圓作爲基板藉由實施 · 磊晶成長而獲得;以及 桌5圖爲第4圖中所不切角部份20之放大圖,其顯示 晶圓主表面之周圍部份(介於磊晶薄膜3〇與特殊成長50之 · 間之邊界)之細節。 主要元件對照表 10 主表面 20 切角部份 (11) (11)200301931 21 傾斜表面 21a 鏡面拋光傾斜表面 \ 21b 未經鏡面拋光傾斜表面 22 弧形部份 * 30 單結晶薄膜(磊晶薄膜) 40 成長層 50 特殊成長 W 半導體晶圓 · C 微破裂
-16-
Claims (1)
- (1) (1)200301931 拾、申請專利範圍 1· 一種半導體晶圓,具有被切角之周圍,以及具有 至少一受到鏡面拋光之主表面,其特徵爲 _ 此周圍具有傾斜表面,其對於主表面之傾斜角不小於 、 5°且不大於25° 。 2·如申請專利範圍第1項之半導體晶圓,其中 此晶圓在倥向中傾斜表面之長度大於或等於l〇〇pm。 3·如申請專利範圍第1項之半導體晶圓,其中 | 將傾斜表面設計成具有接近晶圓周圍之未鏡面拋光部份 〇 4. 一種半導體晶圓,其特徵爲 具有在以如申請專利範圍第1至3項中任一項半導體 晶圓作爲基板上所形成之磊晶成長薄膜。 5· —種製造半導體晶圓之方法,其特徵爲包括以下步 驟: •切角步驟:形成傾斜表面,其對主表面之傾斜角度不 · 小於5°且不大於25° ,且其在晶圓周圍上之晶圓徑向中之 長度不小於ΙΟΟμιη;以及 •鏡面拋光步驟:其實施拋光,以致於未鏡面拋光部份 存留在接近晶圓周圍之主表面上之傾斜表面之部份上。 -17-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004124A JP4162892B2 (ja) | 2002-01-11 | 2002-01-11 | 半導体ウェハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200301931A true TW200301931A (en) | 2003-07-16 |
| TWI291724B TWI291724B (en) | 2007-12-21 |
Family
ID=19190960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092100105A TWI291724B (en) | 2002-01-11 | 2003-01-03 | Semiconductor wafer and method of manufacturing the same |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6900522B2 (zh) |
| EP (1) | EP1465242B1 (zh) |
| JP (1) | JP4162892B2 (zh) |
| KR (1) | KR100536932B1 (zh) |
| CN (1) | CN1269185C (zh) |
| DE (1) | DE60217977T2 (zh) |
| TW (1) | TWI291724B (zh) |
| WO (1) | WO2003060965A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3580311B1 (ja) * | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
| US20050161808A1 (en) * | 2004-01-22 | 2005-07-28 | Anderson Douglas G. | Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile |
| US8710665B2 (en) * | 2008-10-06 | 2014-04-29 | Infineon Technologies Ag | Electronic component, a semiconductor wafer and a method for producing an electronic component |
| US20120028555A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding Tool For Trapezoid Grinding Of A Wafer |
| JP2013008769A (ja) * | 2011-06-23 | 2013-01-10 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法 |
| TWI473283B (zh) * | 2011-09-21 | 2015-02-11 | 國立清華大學 | 晶片 |
| JP6130995B2 (ja) * | 2012-02-20 | 2017-05-17 | サンケン電気株式会社 | エピタキシャル基板及び半導体装置 |
| JP2015018960A (ja) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6045542B2 (ja) * | 2014-09-11 | 2016-12-14 | 信越半導体株式会社 | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 |
| US10199216B2 (en) * | 2015-12-24 | 2019-02-05 | Infineon Technologies Austria Ag | Semiconductor wafer and method |
| JP6750592B2 (ja) * | 2017-08-15 | 2020-09-02 | 信越半導体株式会社 | シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法 |
| JP7067465B2 (ja) * | 2018-12-27 | 2022-05-16 | 株式会社Sumco | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 |
| JP7549322B2 (ja) * | 2020-04-01 | 2024-09-11 | 株式会社ノベルクリスタルテクノロジー | 半導体基板及びその製造方法 |
| US12065759B2 (en) | 2021-09-07 | 2024-08-20 | Jx Metals Corporation | Indium phosphide substrate |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504544B1 (zh) * | 1970-12-21 | 1975-02-20 | ||
| JPH0624179B2 (ja) | 1989-04-17 | 1994-03-30 | 信越半導体株式会社 | 半導体シリコンウェーハおよびその製造方法 |
| JP2719855B2 (ja) * | 1991-05-24 | 1998-02-25 | 信越半導体株式会社 | ウエーハ外周の鏡面面取り装置 |
| JP3027882B2 (ja) * | 1992-07-31 | 2000-04-04 | 信越半導体株式会社 | ウエーハ面取部研磨装置 |
| JP2825048B2 (ja) | 1992-08-10 | 1998-11-18 | 信越半導体株式会社 | 半導体シリコン基板 |
| JP2827885B2 (ja) * | 1994-02-12 | 1998-11-25 | 信越半導体株式会社 | 半導体単結晶基板およびその製造方法 |
| JPH09251934A (ja) | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハ |
| JP3328193B2 (ja) * | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| JP3516203B2 (ja) * | 1999-11-08 | 2004-04-05 | 株式会社日鉱マテリアルズ | 化合物半導体ウェハ |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2002
- 2002-01-11 JP JP2002004124A patent/JP4162892B2/ja not_active Expired - Lifetime
- 2002-12-17 US US10/472,518 patent/US6900522B2/en not_active Expired - Lifetime
- 2002-12-17 WO PCT/JP2002/013164 patent/WO2003060965A1/ja not_active Ceased
- 2002-12-17 EP EP02786107A patent/EP1465242B1/en not_active Expired - Lifetime
- 2002-12-17 KR KR10-2003-7012325A patent/KR100536932B1/ko not_active Expired - Lifetime
- 2002-12-17 CN CNB028081331A patent/CN1269185C/zh not_active Expired - Lifetime
- 2002-12-17 DE DE60217977T patent/DE60217977T2/de not_active Expired - Lifetime
-
2003
- 2003-01-03 TW TW092100105A patent/TWI291724B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60217977D1 (de) | 2007-03-22 |
| CN1269185C (zh) | 2006-08-09 |
| US20040113236A1 (en) | 2004-06-17 |
| US6900522B2 (en) | 2005-05-31 |
| EP1465242A1 (en) | 2004-10-06 |
| KR20040064612A (ko) | 2004-07-19 |
| EP1465242A4 (en) | 2005-08-17 |
| KR100536932B1 (ko) | 2005-12-14 |
| TWI291724B (en) | 2007-12-21 |
| JP4162892B2 (ja) | 2008-10-08 |
| DE60217977T2 (de) | 2007-05-24 |
| CN1502117A (zh) | 2004-06-02 |
| WO2003060965A1 (en) | 2003-07-24 |
| JP2003209033A (ja) | 2003-07-25 |
| EP1465242B1 (en) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| TW200301931A (en) | Semiconductor wafer and method of manufacturing the same | |
| CN100435288C (zh) | 硅晶片的制造方法 | |
| JP2003229392A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
| JP2009182126A (ja) | 化合物半導体基板の加工方法および化合物半導体基板 | |
| US10559471B2 (en) | Method of manufacturing bonded wafer | |
| WO2011092795A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| JP6737224B2 (ja) | 多層膜soiウェーハの製造方法 | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
| JP2002075923A (ja) | シリコン単結晶インゴットの加工方法 | |
| TWI314758B (en) | Wafer having an asymmetric edge profile and method of making the same | |
| JP6729471B2 (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
| JP5515253B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| JP4151155B2 (ja) | ノッチ付化合物半導体ウェハの製造方法 | |
| CN107104039B (zh) | Ramo4基板及其制造方法 | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| EP3098839B1 (en) | Method for transferring a layer from a single-crystal substrate | |
| JP2010272574A (ja) | 窒化ガリウム基板の製造方法 | |
| JP2004165484A (ja) | 半導体ウェハの加工方法 | |
| JP2002167298A (ja) | 単結晶ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |