KR20040064612A - 반도체 웨이퍼 및 그 제조 방법 - Google Patents

반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20040064612A
KR20040064612A KR10-2003-7012325A KR20037012325A KR20040064612A KR 20040064612 A KR20040064612 A KR 20040064612A KR 20037012325 A KR20037012325 A KR 20037012325A KR 20040064612 A KR20040064612 A KR 20040064612A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor wafer
main surface
inclined surface
mirror
Prior art date
Application number
KR10-2003-7012325A
Other languages
English (en)
Other versions
KR100536932B1 (ko
Inventor
구리타히데키
나카무라마사시
Original Assignee
가부시키 가이샤 닛코 마테리알즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키 가이샤 닛코 마테리알즈 filed Critical 가부시키 가이샤 닛코 마테리알즈
Publication of KR20040064612A publication Critical patent/KR20040064612A/ko
Application granted granted Critical
Publication of KR100536932B1 publication Critical patent/KR100536932B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

둘레 에지부에 모따기 가공이 실시되고, 그 후에 적어도 주면(主面)측에 경면(鏡面) 가공이 실시된 반도체 웨이퍼(w)로서, 둘레 에지부에 주면(10)에 대한 경사각(θ)이 5°이상 25°이하이며, 또한 웨이퍼 반경 방향의 길이(L)가 100㎛ 이상인 경사면(21)을 가지도록 하고, 또한 상기 경사면(21)은 웨이퍼 외주측에 비경면 부분(21b)을 가지도록 했다.

Description

반도체 웨이퍼 및 그 제조 방법 {SEMICONDUCTOR WAFER AND METHOD FOR PRODUCING THE SAME}
종래 반도체 웨이퍼의 둘레 에지부에는, 반도체 소자의 제조 프로세스 중에 깨짐이나 균열이 발생하는 것을 방지하기 위해, 모따기로 불려지는 가공이 실시되는 것이 일반적이다. 이 모따기 가공에는, 에피택셜 막을 형성하는 표면(이하, 주면이라고 함)과 이면(裏面)이 매끄러운 곡선으로 이어질 수 있도록 반도체 웨이퍼의 둘레 에지부를 원호형으로 가공하는 방법과, 주면 및 이면과 웨이퍼 둘레 에지부 단면(端面)이 직각으로 교차하지 않도록 반도체 웨이퍼의 둘레 에지부를 테이퍼형으로 가공하는 방법이 있다. 특히, 둘레 에지부를 원호형으로 시공한 경우에는, 반도체 웨이퍼의 주면과 이면을 완전한 원호로 매끄럽게 연결하므로, 웨이퍼 둘레 에지부에 균열이나 깨짐이 발생하는 것을 방지하는 데 매우 유리하다.
이와 같이 모따기 가공이 실시된 반도체 웨이퍼는 주면만, 또는 주면과 이면의 양면이 경면(鏡面)으로 마무리된 후, 주면에 여러 가지 조성(組成)의 에피택셜 막이 성장된다.
그러나, 전술한 바와 같은 방법으로 모따기 가공이 실시되고, 또한 주면측이 경면 마무리된 반도체 웨이퍼를 기판으로서 사용하고, 그 주면에 에피택셜 막을 성장시키면, 주면 및 주면측의 모따기 가공부에는 정상적인 에피택셜 막이 형성되지만, 웨이퍼 외주측의 모따기 가공부에 단결정화되어 있지 않은 이상(異常) 성장이 발생하는 경우가 있었다. 또한 이 이상 성장에 기인하는 일그러짐이나, 성장한 에피택셜 막 중에 내재하는 일그러짐 때문에, 이상 성장부로부터 에피택셜 막을 향해 마이크로크랙이라고 불려지는 쐐기 형상의 결함이 발생하는 일이 있었다.
그리고, 전술한 결정 내부의 일그러짐 및 쐐기 형상의 절삭 깊이(마이크로크랙)를 계기로 에피택셜 성장 후에 기판이 파손되어 버리는 일도 있었다. 그리고, 이와 같은 현상은 성장시키는 에피택셜 막이 두꺼워질수록 현저하게 발생하는 경향이 있었다.
상기 문제를 해결하기 위해, 본 발명은 웨이퍼 주면에 에피택셜 성장을 실행했을 때에, 웨이퍼 둘레 에지부에서 마이크로크랙이 형성되고, 그것을 계기로 웨이퍼가 파손되는 것을 유효하게 방지할 수 있는 반도체 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 표면에 에피택셜 층(epitaxial layer)을 성장시키는 반도체 웨이퍼 및 그 제조 방법에 관한 것이며, 특히 에피택셜 층을 성장시킬 때에 웨이퍼 둘레 에지부에서 마이크로크랙 등의 결함이 발생하는 것을 유효하게 방지하는 기술에 관한 것이다.
도 1은 본 발명에 관한 반도체 웨이퍼의 개략도이다.
도 2는 본 발명의 반도체 웨이퍼를 기판으로 하여 에피택셜 성장시켰을 때의 주면측 개략도이다.
도 3은 모따기 가공에 의해 경사면의 경사각, 웨이퍼 반경 방향의 길이(L), 비경면 부분의 길이(L2)의 관계를 나타내는 그래프이다.
도 4는 종래 기술에 의한 모따기 가공을 실시한 반도체 웨이퍼를 기판으로 하여 에피택셜 성장시켰을 때의 에피택셜 막 부착 반도체 웨이퍼의 개략도이다.
도 5는 도 4의 모따기 가공부(20)에 대하여 웨이퍼 주면의 둘레 에지부[에피택셜 막(30)과 이상 성장부(50)와의 경계]를 상세하게 나타낸 확대도이다.
이하 본 발명을 완성하기에 이른 경위에 대하여 간단히 설명한다.
먼저, 본 발명자 등은 종래의 모따기 가공 방법 중에서도 주면과 이면이 매끄러운 곡선으로 이어지도록 둘레 에지부를 원호형으로 가공한 반도체 웨이퍼를 기판으로 하여 에피택셜 성장을 실행한 경우에, 에피택셜 막 부착 반도체 웨이퍼가 파손되는 메커니즘에 대하여 검토했다.
구체적으로는, 반경 250㎛의 모따기 가공을 실시한 두께 500㎛의 반도체 웨이퍼를 기판으로 하여 에피택셜 성장을 실행하고, 형성된 에피택셜 막을 조사하는 실험을 실행했다. 그 결과를 도 4 및 도 5에 나타낸다.
도 4는 상기 실험에 의해 얻어진 에피택셜 막 부착 반도체 웨이퍼의 개략도이다. 도 4에 나타낸 바와 같이, 주면(10) 및 모따기 가공부(20) 중 주면에 가까운 부분에는 정상적으로 단결정화된 에피택셜 층(30)이 형성되고, 모따기 가공부(20) 중 외주측 부분에는 이상 성장(50)이 형성되어 있었다.
이 모따기 가공부(20)에 대하여, 웨이퍼 둘레 에지 부분[에피택셜 막(30)과 이상 성장부(50)와의 경계]을 확대하여 나타낸 것이 도 5이다. 도 5에 나타낸 바와 같이, 이상 성장(50)과 에피택셜 막(30)의 경계로부터 에피택셜 막(30) 내를 향해 마이크로크랙(C)이 발생되어 있었다.
이들 결과로부터, 웨이퍼 둘레 에지를 원호형으로 모따기 가공한 경우에는 모따기 가공부(특히 외주측)에서 이상 성장이 발생하고, 이상 성장과 에피택셜과의 경계에 마이크로크랙(C)이 발생하는 것을 알았다.
또한 본 발명자 등은 상기 실험 결과를 기초로 이상 성장이 발생하는 원인을 추구하여, 모따기 가공부의 외주측에서는 면 방위가 주면의 면 방위로부터 크게 경사져 있기 때문에 이상 성장이 발생하기 쉽다는 생각에 도달했다. 한편, 마이크로크랙에 대해서는, 이상 성장에 기인하는 일그러짐이나, 에피택셜 막과 기판의 격자 부정합(不整合)에 기인하는 일그러짐이 원인으로 되어, 이들 일그러짐의 응력을 받기 쉬운 에피택셜 막에 발생하기 쉬워진다고 생각했다. 즉, 에피택셜 막(30)과 이상 성장(50)과의 경계에서는, 단결정화되어 있는 부분과 그렇지 않은 부분이 인접하기 때문에, 그에 기인하는 일그러짐이 마이크로크랙의 발생을 불러 일으켜, 웨이퍼 중앙을 향해 신장된다고 생각했다.
그리고, 모따기 가공부의 면 방위가 주면의 면 방위로부터 크게 경사지지 않도록 한 반도체 웨이퍼에 의해, 이상 성장의 발생을 막을 수 있고, 나아가서는 마이크로크랙의 발생을 억제할 수 있다는 식견을 얻고, 웨이퍼 주면의 둘레 에지부에 주면의 면 방위에 비교적 가까운 면 방위를 가진 경사면을 어느 일정 길이 이상 형성하는 방법을 안출했다. 이에 따라, 주면과 모따기 가공부 사이에 가파른 경계는 없어지고, 표면의 결정학적(結晶學的) 방위(면 방위)를 완만하게 변화시킬 수 있었다.
다음에, 본 발명자 등은 주면의 둘레 에지부에 전술한 경사면을 형성하는 동시에, 웨이퍼의 깨짐이나 균열이 발생하는 것을 유효하게 방지하기 위해 웨이퍼 둘레 에지부를 원호형으로 가공한 반도체 웨이퍼에 대하여 실험했다. 구체적으로는, 도 1에 나타낸 바와 같이, 주면(10)의 둘레 에지부에 경사면(21)을 형성하는 동시에, 또한 최외주 부분에 원호형 가공부(22)를 형성한 반도체 웨이퍼를 기판으로 하여 에피택셜 성장시키는 실험을 실행했다. 그 결과, 원호형 가공부(22)에는 이상 성장이 발생하는 것을 알았다. 이 결과는 앞서의 실험으로부터도 용이하게 예측할수 있었다.
그래서, 이 이상 성장과 에피택셜 막 사이의 일그러짐을 감소시키는 방법에 대하여 검토하고, 경사면(21)의 일부(외주측)를 경면화화지 않도록 경면 연마를 실행하는 방법을 안출했다.
도 2는 상기 방법으로 경면 연마한 반도체 웨이퍼를 기판으로 하여 에피택셜 성장시켰을 때의 에피택셜 막 부착 반도체 웨이퍼의 개략도이다. 즉, 상기 방법으로 경면 연마한 반도체 웨이퍼를 기판으로 하여 에피택셜 성장시킨 경우에는, 주면(10) 및 경면화된 경사면(21a)에는 에피택셜 막(30)이 형성되고, 경면화되어 있지 않은 경사면(21b)에는 완전하게 단결정화되어 있지 않은 성장막(40)이 형성되고, 원호형 가공부(22)에는 이상 성장(50)이 형성되었다.
이 경우, 주면(10)으로부터 원호형 가공부(30)에 이르는 사이에, 면 방위가 주면에 가깝고 또한 경면화되지 않은 경사면(21b)이 존재하기 때문에, 이상 성장이 이 부분을 넘어 주면의 근방까지 미치는 일은 없었다. 또 경면화되지 않은 경사면(21b)에 형성되는 박막에 마이크로크랙이 발생하는 일도 없었다.
즉, 원호형 가공부(22)에 이상 성장(50)이 형성되어도, 상기 비경면 부분(21b)에 형성된 성장막(40)이 버퍼의 역할을 수행하기 때문에, 상기 이상 성장에 기인하는 일그러짐이 에피택셜 막(30)에 미치는 것을 방지할 수 있었다. 또 완전하게 단결정화되어 있지 않은 성장막(40)에 의해, 이상 성장(50)에 기인하는 일그러짐을 작게 할 수 있으므로, 일그러짐에 기인하는 마이크로크랙이 발생하는 것을 회피할 수 있었다.
다음에, 본 발명자 등은 모따기 가공부(20)의 경사면(21)이 주면과 이루는 각도(θ)와, 웨이퍼 반경 방향의 경사면 길이(L)에 대하여 검토했다. 구체적으로는, 도 1에 나타내는 반도체 웨이퍼에 있어서, 주면으로부터의 경사(θ)를 0∼45°의 범위에서 변경하고, 각각의 경사각에서 경사면(21)의 길이(L)가 50∼1000㎛로 되도록 모따기 가공을 실행하고, 각 웨이퍼에 대하여 동일한 경면 가공을 실시했을 때에, 경면화하지 않은 경사면의 길이(L2)를 측정하는 실험을 실행했다. 또 각 웨이퍼를 기판으로 하여 에피택셜 성장을 실행했을 때의 성장막의 조사를 실행했다.
실험 결과를 도 3에 나타낸다. 이 실험으로부터 경사면의 경사각을 25°이상으로 하면, 웨이퍼 반경 방향의 경사면 길이(L)에 관계 없이 경사면(21)에는 이상 성장이 발생하는 것이 판명되었다.
또 경사면(21)의 웨이퍼 반경 방향의 길이(L)를 100㎛ 이하(도 3 중의 □ 표시와 ■ 표시)로 하면, 원호형 가공부(22)에 발생한 이상 성장(50)과 인접하는 성장막(에피택셜 막)에 마이크로크랙이 발생하는 것이 판명되었다. 이에 따라, 경사면(21)의 웨이퍼 반경 방향의 길이(L)를 100㎛ 이하로 하면, 경사면(21)에 비경면 부분이 형성되지 않거나, 또는 매우 짧아지기 때문에, 경사면의 거의 전체에 단결정화된 정상적인 에피택셜 막이 형성되므로, 이상 성장과의 일그러짐이 발생하여 마이크로크랙이 발생한다고 추측할 수 있었다. 이에 따라, 비경면 부분을 50㎛ 이상 남기게 경면 가공하도록 했다.
이상의 실험 결과로부터 모따기 가공에 의해 5°이상 25°이하의 경사각을 가지는 경사면(21)을 형성함으로써 경사면(21)에 이상 성장이 발생하지 않도록 할수 있는 동시에, 경사면(21)에 비경면 부분(21b)을 50㎛ 이상 남기도록 경면 가공을 실행함으로써, 이상 성장의 일그러짐에 기인하는 마이크로크랙의 발생을 효과적으로 억제할 수 있는 것을 밝혀냈다.
본 발명은 상기 식견에 따라 완성된 것이며, 둘레 에지부에 모따기 가공이 실시되고, 그 후에 적어도 주면측에 경면 가공이 실시된 반도체 웨이퍼로서, 웨이퍼 둘레 에지부에 경사각이 5°이상 25°이하의 경사면을 가지도록 한 것이다.
이에 따라, 웨이퍼 둘레 에지부에 형성된 모따기 가공부(경사면)에 이상 성장이 발생하는 것을 방지할 수 있으므로, 에피택셜 막과 이상 성장과의 일그러짐에 기인하여 마이크로크랙이 발생하는 일도 없어진다.
또 상기 경사면의 웨이퍼 반경 방향의 길이를 100㎛ 이상으로 함으로써, 반도체 소자의 제조 공정에서 균열이나 깨짐이 발생하는 것을 유효하게 회피할 수 있다.
또한 상기 경사면은 웨이퍼 외주측에 비경면 부분을 가지도록 했다. 즉, 상기 비경면 부분에 완전한 단결정이 되지 않은(단결정과 비단결정이 혼재하는) 성장막을 형성함으로써, 이상 성장 부분(비단결정)과의 일그러짐도 작게 할 수 있어, 일그러짐에 기인하는 마이크로크랙이 발생하는 것을 회피할 수 있다. 그리고, 상기 비경면 부분을 50㎛ 이상으로 하는 것이 바람직하다.
또 반도체 웨이퍼의 제조 공정에 있어서, 웨이퍼 둘레 에지부에 주면에 대한 경사각이 5°이상 25°이하이며, 또한 웨이퍼 반경 방향의 길이가 100㎛ 이상인 경사면을 형성하는 모따기 가공 공정과, 상기 주면측 경사면의 웨이퍼 외주측에 비경면 부분이 남도록 연마하는 경면 가공 공정을 구비함으로써, 에피택셜 성장용 기판으로서 적합한 반도체 웨이퍼를 제조할 수 있다.
또 전술한 반도체 웨이퍼를 기판으로 하여, 주면에 에피택셜 성장막을 형성함으로써, 고품질의 에피택셜 막 부착 반도체 웨이퍼를 얻을 수 있다.
이하, 본 발명의 바람직한 실시예를 도면에 따라 설명한다.
먼저, 액체 밀봉 초크랄스키(Liquid Encapsulated Czochralski; LEC)법에 의해 n형 InP 단결정을 (100) 방향으로 성장시켰다. 이 단결정을 직경 2인치의 원주형으로 가공하고, 표면이 (100)면이 되도록 슬라이싱하여 반도체 웨이퍼(W)를 잘라 냈다.
다음에, 모따기 가공에 의해 상기 반도체 웨이퍼(W)의 둘레 에지부를 도 1에 나타내는 모따기 형상으로 연삭(硏削)했다. 이 때, 주면측에는 주면(10)이 되는 (100)면으로부터 11°경사진 경사면(21)을 형성했다. 또한 경사면(21)의 외측에는 원호형 가공부(22)를 형성했다.
다음에, 이 반도체 웨이퍼(W)의 표면을 경면 연마했다. 이 경면 연마가 종료된 시점에서 경사면(21)의 길이(L)가 300㎛로 되도록 모따기 공정에서의 경사면(21)의 길이(L)를 설정했다. 그리고, 이 때의 비경면 부분의 길이(L2)는 50㎛였다. 이 설정값은 모따기 후의 표면 연마 여유 부분을 일정하게 하면, 기하학적으로 구할 수 있다.
다음에, 전술한 바와 같이 모따기 가공 및 경면 가공을 실시한 반도체 웨이퍼(W)를 기판으로 하고, MOCAD법에 의해 InP(1㎛)/InGaAs(4㎛)/InP(1㎛)인 조성의 에피택셜 막을 성장시켰다. 그리고, 이 구조는 PIN과 같은 광 디바이스에서 널리 사용된다.
그리고 에피택셜 성장 후에 에피택셜 막의 표면을 관찰했지만, 이상 성장이나 마이크로크랙이라고 하는 결함은 보이지 않았다.
다음에, 비교를 위해 본 실시예와 동일하게 InP 단결정 잉곳으로부터 잘라낸 웨이퍼에, 주면과 이면을 매끄러운 원호로 잇는 종래의 모따기 가공을 실시하고, 또한 경면 연마를 실시한 웨이퍼를 기판으로 하여 에피택셜 성장을 실행하고, 에피택셜 막의 표면을 관찰했다. 그 결과, 웨이퍼 둘레 에지부(모따기 가공부)에 이상 성장이 여기 저기에 보였다. 또한 이상 성장부로부터 웨이퍼의 중심을 향해 마이크로크랙 결함이 발생하고 있었다.
본 실시예에서는, 웨이퍼 둘레 에지부에 주면에 대한 경사각이 11°의 경사면을 형성하고, 또한 상기 경사면의 웨이퍼 반경 방향의 길이를 300㎛로 했으므로, 웨이퍼 주면측의 모따기 가공부(경사면)에 이상 성장이 발생하는 것을 방지할 수 있는 동시에, 에피택셜 막과 이상 성장과의 일그러짐에 기인하여 마이크로크랙이 발생하는 것을 방지할 수 있었다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 변경 가능하다.
예를 들면, 경사면의 경사각은 5°이상 25°이하의 범위에서 변경 가능하며, 경면 가공 후에 경사면의 반경 방향의 길이가 100㎛ 이상이 되도록 하면 동일한 효과를 얻을 수 있다.
그리고, 경사면 중 경면 가공한 후에 비경면으로서 남는 부분은 50㎛ 이상인 것이 바람직하며, 이 조건을 충족시키면 경면 가공에서의 가공 조건은 특히 제한되지 않는다.
본 발명에 의하면, 둘레 에지부에 모따기 가공이 실시되고, 그 후에 적어도 주면측에 경면 가공이 실시된 반도체 웨이퍼로서, 웨이퍼 둘레 에지부에 주면에 대한 경사각이 5° 이상 25°이하이며, 또한 웨이퍼 반경 방향의 길이가 100㎛ 이상인 경사면을 가지도록 하고, 또한 상기 경사면은 웨이퍼 외주측에 비경면 부분을 가지도록 했으므로, 웨이퍼 둘레 에지의 모따기 가공부(경사면)에 이상 성장이 발생하는 것을 방지할 수 있는 동시에, 에피택셜 막과 이상 성장과의 일그러짐에 기인하여 마이크로크랙이 발생하는 것을 방지할 수 있다고 하는 효과를 나타낸다.
이상의 설명에서는, InP 단결정의 반도체 웨이퍼를 기판으로서 사용하고, 그 주면 상에 InP/InGaAs/InP측을 에피택셜 성장시키는 경우에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, III-V족 화합물 반도체 단결정 또는 그 밖의 반도체 단결정을 기판으로 하고, 이 기판의 주면 상에 기판과 비교적 격자 정수가 가까운 화합물 반도체층을 에피택셜 성장시키는 경우에 이용할 수 있다.

Claims (5)

  1. 둘레 에지부에 모따기 가공이 실시되고, 그 후에 적어도 주면(主面)측에 경면(鏡面) 가공이 실시된 반도체 웨이퍼로서,
    둘레 에지부에 주면에 대한 경사각이 5°이상 25°이하인 경사면을 가지는 것을 특징으로 하는 반도체 웨이퍼.
  2. 제1항에 있어서,
    상기 경사면은 웨이퍼 반경 방향의 길이가 100㎛ 이상인 것을 특징으로 하는 반도체 웨이퍼.
  3. 제1항에 있어서,
    상기 주면측의 경사면은 웨이퍼 외주측에 비경면 부분을 가지는 것을 특징으로 하는 반도체 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항 기재의 반도체 웨이퍼를 기판으로 하고, 상기 기판 상에 에피택셜(epitaxial) 성장막이 형성되는 것을 특징으로 하는 반도체 웨이퍼.
  5. 웨이퍼 둘레 에지부에, 주면에 대한 경사각이 5°이상 25°이하이며, 또한웨이퍼 반경 방향의 길이가 100㎛ 이상인 경사면을 형성하는 모따기 가공 공정과,
    상기 주면측 경사면의 웨이퍼 외주측에 비경면 부분이 남도록 연마하는 경면 가공 공정을 구비하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
KR10-2003-7012325A 2002-01-11 2002-12-17 반도체 웨이퍼 및 그 제조 방법 KR100536932B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00004124 2002-01-11
JP2002004124A JP4162892B2 (ja) 2002-01-11 2002-01-11 半導体ウェハおよびその製造方法
PCT/JP2002/013164 WO2003060965A1 (fr) 2002-01-11 2002-12-17 Plaquette a semi-conducteurs et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20040064612A true KR20040064612A (ko) 2004-07-19
KR100536932B1 KR100536932B1 (ko) 2005-12-14

Family

ID=19190960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012325A KR100536932B1 (ko) 2002-01-11 2002-12-17 반도체 웨이퍼 및 그 제조 방법

Country Status (8)

Country Link
US (1) US6900522B2 (ko)
EP (1) EP1465242B1 (ko)
JP (1) JP4162892B2 (ko)
KR (1) KR100536932B1 (ko)
CN (1) CN1269185C (ko)
DE (1) DE60217977T2 (ko)
TW (1) TWI291724B (ko)
WO (1) WO2003060965A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580311B1 (ja) * 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
US8710665B2 (en) * 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
US20120028555A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Grinding Tool For Trapezoid Grinding Of A Wafer
JP2013008769A (ja) * 2011-06-23 2013-01-10 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
CN116097404A (zh) 2021-09-07 2023-05-09 Ｊｘ金属株式会社 磷化铟基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504544B1 (ko) * 1970-12-21 1975-02-20
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
JP3027882B2 (ja) * 1992-07-31 2000-04-04 信越半導体株式会社 ウエーハ面取部研磨装置
JP2825048B2 (ja) 1992-08-10 1998-11-18 信越半導体株式会社 半導体シリコン基板
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP3516203B2 (ja) * 1999-11-08 2004-04-05 株式会社日鉱マテリアルズ 化合物半導体ウェハ
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US20040113236A1 (en) 2004-06-17
JP4162892B2 (ja) 2008-10-08
EP1465242A4 (en) 2005-08-17
JP2003209033A (ja) 2003-07-25
DE60217977D1 (de) 2007-03-22
KR100536932B1 (ko) 2005-12-14
CN1502117A (zh) 2004-06-02
WO2003060965A1 (fr) 2003-07-24
TWI291724B (en) 2007-12-21
DE60217977T2 (de) 2007-05-24
CN1269185C (zh) 2006-08-09
TW200301931A (en) 2003-07-16
EP1465242A1 (en) 2004-10-06
US6900522B2 (en) 2005-05-31
EP1465242B1 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100536932B1 (ko) 반도체 웨이퍼 및 그 제조 방법
US7964475B2 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
EP3933891A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
WO2015159342A1 (ja) 窒化物半導体単結晶基板の製造方法
US20220199770A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
CN107623028B (zh) 半导体基板及其加工方法
JP2012156246A (ja) 半導体ウェハ及び半導体デバイスウェハ
EP3933077A1 (en) Indium phosphide substrate
US20060281283A1 (en) Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method
JPH02143532A (ja) 半導体ウェーハの不純物除去方法
JP2003218033A (ja) エピタキシャル成長方法
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
TW202226354A (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
EP1988194B1 (en) Substrate for growing of compound semiconductor and method of epitaxial growth
US20160076169A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP2009051678A (ja) サファイア基板の製造方法
KR20000066759A (ko) 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
US12065759B2 (en) Indium phosphide substrate
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
JP2836551B2 (ja) Ｉｉｉ−ｖ族化合物半導体ウエハ
US20230349071A1 (en) Crystal Structure Orientation in Semiconductor Semi-Finished Products and Semiconductor Substrates for Fissure Reduction and Method of Setting Same
TW201802307A (zh) 半導體基板及其加工方法
JP2005032804A (ja) 半導体ウェハの加工方法
EP3191626A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP3531205B2 (ja) エピタキシャル成長用基板およびエピタキシャルウエハ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 13