TW200300969A - Pasted wafer and method for producing pasted wafer - Google Patents

Pasted wafer and method for producing pasted wafer Download PDF

Info

Publication number
TW200300969A
TW200300969A TW091134820A TW91134820A TW200300969A TW 200300969 A TW200300969 A TW 200300969A TW 091134820 A TW091134820 A TW 091134820A TW 91134820 A TW91134820 A TW 91134820A TW 200300969 A TW200300969 A TW 200300969A
Authority
TW
Taiwan
Prior art keywords
wafer
crystal silicon
silicon wafer
single crystal
orientation
Prior art date
Application number
TW091134820A
Other languages
English (en)
Other versions
TWI290735B (en
Inventor
Kiyoshi Mitani
Kiyoshi Demizu
Isao Yokokawa
Tadahiro Ohmi
Shigetoshi Sugawa
Original Assignee
Shin Etsu Handotai K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai K K filed Critical Shin Etsu Handotai K K
Publication of TW200300969A publication Critical patent/TW200300969A/zh
Application granted granted Critical
Publication of TWI290735B publication Critical patent/TWI290735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Description

200300969 A7 ___B7 五、發明説明（1 ) 一·發明所屬之技術領域 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於使用單晶矽晶圓之貼合晶圓及其製造方 法’特別是關於適用在MIS(MOS)型裝置之貼合晶圓及其製 造方法。 二·先前技術 對於利用單晶矽晶圓所製作的MIS(金屬/絕緣膜/矽） 型電晶體之閘極絕緣膜，被要求具有：低洩漏電流特性、 低界面位準密度、高載子植入耐獸性等之高性能電氣特性 、高可靠性。滿足這些要求之閘極絕緣膜（主要，氧化矽 膜）形成技術，在先前係利用使用氧分子和水分子之800 t 以上的熱氧化劑數。 經濟部智慧財產局Μ工消費合作社印製 使用此熱氧化技術而能獲得良好之氧化膜/矽界面特 性、氧化膜之耐壓特性、洩漏電流特性的是以往使用具有 { 100丨之矽晶圓，或者由丨100丨傾斜4°之程度的面方位 的矽晶圓時。此係起因於形成在丨100丨面之閘極氧化膜的 界面位準與其它的結晶面相比低。如在由此以外之其它的 面方位所形成的矽晶圓形成使用熱氧化技術之閘極氧化膜 ，氧化膜/矽界面的界面位準密度高，而且，氧化膜之耐 壓特性、洩漏電流特性不好等，電氣特性差。 因此，形成以所謂M0S(金屬/氧化矽膜/矽）型電晶體 所代表的MIS型半導體裝置之矽晶圓，在以往係使用具有{ 100 }之晶圓，或者由{ 100丨傾斜4°程度之面方位的晶圓 -5- 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 200300969 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2 ) 近年來’不依存於矽晶圓之表面的面方位，形成良質 絶緣膜之手法被開發完成（參考2 0 0 0 S y m ρ 〇 s i u m ο η V L S I Technology, Honolulu, Hawaii, June 13 th-15th ， 2 000 Advantage of Radical Oxidation for Improving Reliability of Ultra-Thin Gate Oxide”）。因此，如依據此手 法，可以說不需要將製作MIS型半導體裝置之晶圓的面方位 限定在丨100丨面。 另一方面，MISFET之通道方向的載子移動度在具有（ 11 0丨面之晶圓的特性方向中，有其移動度變成2倍以上之 情形，很淸楚會使源極-汲極間電流値增加。 因此，作爲製作MIS型裝置之晶圓，如利用丨110丨之 單晶矽晶圓’而以前述之不依存面方位的良質絕緣膜形成 手法來形成閘極絕緣膜，認爲可以製作具有習知上沒有之 優異特性的MIS裝置。 三·發明內容 發明之揭示 可是，丨110 }之單晶矽晶圓，由於其之原子排列爲1 軸對稱（2次對稱）故，與習知的2軸對稱（4次對稱）之{ 1 00丨的單晶矽晶圓相比，容易因熱處理而變形，由本發明 者等之實驗淸楚知道如此並不適用於MIS裝置製作製程。 因此，本發明之目的在於提供：克服上述結構上之問 題點，活用{ 110丨之單晶矽晶圓而能獲得具有優異特性之 MIS裝置的晶圓、及其製造方法。 (請先閱讀背面之注意事項再填寫本頁) •I >項再填. 裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 200300969 A7 ___B7 五、發明説明（3 ) 爲了解決上述問題點’本發明窆少係一種在單晶矽晶 圓上積層有單晶砂層之貼合晶圓’其特徵爲：前述單晶矽 層之結晶面方位爲丨1 1 0 }’而且前述單晶矽晶圓的結晶面 方位爲ί 100 }。 在此情形，則述單晶矽層的結晶面方位可以在由丨U 〇 1偏差1 5。以內者，前述單晶矽晶圓之結晶面方位可以在由 { 100丨偏差15°以內者。 另外’也可以做成在前述單晶矽晶圓與前述單晶矽層 之間具有絕緣膜之構造。 另外，前述單晶矽層之結晶面方位爲（i i 〇 )，該（ 110)之面的[-110]方向’如與前述單晶矽晶圓之< 110>方 向平行或者垂直則更好。 本發明之貼合晶圓在直徑200mm以上之情形特別有效。 本發明之貼合晶圓的製造方法，其特徵爲：直接或者 介由絕緣膜以貼合至少結晶面方位爲丨11 0丨之第1單晶矽 晶圓，及結晶面方位爲丨100丨之第2單晶矽晶圓後，薄膜 化前述第1單晶矽晶圓。 另外，本發明係一種貼合晶圓的製造方法，該方法係 至少由第丨單晶矽晶圓之表面植入氫離子或者稀有氣體離子 之至少其中一者，在第1單晶矽晶圓中形成離子植入層，在 貼合該第1單晶矽晶圓與第2單晶矽晶圓後，利用前述離子 植入層剝離前述第1單晶矽晶圓之貼合晶圓的製造方法，其 特徵爲： 前述第1單晶矽晶圓係使用結晶面方位爲丨1 1〇丨之單 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -士 °-· - - - - 1 —is·· m .....11 wmmmmmm 一一 n^— ml 線 經濟部智慧財產局員工消費合作社印製 200300969 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（4 ) 晶矽晶圓，前述第2單晶矽晶圓係使用結晶面方位爲丨100 丨之單晶砂晶圓。 在此情形下，最好將植入前述第1單晶砂晶圓之表面的 離子之植入角度由垂直丨110丨之方向傾斜而植入。 另外，也可以在前述第1單晶矽晶圓之表面形成絕緣膜 後，通過該絕緣膜而進行前述離子植入。另外，也可以在 前述第2單晶矽晶圚之表面形成絕緣膜後，介由該絕緣膜以 進行與前述第1單晶矽晶圓之貼合。 在此情形下，可以使用前述第1單晶矽晶圓之結晶面方 位由ί 110丨偏差15°以內者，可以使用前述第2單晶矽晶圓 之結晶面方位由丨100}偏差15°以內者。 另外，前述第1單晶砂晶圓係使用結晶面方位爲（11 〇 )者，如該（110 )面之[-110]方向與前述第2單晶矽晶圓之 < 110 >方向平行或者垂直而進行貼合，則更好。 在本發明之貼合晶圓的製造方法中，在使用前述第1單 晶矽晶圓以及第2單晶矽晶圓之直徑爲200mm以上者時，特 別有效。 如以上說明般地，如依據本發明，可以提供：在成爲 形成MOS裝置等之活性層的單晶矽層適用能夠獲得載子之 高移動度的丨11 0丨，且不易產生因熱處理所導致之變形的 貼合晶圓。另外，藉由使單晶矽層之移動度變大的方向與 支持基板容易劈開之方向一致，也可以具有容易小片化貼 合晶圓之優點。 (讀先閱讀背面之注意事項再填寫本頁) -裝· 訂 -線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -8 - 經濟部智慧財產局員工消費合作社印製 200300969 ΑΊ __ β7 五、發明説明（5 ) 四·實施方式 發明的最好實施形態 以下’詳細說明本發明之實施形態，但是，本發明並 不限定於這些。 如前所述，適用於MIS型裝置的矽晶圓之面方位很久以 0fJ便知道爲丨100丨，發現此現象之當時的矽晶圓之直徑則 只是4英吋（丨Q〇mm )以下之小口徑。因此，即使其後矽晶 圓的大口徑化向前邁進，作爲MIS型裝置還是只使用{ 100 }之砂晶圓，{ 11 0丨之矽晶圓並沒有被使用在MIS型裝置 〇 另一方面，近年來，由於知道關於MIS型裝置之丨1 1 0 }的矽晶圓的優越性，因此，丨110丨之矽晶圓的利用價値 提高。 如此’接受不依存單晶矽晶圓之面方位而形成良質絕 緣膜之手法被開發出來，以及在具有{ 11 〇丨面之晶圓的特 定方向中，P通道型MISFET的移動度變成2倍以上（N通道 型MISFET之情形，爲提升40%以上），本發明者等乃構思 在丨110丨之單晶矽晶圓形成前述絕緣膜以製作MISFET。 因此，製作在通常之量產工程中幾乎未被製作的丨110 }之單晶矽晶圓，爲了決定該MIS裝置製作製程條件，與通 常的丨1 0 0丨之單晶砂晶圓同時投入熱處理工程而做比較時 ，由以下之實驗結果得知：丨11 〇丨之單晶矽晶圓與{ 100 }相比，非常容易變形。 -------—裝——：—訂-----線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇X 297公釐） -9- 200300969
五、發明説明（6 ) <實驗條件> (使用晶圓） (請先閲讀背面之注意事項再填寫本頁) 準備直徑200mm而在面方位以外爲相同規格的丨丨i〇丨 與丨〖00丨之單晶矽晶圓。熱處理前之變形的大小，都I在 1 0 // m以下。 (熱處理條件） 橫型熱處理爐、氮氣環境1 10(TC、1小時、放A拿出溫 度 800°C。 <實驗結果> 相對於ί 1 0 0丨晶圓在熱處理後，變形之大小也I隹持在 1 0 A m以下，丨11 0丨晶圓之熱處理後，變形大到無法以背 面吸附之處理裝置加以吸附，變形的大小爲無法測量（數 10 0 // m 以上）。 經濟部智慧財產局員工消費合作社印製 由上述之實驗結果可以理解，在單純製作丨1 1 〇丨之石夕 晶圓’利用其以製作MIS型裝置時’由於裝置製造製程中的 熱處理，晶圓大爲變形，知道無法進行裝置製造。此事實 係由於此次利用此種直徑200mm之大口徑晶圓之實驗而第一 次弄淸楚。 當然，即使在直徑4英吋以下之小口徑爲主流之時代中 ，由於製造各種種類之裝置的目的，也有製造丨11 〇丨之矽 晶圓’但是由於係小口徑之故，很幸運地，即使施加熱處 理，其結果也沒有變形爲妨礙繼續裝置製造製程之程度。 之後，隨著時代的進步，可以製造之矽晶圓的直徑變 大，而且，半導體裝置之主流變成MIS型裝置，作爲積體電 本紙張尺度適用中國國家標準（CNS ) A4規格（210、乂297公釐） 200300969 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（7 ) 路用使用之矽晶圓的面方位幾乎都變成{ 1 0 〇丨之矽晶圓。 而且，除了 一部份之感測器用等之特殊用途外，幾乎沒有 使用丨I 10丨之矽晶圓。 由此種情形到進行述貫驗爲止，全然不知道直徑200 之丨1 1 0丨的砂晶圓由於在ΜIS型裝置製造製程中通常所實 施之熱處理而大爲變形，使得裝置製造變成不可能。另外 ，在今後成爲主流之直徑300mm之矽晶圓和更朝其以上之大 口徑化進步之情形下，具有丨1 1 〇丨之面方位的矽晶圓，由 於熱處理其變形變得更大，可以預想會成爲裝置製造的大 障礙。 因此，本發明者等根據上述實驗結果，構想貼合可以 兼顧丨1 10丨之單晶矽晶圓對MIS裝置的優點，以及丨100 } 之單晶矽晶圓在機械強度面的優點之這些面方位不同的晶 圓以構成貼合晶圓，而完成本發明。 以下，在本發明中，以藉由離子植入剝離法（靈巧切 割法（smartcut)(登錄商標））之貼合SOI晶圓爲例，更具體 做說明，但是本發明並不限定於此。 第1圖係顯示本發明之貼合SOI晶圓的製造流程之一例 。首先，在工程（a )中，準備結晶面方位爲丨1 10丨之鏡 面硏磨的單晶矽晶圓以作爲變成形成有裝置之單晶矽層的 第1單晶矽晶圓1。在此情形，第1單晶矽晶圓1之面方位雖 期望很正確爲丨110丨，但是由前述之MIS裝置的移動度提 升、以及閘極絕緣膜/矽的界面位準密度降低之觀點，容 許15°程度之偏差，最好在10°以內，更爲理想爲在5°以 (請先閱讀背面之注意事項再填寫本頁) 裝— J 、1τ· 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ 11 _ 200300969 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（8 ) 內。另外，第2單晶矽晶圓2係支持形成有裝置之單晶砂層 的支持基板，結晶面方位如係丨1〇〇丨之晶圓，爲泛用性高 之面方位，同時，也具有優異之變形耐受性之故，較爲理 想。在此情形，對於丨10 0丨，如在1 5 °以內，理想爲在1 〇 。以內，更理想爲在5 °以內之偏差，對於變形之耐受性相 當高，與使用丨i 1 0丨之晶圓的情形相比，可以降低由於熱 處理所產生之變形。 接著，在工程（b )中，至少在一方之晶圓（此處，第 1單晶砂晶圓1 )之表面，以數10nm〜2// m程度之厚度形成成 爲SOI晶圓之絕緣膜（塡埋氧化膜）的氧化矽膜3。 在工程（c )中，對於在表面形成氧化膜的第1單晶矽 晶圓1之單面，植入氫離子或者稀有氣體離子，此處爲氫離 子，在離子的平均進入深度中，形成平行於表面之離子植 入層（微小氣泡層）4。此處，第1單晶矽晶圓1之面方位爲 { 1 1 0 }之故，矽原子間之間隙大，所植入之氫離子容易穿 隧。其結果爲形成之氫離子植入層的濃度分布在深度方向 變寬，在其後之剝離工程中，會有不易順利剝離之問題。 在弟1圖之製造流程中，在植入氫離子之表面形成氧化膜之 故，前述穿隧現象被抑制。因此，雖也可以使植入氫離子 之角度垂直丨110}之方向，但是在表面沒有形成氧化膜而 植入之情形，以植入角度由與丨11 〇丨垂直之方向傾斜而植 入較好。傾斜角度以3〜20。之程度爲佳。另外，在表面形 成氧化膜而植入之情形中，如使植入角度由與丨Η 〇丨垂直 之方向傾斜而植入，也可以更抑制穿隧現象。 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X 297公釐） -12- (請先閱讀背面之注意事項再填寫本頁)
200300969 A7 ______ B7_ 五、發明説明（9 ) 工程（d )係在植入氫離子之第1單晶矽晶画1的氫離子 植入面介由前述氧化矽膜而疊合第2單晶矽晶圓2以使之密 接之工程，在常溫之潔淨環境下，藉由使2片之晶圓的表面 彼此接觸，不使用接著劑等，晶圓彼此相互接著。 在此情形下，第2單晶矽晶圓係使用結晶面方位爲{ 100}，其之定向平面（或者凹槽）之方位爲< 1 10 >之晶 圓（參考第2圖），如貼合爲第1單晶矽晶圓之移動度變大 的方向（第1單晶矽晶圓爲（110 )之情形時，爲[-110]方向 ，或者與其平行之[1-10]方向，參考第3圖）與平行或者垂 直於該< 110 >之方向一致時，使形成在單晶矽層7 ( SOI層 )之MIS型電晶體的源極·汲極方向調整爲< 1 10 >，變成 容易提升通道移動度，另外進一步在小片化完成之貼合晶 圓之際，由於第2單晶矽晶圓在< 110>方向容易劈開，也 有容易小片化之優點。 接著，工程（e )係藉由以離子植入層4爲邊界而進行 剝離，分離成剝離晶圓5與SOI晶圓6 (單晶矽層7 ( SOI層） +塡埋氧化膜3 +第2單晶矽晶圓2 )之剝離熱處理工程，例 如，如在惰性氣體環境下400〜600 °C程度之溫度下加上熱 處理，由於結晶之再排列與氣泡之凝集而被分離爲剝離晶 圓5與SOI晶圓6。而且，在此剝離狀態下之SOI晶圓表面的 SI0層7還殘留損傷層8。另外，使氫離子植入量極大，前者 在常溫下之密接工程中，由於密接面之表面處理（電漿處 理）而提高密接強度，因而變成可以進行機械之剝離，工 程（e )之剝離熱處理不一定需要。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) :13- 一 (請先閲讀背面之注意事項再填寫本頁) --裝--- 訂-----線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 200300969 A7 B7 五、發明説明（10) 在此剝離工程後，在工程（f)中進行結合熱處理工程 。此工程係以前述工程（cl ) (e)之密接工程以及剝離熱處理 工程中使之密接的晶圓彼此之結合力，如果原樣在裝置工 程中使用，會太弱之故，作爲結合熱處理，對SOI晶圓6施 以高溫之熱處理以使結合強度變得足夠者。此熱處理例如 以在惰性氣體環境下，以1000〜1 300 °C、30分鐘至2小時之 範圍進行爲佳。另外，也可以在高溫進行工程（e )之剝離 熱處理，而省略工程（f )之結合熱處理。 接著，以工程（g )進行SI0表面之表面粗糙度的改善 以及去除損傷。通常進行稱爲接觸拋光之研磨工程（硏磨 量在lOOnm以下），也可以代替硏磨工程，而在氬氣體和氫 氣體等之環境下進行高溫退火。另外，在進行熱氧化後， 藉由進行去除該氧化膜之所謂的犧牲氧化處理，也可以去 除損傷。或者也可以適當組合這些工程。 藉由以上之工程，可以獲得本發明之貼合晶圓。 以下，舉本發明之實施例以及比較例而具體加以說明 ，但是本發明並不限定於這些。 (實施例） 切割利用柴可拉斯基法所製作的結晶方位< 1 1 0 >、導 電型P型、電阻率約10 Ω · cm之單晶矽錠，製作直徑200mm 、結晶面方位（110 )之單晶砍晶圓（兩方未知偏差在1 °以 內），將其當成第1單晶矽晶圓（成爲SOI層之晶圓）。另 外，在此第1單晶砍晶圓之（110 )面之[-110 ]方向形成定向 ^紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐) _ 14 - ' " ' ·~裝 ^---訂-----線 (請先閱讀背面之注意事項再填寫本頁) 200300969 經濟部智慧財產局8工消費合作社印製 A7 _B7 五、發明説明（1〇 平面（參考第4(a)圖）。 •另外，切割利用柴可拉斯基法所製作的結晶方位< 1〇〇 >、導電型p型、電阻率約1 0 Ω · c m之單晶矽錠，製作直徑 2〇0mm、結晶面方位（100 )之單晶矽晶圓（兩方未知偏差 在1 °以內），將其當成第2單晶矽晶圓（支持基板）。定向 平面係形成在[011]方向（參考第4(b)圖）。 使這些晶圓依循第1 ( a )〜（h)圖所示之工程之離子植入 剝離法，製造SIO晶圓。 首先，依循第1圖之（a )〜（e)，剝離第1單晶矽晶圓2， 獲得SI〇晶圓6。 此時，塡埋氧化膜3之厚度設爲400nm，其它之離子植 入等之主要條件，則如下述： 1 )離子植入條件：Η +離子、植入能量8 0 k e V、植入劑 量6.5X1016/cm2、由垂直於（110 )之方向約傾斜7°之方向 進行離子植入。 2)剝離熱處理條件：N2氣體環境下、500 °C、30分鐘 〇 如此可以獲得厚度約有300nm之S10層7之SOI晶圓6。 接著，對於SOI晶圓6，在氧化性環境下，進行1100°C 、2小時之結合熱處理。而且，以氟酸去除形成在SI0表面 的氧化膜後，硏磨SI0表面約100nm，完全去除損傷，而且 ，改善表面之表面粗糙度，完成SI0層厚約l〇〇nm之貼合SI〇 晶圓。 完成之貼合SIO晶圓的SI0層之結晶面方位爲（110)， —裝----^---訂----- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -15- 200300969 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（12) 但是支持基板之結晶面方位爲（1 00 )之故，能夠獲得貼合 S 1〇晶圓之機械強度（對於熱處理之變形耐受性）可以與通 常之（1 0 0 )晶圓同等之等級。另外，貼合之際，使兩晶圓 之定向平面一致而貼合之故，支持基板之容易劈開方向與 在S10層製作MIS裝置之情形的載子移動度高之方向一致故 ’在形成矩形之晶片之際，容易加工，能夠降低加工損失 。這些效果’在第1單晶矽晶圓使用由（11 〇 )偏差5〜15。 之晶圓，第2單晶矽晶圓使用由（1〇〇 )偏差5〜15°之晶圓 所製作的貼合SIO晶圓中，可以確認到同樣可以獲得。 另外，本發明並不限定於上述實施形態。上述實施形 態不夠舉例顯示，具有與本發明之申請專利範圍所記載之 技術思想實質上相同之結構，而達成同樣之作用以及效果 者，不管爲荷都包含在本發明之技術範圍中。 例如，在上述中，係以利用離子植入剝離法以製造貼 合晶圓之情形爲中心而做說明，但是本發明並不限定於此 ，例如，也可以利用：在貼合2片之晶圓厚，硏磨其中一方 之晶圓以進行薄膜化之方法，和在一方之晶圓的表面形成 多孔質層，在該多孔質層之表面形成外延層，貼合該外延 層之表面與其它之晶圓表面，在前述多孔質層進行剝離之 方法等。 另外，在上述實施例中，第1單晶矽晶圓係使用（11 〇 )，在該[-110]方向形成定向平面，但是雖非（110)本身 ，而係利用具有與（110 )等效之面方位之晶圓，在[-110] 方向對（11 〇 )具有等效關係之方向形成定向平面之晶圓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 - (請先閲讀背面之注意事項再填寫本頁)
200300969 A7 _ B7 五、發明説明（13) 當然也可以獲得與本實施例同樣之效果。 (請先閱讀背面之注意事項再填寫本頁) 另外，在上述中，以製作直徑200nm之貼合晶圓之情形 爲例而做說明，但是本發明並不限定於此，特別是今後 300nm或者其以上之大直徑化之情形，變形容易發生比目前 以上還大之故，適用本發明更爲有效。 五·圖面簡單說明 第1 ( a )〜（h)係顯示藉由本發明之離子植入剝離法之貼 合晶圓的製造工程之一例的流程圖。 第2圖係例不使用在本發明之第2單晶砂晶圓的結晶面 方位與定向平面、凹槽方位。 第3圖係顯不使用在本發明之第1單晶政晶圓的結晶面 方位與可獲得高移動度之方位。 第4圖係顯示在實施例所使用之第1以及第2單晶矽晶圓 的面方位與定向平面之方位。 符號說明 經濟部智慧財產局員工消費合作社印製 1 第1單晶砂晶圓 2 第2單晶矽晶圓 3 氧矽化膜 4 離子植入層 5 剝離晶圓 6 SOI晶圓 7 SOI 層 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 200300969 A8 B8 C8 D8 六、申請專利範圍 1 1 · 一種貼合晶圓，係針對在單晶矽晶圓上積層有單晶 矽層之貼合晶圓，其特徵爲： (請先閲讀背面之注意事項再填寫本頁) 前述單晶矽層之結晶面方位爲{ 1丨〇丨，而且，前述單 晶砂晶圓之結晶面方位爲{ 100丨。 2 ·如申請專利範圍第1項記載之貼合晶圚，其中前述 單晶矽層之結晶面方位爲由丨11 0丨偏差1 5 °以內，前述單 晶石夕晶圓之結晶面方位爲由{ 10 0丨偏差1 5 °以內。 3 ·如申請專利範圍第1項記載之貼合晶圓，其中在前 述單晶矽晶圓與前述單晶矽層之間，具有絕緣膜。 4 ·如申請專利範圍第2項記載之貼合晶圓，其中在前 述單晶矽晶圓與前述單晶矽層之間，具有絕緣膜。 5 ·如申請專利範圍第1項記載之貼合晶圓，其中前述 單晶矽層之結晶面方位爲（11 0 )，該（11 0 )面之[-1 10]方 向，係與前述單晶矽晶圓之< 110 >方向平行或者垂直。 6 ·如申請專利範圍第2項記載之貼合晶圓，其中前述 單晶矽層之結晶面方位爲（1 10 )，該（1 1 0 )面之〇 110]方 向，係與前述單晶矽晶圓之< 11 0 >方向平行或者垂直。. 經濟部智慧財產局員工消費合作社印製 7 ·如申請專利範圍第3項記載之貼合晶圓，其中前述 單晶矽層之結晶面方位爲（110 )，該（110 )面之[-110]方 向，係與前述單晶矽晶圓之< 11 0 >·方向平行或者垂直。 8 ·如申請專利範圍第4項記載之貼合晶圓，.其中前述 單晶矽層之結晶面方位爲（110 )，該（11 0 )面之[-110]方 向，係與前述單晶矽晶圓之< 11 〇 >方向平行或者垂直。 9 ·如申請專利範圍第1至第8項中任一項所記載之貼合 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - 200300969 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8穴、申請專利乾圍 2 晶圓，其中前述貼合晶圓之直徑爲200mm以上。 i〇· 一種貼合晶極的製造方法，其特徵爲： 至少直接或者介由絕緣膜貼合結晶面方位爲{ 1 10丨之 第1單晶矽晶圓，及結晶面方位爲丨1 00丨之第2單晶矽晶圓 後，薄膜化前述第1單晶矽晶圖。 1 1 · 一種貼合晶圓的製造方法，係針對至少由第1單晶 矽晶圓之表面植入氫離子或者稀有氣體離子之至少其中一 者，在第1單晶矽晶圓中形成離子植入層，在貼合該第1單 晶矽晶圓與第2單晶矽晶圓後，利用前述離子植入層剝離前 述第1單晶矽晶圓之貼合晶圓的製造方法，其特徵爲： 前述第1單晶矽晶圓係使用結晶面方位爲丨1 1 〇丨之單 晶矽晶圓，前述第2單晶矽晶圓係使用結晶面方位爲丨1〇〇 }之單晶矽晶圓。 1 2 ·如申請專利範圍第1 1項記載之貼合晶圓的製造方 法，其中使植入前述第1單晶矽晶圓之表面的離子之植入角 度由垂直於丨1 10丨之方向傾斜而進行植入。 1 3 ·如申請專利範圍第11項記載之貼合晶圓的製造方 法，其中在前述第1單晶矽晶圓之表面形成絕緣膜後，通過 該絕緣膜以進行前述離子植入。 1 4 ·如申請專利範圍第1 2項記載之貼合晶圓的製造方 法，其中在前述第1單晶矽晶圓之表面形成絕緣膜後，通過 該絕緣膜以進行前述離子植入。 1 5 ·如申請專利範圍第1 1項記載之貼合晶圓的製造方 法，其中在前述第2單晶矽晶圓之表面形成絕緣膜後，通過 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） :„ ：' (請先閱讀背面之注意事項再填寫本頁) -裝. 、1T 線 200300969 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 "~' —----------- 7T、申請專利乾圍 3 該絕緣膜以進行與前述第l單晶矽晶圓之貼合。 1 6 ·如申請專利範圍第1 2項記載之貼合晶圓的製造方 法，其中在前述第2單晶矽晶圓之表面形成絕緣膜後，通過 該絕緣膜以進行與前述第1單晶矽晶圓之貼合。 1 7 ·如申請專利範圍第1 3項記載之貼合晶圓的製造方 法，其中在前述第2單晶矽晶圓之表面形成絕緣膜後，通過 該絕緣膜以進行與前述第1單晶矽晶圓之貼合。 1 8 ·如申請專利範圍第14項記載之貼合晶圓的製造方 法，其中在前述第2單晶砂晶圓之表面形成絕緣膜後，通過 該絕緣膜以進行與前述第1單晶矽晶圓之貼合。 1 9 ·如申請專利範圍第10項記載之貼合晶圓的製造方 法，其中設前述第1單晶矽晶圓之結晶面方位爲由{丨1〇 } 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由（ 100 }偏差15°以內。 2 0 ·如申請專利範圍第11項記載之貼合晶圓的製造方 法，其中設前述第1單晶砍晶圓之結晶面方位爲由{ 1 1 〇 } 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100丨偏差15°以內。 2 1 ·如申請專利範圍第1 2項記載之貼合晶圓的製造方 法，其中設前述第1單晶矽晶圓之結晶面方位爲由丨11 〇 } 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100丨偏差15°以內。 2 2 ·如申請專利範圍第1 3項記載之貼合晶圓的製造方 法’其中設前述第1單晶矽晶圓之結晶面方位爲由{ 1 1 〇 } 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- (請先閲讀背面之注意事項再填寫本頁) -裝· 、va 200300969 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 _ D8六、申請專利範圍 4 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由.丨 1 〇 0丨偏差1 5 °以內。. 2 3 ·如申請專利範圍第1 4項記載之貼合晶圓的製造方 法’其中設前述第1單晶矽晶圓之結晶面方位爲由丨1丨〇 } 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100丨偏差15°以內。 24 ·如申請專利範圍第1 5項記載之貼合晶圓的製造方 法’其中設前述第1單晶矽晶圓之結晶面方位爲由丨n0 } .偏差15°以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100丨偏差15°以內。 2 5 ·如申請專利範圍第1 6項記載之貼合晶圓的製造方 法’其中設前述第1單晶矽晶圓之結晶面方位爲由丨1丨〇 } 偏差1 5 °以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100}偏差15°以內。 2 6 ·如申請專利範圍第17項記載之貼合晶圓的製造方 法，其中設前述第1單晶矽晶圓之結晶面方位爲由丨1 1〇 } 偏差1 5。以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 100 }偏差15。以內。 27 ·如申請專利範圍第丨8項記載之貼合晶圓的製造方 法，其中設前述第1單晶矽晶圓之結晶面方位爲由丨u〇 } 偏差15°以內，設前述第2單晶矽晶圓之結晶面方位爲由{ 1〇〇丨偏差15°以內。 2 8 ·如申請專利範圍第1 〇項至第2 7項中任一·項所記載 之貼合晶圓的製造方法，其中前述第1單晶矽晶圓，係使用 (請先閲讀背面之注意事項再填寫本頁) -裝- 訂 線 本紙張尺度適用中國國家襟準（CNS ) A4規格（2丨0X297公釐） -21 _ 200300969 A8 B8 C8 D8 ~、申請專利範圍 5 結晶面方位爲（1 1 0 )者，與前述第2單晶矽晶匱I /貼g _节 (1 10 )面之[-1 10]方向與前述第2單晶矽晶圓之< u〇 >方 向平行或者垂直。 29 ·如申請專利範圍第10項至第27項中任—_戶斤^ _ 之貼合晶圓的製造方法，其中使用前述第1單晶砂晶匱(& χ 第2單晶矽晶圓之直徑爲200mm以上者。 30 ·如申請專利範圍第28項記載之貼合晶圓的製造方 法，其中使用前述第1單晶矽晶圓以及第2單晶矽晶圓之直 徑爲2 0 0 m m以上者。 m n n n In m m m I (請先閲讀背面之注意事項再填寫本頁) 、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22 -
TW091134820A 2001-12-04 2002-11-29 Pasted wafer and method for producing pasted wafer TWI290735B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370680 2001-12-04

Publications (2)

Publication Number Publication Date
TW200300969A true TW200300969A (en) 2003-06-16
TWI290735B TWI290735B (en) 2007-12-01

Family

ID=19179863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091134820A TWI290735B (en) 2001-12-04 2002-11-29 Pasted wafer and method for producing pasted wafer

Country Status (7)

Country Link
US (2) US7052974B2 (zh)
EP (1) EP1453096B1 (zh)
JP (1) JPWO2003049189A1 (zh)
KR (1) KR20050044643A (zh)
CN (1) CN100403543C (zh)
TW (1) TWI290735B (zh)
WO (1) WO2003049189A1 (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4816856B2 (ja) * 2004-09-15 2011-11-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US7141457B2 (en) * 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP4624812B2 (ja) * 2005-01-20 2011-02-02 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
CN101147234A (zh) * 2005-03-29 2008-03-19 硅绝缘体技术有限公司 完全混合式soi型多层结构
US7494899B2 (en) * 2005-04-14 2009-02-24 Sumco Corporation Method for manufacturing semiconductor substrate
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
EP1993130A3 (en) * 2007-05-17 2011-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
EP2174343A1 (en) * 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP4888276B2 (ja) * 2007-08-09 2012-02-29 三菱電機株式会社 半導体ウエハ装置
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP5268305B2 (ja) 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
EP2040285A1 (en) * 2007-09-19 2009-03-25 S.O.I. TEC Silicon Method for fabricating a mixed orientation substrate
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8101500B2 (en) 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
JP5190669B2 (ja) * 2008-01-16 2013-04-24 信越半導体株式会社 貼り合わせウェーハの製造方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP2011198962A (ja) * 2010-03-18 2011-10-06 Toshiba Corp 半導体発光素子の製造方法
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
JP5601071B2 (ja) * 2010-07-30 2014-10-08 トヨタ自動車株式会社 保護テープの剥離方法
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
CN107146758B (zh) 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
CN109830617A (zh) * 2019-01-14 2019-05-31 深圳市华星光电半导体显示技术有限公司 贴合设备
KR20220058042A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 반도체 웨이퍼 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH05340828A (ja) * 1992-05-18 1993-12-24 Fujikura Ltd 半導体圧力センサ
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
EP1187216B1 (en) * 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법

Also Published As

Publication number Publication date
WO2003049189A1 (fr) 2003-06-12
TWI290735B (en) 2007-12-01
EP1453096B1 (en) 2017-02-22
US20050003648A1 (en) 2005-01-06
EP1453096A4 (en) 2009-10-28
US7315064B2 (en) 2008-01-01
US7052974B2 (en) 2006-05-30
CN100403543C (zh) 2008-07-16
CN1599958A (zh) 2005-03-23
EP1453096A1 (en) 2004-09-01
KR20050044643A (ko) 2005-05-12
US20060099791A1 (en) 2006-05-11
JPWO2003049189A1 (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
TW200300969A (en) Pasted wafer and method for producing pasted wafer
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
Taraschi et al. Strained Si, SiGe, and Ge on-insulator: review of wafer bonding fabrication techniques
CA2198552C (en) Fabrication process of semiconductor substrate
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
US20070117354A1 (en) Large area semiconductor on glass insulator
US7977209B2 (en) Method for manufacturing SOI substrate
CN101256934A (zh) 半导体基板的制造方法
US7695564B1 (en) Thermal management substrate
JP5220335B2 (ja) Ｓｏｉ基板の製造方法
CN102832160A (zh) 一种soi硅片的制备方法
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP2009105315A (ja) 半導体基板の製造方法
CN101604631A (zh) 一种具有绝缘埋层的半导体衬底的制备方法
JP4239676B2 (ja) Ｓｏｉウェーハおよびその製造方法
CN100423265C (zh) 三维互补金属氧化物半导体晶体管的制备方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
Chen et al. Overview of SOI technologies in China
JP2003303943A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent