SU1269125A1 - Устройство дл вычислени суммы произведений - Google Patents
Устройство дл вычислени суммы произведений Download PDFInfo
- Publication number
- SU1269125A1 SU1269125A1 SU853896922A SU3896922A SU1269125A1 SU 1269125 A1 SU1269125 A1 SU 1269125A1 SU 853896922 A SU853896922 A SU 853896922A SU 3896922 A SU3896922 A SU 3896922A SU 1269125 A1 SU1269125 A1 SU 1269125A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- registers
- elements
- bits
- inputs
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл вычислени выражений вида F а, Ь, + . Целью изобретени вл етс расширение функциональных возможностей за счет работы с операндами, заданными в дополнительных кодах. Дл этого в устройство, содержащее накапливающий сумматор, два регистра множимых и множителей, три группы элементов И, группу элементов ИЛИ и дешифратор, введены два элемента задержки, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три комбинационных сумматора и две группы элементов ИСКЛЮЧАЮЩЕЕ ШШ. Вычисление выражени F в устройстве производитс по алгоритму Бута. При этом частичные произведени формируютс в I зависимости от результата анализа двух соседних множителей. 1 ил., (Л 3 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано в. специализированных ЭВМ для вычисления выражений вида F = + + а 2Ь2 ·
Цель изобретения - расширение функциональных возможностей за счет работы с операндами, заданными в дополнительных кодах.
На чертеже представлена функциональная схема устройства для вычисления суммы произведений.
Устройство содержит накапливающий сумматор 1, первый 2 и второй 3 регистры множимых, первый 4 и второй 5 регистры множителей, первую 6, вторую 7 и третью 8 группы элементов И, группу 9 элементов ИЛИ, дешифратор 10, первый 11, второй 12 и третий 13 комбинационные сумматоры, первую 14 и вторую 15 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 16 и второй 17 элементы задержки, первый 18 и второй 19 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,тактовый вход 20.
При вычислении выражения F = а,Ь, + а2Ь2 используется алгоритм Бута, который построен на представлении двоичного числа в дополнительном коде в виде
X =‘2И ХП + Ξ 2Χ = -2й хп + -VJ.
+ 2 L. -2^ - 7 = = (ГД - Xn) 2^+.., + ^., - Х6)-2°' где Х_, =0.
С учетом этого соотношения при последовательном перемножении множимого на разряды множителя операции производятся над последовательными строками, составленными из разрядов множимого по правилу:
Если Xn_, = Xh, то накапливается нуле в ая строка,
Если Хп_, = 0, Хп = 1, то множимое вычитается из накопителя,
Если Хи., = 1, Хп = 0, то множимое добавляется в накопитель.
Устройство работает следующим образом.
Пусть необходимо вычислить выражение
F = atb, + а2Ь2 где а, и а2 - множимые, Ь, и Ь2 - множители.
В регистры 2 и 3 заносятся значения а, и а2, а в регистры 4 и 5 значения Ь, и Ь- . Вычисление может производиться, начиная с младших или старших разрядов. В первом случае осуществляется анализ содержимого регистров 4 и 5 со стороны двух младших разрядов и арифметический сдвиг в каждом такте накапливающего сумматора 1 вправо, а во втором случае анализ со стороны старших разрядов и арифметический сдвиг содержимого накапливающего сумматора влево, причем в каждом такте содержимое младших (старших) разрядов регистров 4 и 5 задерживается элементами 16 и 17 задержки (в качестве которых могут быть использованы триггеры), а также осуществляется арифметический сдвиг вправо (влево) содержимого регистров 4 и 5.
В табл.1 приведена зависимость выдачи управляющих сигналов дешифратором 10 и значения кода на выходе накапливающего сумматора 1 от комбинации пар младших (старших) разрядов регистров 4 и 5.
В каждом такте в зависимости от содержимого младшего (старшего) разряда регистров 4 и 5 коды на выходах сумматоров 11 и 12 могут принимать значения а, или -а, и а, или -а„ соответственно. При этом код на выходе сумматора 13 может принимать одно из значений: (а,+ а2);(а,-аг),; (аг-а, ) ·, (-а, -а2) .
Выходными сигналами дешифратора 10 через соответствующую группу 6-8 элементов И на вход накапливающего сумматора 1 подаются коды с выходов одного из сумматоров 11-13 либо нулевой код.
Значение кодов а, или -а, на выходе сумматора 11 и аг или -a? на вь!ходе сумматора 12 формируются путем суммирования с нулем, либо путем инверсии и суммирования с единицей содержимого регистров 2 и 3.
Пример вычисления для величин, заданных в табл.2, проиллюстрирован Табл.3.
В табл.3 содержимое регистров и 5 увеличено на один дополнительный разряд со стороны младших разрядов, который в исходном состоянии обнулен, а в накапливающем сумматоре 1 при сдвиге числа вправо повторяется содержимое старшего (знаково3 го) разряда. Результат вычисления F =3,0, + а2Ь2 получается в накапливающем сумматоре 1 и равен Г = = 0000100110.
Claims (1)
- I Изобретение относитс к г ычисли тельной технике и может быть испол зовано в. специализированных ЭВМ дл вычислени выражений вида F а.Ь, + . Цель изобретени - расширение функциональных возможностей за сче работы с операндами, заданными в дополнительных кодах. На чертеже представлена функцио нальна схема устройства дл вычис лени суммы произведений. Устройство содержит накапливающий сумматор 1, первый 2 и второй 3 регистры множимых, первый 4 и вт рой 5 регистры множителей, перБ:ую вторую 7 и третью 8 группы элементов И, группу 9 элементов ИЛИ, дешифратор 10, первый 11, второй 12 третий 13 комбинационные сумматоры первую 14 и вторую 15 группы элеме тов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 16 и второй 17 элементы задержки, первы 18 и второй 19 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,тактовый вход 20. При вычислении выражени F a,b, + используетс алгоритм Бута, которы построен на представлении двоичного числа в дополнительном коде в виде -2 X, нX -2 X, т + 2 L- : (С. - XJ ... + (Х - Х,) где Х., 0. С учетом этого соотношени при последовательном перемножении множ мого на разр ды множител операции производ тс над последовательными строками, составленными из разр до множимого по правилу: Если Xn-i X,,, то накапливаетс нуле в а строка. Если О, Хп 1, то множи мое вычитаетс из накопител . Если Х 1, Xf О, то множи мое добавл етс в накопитель. Устройство работает следующм образом. Пусть необходимо вычислить выра жение F + где а и aj - множимые, Ь:, и bj - множители. 5J В регистры 2 и 3 занос тс значени а, и а , а в регистры 4 и 5 значени Ь. и Ь , Вычисление может I 1производитьс , начина с младших или старших разр дов. В первом случае осуществл етс анализ содержимого регистров 4 и 5 со стороны двух младших разр дов и арифметический сдвиг в каждом такте накапливающего сумматора 1 вправо, а во втором случае анализ со стороны старших разр дов и арифметический сдвиг содержимого накапливающего с мматора влево, причем в каждом такте содержимое младших (старших) разр дов регистров 4 и 5 задерживаетс элементами 16 и 17 задержки (в качестве которых могут быть использованы триггеры), а также осутцествл етс арифметический сдвиг вправо (влево) содержимого регистров 4 и 5. В табл. 1 приведена зависимость выдачи управл ющих сигналов дешифратором 10 и значени кода на выходе накапливающего сумматора 1 от комбинации пар младших (старших) разр дов регистров 4 и 5. В каждом такте в зависимости от содержимого младшего (старшего) разр да регистров 4 и 5 коды на выходах сумматоров 11 и 12 могут принимать значени а, или -а и а,, или -а,, соответственно. При этом код на выходе сумматора 13 может принимать одно из значений: (а,+ а);(а,-а),; (aj-a, ); (-а,-а) . Выходными сигналами дешифратора 10 через соответствующую группу 6-8 элементов И на вход накапливающего сумматора 1 подаютс коды с выходов одного из сумматоров 11-13 либо нулевой код. Значение кодов а или -а, на выходе сумматора 11 и а или -а на выходе сумматора 12 формируютс путем суммировани с нулем, либо путем инверсии и суммировани с единицей содержимого регистров 2 и 3. Пример вычислени дл величин, заданных в табл.2, проиллюстрирован Табл.3. В табл.3 содержимое регистров 4 и 5 увеличено на один дополнительный разр д со стороны младших разр дов , который в исходном состо нии обнулен, а в накапливающем сумматоре 1 при сдвиге числа вправо повтор етс содержимое старшего (знакового ) разр да. Результат вычислени F + получаетс в накапливающем сумматоре 1 и равен Г 0000100110. Формула изобретени Устройство дл вычислени суммы произведений, содержащее накапливающий сумматор, первый и второй регистры множимых, первый и второй регистры множителей, первую, вторую и третью группы элементов И, группу элементов ИЛИ и дешифратор, первый, второй и третий выходы которого соединены с первыми входами элементов И соответственно первой, второй и третьей групп, выходы которых соединены с входами группы соответствующих элементов ИЛИ, выходы которых соединены с информационными входами разр дов накапливающего сумматора , вход управлени арифметическим сдвигом которого соединен с входами управлени сдвигом первого и второго регистров множителей и с так товым входом устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет работы с операндами, заданными в дополнительных кодах, в 254 него введены три комбинационных сумматора , две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента задержки на один такт,входы и выходы которых соединены соответственно с первыми и вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы разр дов регистров множимых соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответствующей группы, выходы которых соединены с входами соответствующих разр дов первого и второго комбинационных сумматоров, выходы разр дов которых соединены с первыми и вторыми входами соответствующих разр дов третьего комбинационного сумматора, выходы последних разр дов регистров множителей соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входами переноса первого и второго комбинационных сумматоров -и вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответствующих групп, выходы разр дов комбинационных сумматоров соединены с вторыми входами соответствующих элементов И соответствующих групп. Т аг б л и ц а 1Оа,а, + а а, - аа.а., - ajПродолжение табл. 1Исходноесосто ние 001000111010О1 12 000010 001110 .2 1000010001110000111000001000000000011Таблица 30000000000+00110 00000-а.0011010001100001100000+110101101010 1110110000 11110+00001-aj-a 000011111101 1111111000+00101. 1 00101 001000001100 00010+000000000010 0000100110J917
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853896922A SU1269125A1 (ru) | 1985-05-12 | 1985-05-12 | Устройство дл вычислени суммы произведений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853896922A SU1269125A1 (ru) | 1985-05-12 | 1985-05-12 | Устройство дл вычислени суммы произведений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1269125A1 true SU1269125A1 (ru) | 1986-11-07 |
Family
ID=21177772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853896922A SU1269125A1 (ru) | 1985-05-12 | 1985-05-12 | Устройство дл вычислени суммы произведений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1269125A1 (ru) |
-
1985
- 1985-05-12 SU SU853896922A patent/SU1269125A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1105909, кл. G 06 F 7/38, 1984. Авторское свидетельство СССР № 553613, кл. G 06 F 7/38, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100308726B1 (ko) | 고속 산술 장치에서 올림수 예견가산기 스테이지의 수를 감소시키는 장치 및 방법 | |
SU1269125A1 (ru) | Устройство дл вычислени суммы произведений | |
KR950006581B1 (ko) | 영역 유효 평면도를 갖는 올림수 저장 가산기로 구성되는 2진 트리 승산기 | |
SU1541599A1 (ru) | Матричное вычислительное устройство | |
SU888108A1 (ru) | Устройство умножени | |
RU2148270C1 (ru) | Устройство умножения | |
SU1024910A1 (ru) | Матричное вычислительное устройство | |
SU1180881A1 (ru) | Устройство дл умножени | |
SU267189A1 (ru) | Устройство для умножения | |
Shanmukh et al. | Design of 32-bit MAC unit using fast adders and vedic multiplier | |
SU760093A1 (ru) | Устройство псевдоделения | |
SU744563A1 (ru) | Устройство дл умножени | |
SU1742814A1 (ru) | Вычислительное устройство | |
US5928317A (en) | Fast converter for left-to-right carry-free multiplier | |
SU1527629A1 (ru) | Устройство дл вычислени сумм произведений | |
SU734683A1 (ru) | Устройство дл умножени п-разр дных чисел | |
SU813420A1 (ru) | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ | |
SU974370A1 (ru) | Устройство дл умножени | |
SU857975A1 (ru) | Устройство дл возведени в квадрат и умножени | |
SU556434A1 (ru) | Устройство дл умножени | |
SU357561A1 (ru) | Устройство для умножения | |
SU763894A1 (ru) | Арифметическое устройство | |
SU758146A1 (ru) | Арифметическое устройство 1 | |
SU991414A1 (ru) | Устройство дл умножени | |
SU1119008A1 (ru) | Устройство дл умножени двоичных чисел в дополнительных кодах |