SK64990A3 - Integrated circuit on the semiconductor substrate - Google Patents

Integrated circuit on the semiconductor substrate Download PDF

Info

Publication number
SK64990A3
SK64990A3 SK649-90A SK64990A SK64990A3 SK 64990 A3 SK64990 A3 SK 64990A3 SK 64990 A SK64990 A SK 64990A SK 64990 A3 SK64990 A3 SK 64990A3
Authority
SK
Slovakia
Prior art keywords
pins
pin
output
power
connection
Prior art date
Application number
SK649-90A
Other languages
English (en)
Other versions
SK278712B6 (sk
Inventor
Roelof Herman Willem Salters
Betty Prince
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of SK64990A3 publication Critical patent/SK64990A3/sk
Publication of SK278712B6 publication Critical patent/SK278712B6/sk

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Integrovaný obvod na polovodičovom substráte
Oblasť techniky
Vynález sa týka integrovaného obvodu na polovodičovom substráte, vybaveného skupinou prípojných plôšok zahrňujúciá»prvú napájačiu prípojnú plôšku a druhú napájačiu prípojnú plôšku na napájanie obvodu počas pravidelného používania a uložené jedna vedia druhej, * prvú výstupnú prípojnú plôšku a druhú výstupnú prípojnú plôškuf a skupinou vývodných kolíkov obsahujúcich prvý napájači kolík a druhý napájači kolík, pripojené k zodpovedajúcej prvej a druhej napájacej prípojnej plôške cez zodpovedajúce prvé vodivé spojenie a druhé vodivé spojenie, pričom prvý a druhy^apájací kolík sú uložené vedia seba, prvý výstupný kolík a 'druhý výstupný kolík, pripojené k zodpovedajúcej prvej a druhej výstupnej prípojnej plôške cez zodpovedajúce tretie vodivé spojenie a štvrté vodivé spojenie.
Doterajší stav techniky
Integrované obvody vyššie opísaného typu sú všeobecné známe, najmä v zapuzdrenej forme, kde vývodné kolíky vyčnievajú z puzdra.
V súlade s bežnou technológiou integrovaných obvodov je možné vytvoriť na substráte štruktúry majúce1 minimálne rozmery s velkosťou rádovo desatiny mikrofónu. Avšak pokrok miniaturizácií, má za následok zvýšenie sklonu obvodov k elektrickým para žitným javom. Príkladom takýchto javov sú kolísanie induktívneho napätia na vnútorných napájacích vedeniach čipov spôsobené jednak aktivitou obvodov a jednak indukčnosťami spojovacích drôtov a napájacích kolíkov. Hlavným činitelom obmedzujúcim spínaciu rýchlosť číslicových obvodov je prítomnosť týchto kolísaní induktívneho napätia, ktoré môžu mať škodlivý účinok na integrované obvody.
Zapuzdrenie čipov integrovaných obvodov, napríklad mikroprocesorov alebo pamätí, u ktorých sú napájacie kolíky umiestnené navzájom diametrálne protiľahlé, je v širokej miere použi2 sa na Philips Data Handbook diagram vývodov pre SRAM, 1987, str.322, znázorňujúci však pokračuje miniaturizávané ako štandard. Je možné odvolať IC10, 1987, str.103, znázorňujúci a na Philips Data Handbook IC14, diagram vývodov mikrokoradičmi. Ako cia a rastie maximálna kmitočet hodinového signálu, stavajú sa nevýhody zmieneného, usporiadania stále viac zrejmými. Tak napríklad vyhladfevací kondenzátor, zapojený podlá všeobecnej pra xe medzi prvým napájačím kolíkom a druhým napájačím kolíkom nutne vyžaduje dlhé drôty pre diametrálne preklenutie vzdiale nosti medzi nimi. Parazitná impedancia týchto drôtov znižuje účinok vyhlad’ovacieho kondenzátora. Tieto dlhé drôty majú sklon pôsobiť ako antény pre príjem alebo vysielanie porúch rušiacich činnosť integrovaných obvodov.
Okrem toho má induktívna slučka zahrňujúca čip, na ktorom sú prípojné plôšky pre-spojovacie drôty pripojené k napájačím kolíkom, spojovacie drôty a napájacie kolíky samotné, značnú indukčnosť s ohladom na jej pomerne velký plošný rozsah. To spôsobuje vznik napäťových ihlových impulzov induktívneho charakteru na vnútorných vodičoch čipu, ktoré môžu rušiť činnosť integrovaného obvodu. Ďalej má sériové usporiadanie napájačieho kolíka a pridruženého spojovacieho drôtu dĺžku elektrickej dráhy, ktorá je najdlhšia možná vo zvyčajnom dvojradovom integrovanom obvode. To spôsobuje, že impedancia, obzvlášť indukčnosť, tohto usporiadania má najväčšiu možnú hodnotu.
Zvyčajné usporiadanie kolíkov, iné ako dvojradové, má podobné nevýhody. Tak napríklad v usporiadaní kolíkov mikroradiča znázornenom v Philips Data Handbook IC14, 1987, str.34 sú vývodné kolíky rozmiestnené po obvode integrovaného obvodu. Dva napájacie kolíky sú umiestnené na protiľahlých stranách integrovaného obvodu. Vyhladovací kondenzátor zapojený medzi napájacie kolíky vytvára teda pomerne velkú slučku. Iné usporiadania vývodných kolíkov môžu mať vývodné kolíky usporiadané v mriežke majúcej viac ako dva stĺpce a viac ako dva rady. Takéto mriežkové usporiadanie umožňuje velkú hustotu kolíkov, ktorá je zvlášť výhodná pre čipy integrovaných obvodov, ktoré majú velkú spotrebu energie. Najmä v prostredí s velkou spotrebou energie, ktoré predstavuje velké prúdy a velké zmeny prú dov, môže byť týmto indukčným účinkom obmedzovaná činnosť integrovaných obvodov.
Vynález si preto kladie za úlohu vytvoriť integrovaný obvod, ktorý by bol menej náchylný na parazitné javy.
Podstata vynálezu
Vynález rieši uvedenú úlohu tým, že u integrovaného obvodu v úvode uvedeného typu, prvá výstupná prípojná plôška skupiny prípojných plôšok leží vedia prvej napájacej prípojnej plôšky, druhá výstupná prípojná plôška leží vedia druhej napájacej prípojnej plôšky, prvý výstupný kolík skupiny vývodných kolíkov leží vedia prvého napájacieho kolíka, druhý výstupný kolík leží vedia druhého napájacieho kolíka, a prvý a druhý napájači kolík ležia najbližšie k osi súmernosti tvaru substrátu.
Skupina prípojných plôšok ďalej obsahuje podlá ďalšieho znaku vynálezu najmenej jednu riadiacu prípojnú plôšku, skupina vývodných kolíkov obsahuje najmenej jeden riadiaci kolík pripojený k riadiacej prípojnej plôške cez piate vodivé spojenie, pričom ktorákolvek prípojná plôška medzi riadiacou prípojnou plôškou a najbližšou z prvej napájacej prípojnej plôšky a druhej napájacej prípojnej plôšky je buď výstupná prípojná plôška alebo iná riadiaca prípojná plôška, ä pričom ktorýkoľvek vývodný kolík medzi riadiacim kolíkom a najbližším z prvého a druhého napájacieho kolíka je buď výstupný kolík alebo iný riadiaci kolík.
Výhodne áaieg. skupina prípojných plôšok obsahojfa-l'na j menej jednu dátovú vstupnú prípojnú plôšku, skupina vývodných kolíkov ďalej obsahuje najmenej jeden dátový vstupný kolík pripojený k dátovej vstupnej prípojnej plôške cez šieste vodivé spojenie, pričom ktorákolvek prípojná plôška medzi dátovou vstupnou prípojnou plôškou a najbližšou z prvej a druhej napájacej prípojnej plôšky je výstupná prípojná plôška alebo riadiaca prípojná plôška alebo iná vstupná prípojná plôška, X pričom ktorýkoľvek vývodný kolík medzi dátovým vstupným kolíkom a naj bližším z prvého a druhého napájacieho kolíka je bud’ výstupný kolík alebo riadiaci kolík alebo iný dátový vstupný kolík.
Podlá ďalšieho znaku vynálezu skupina prípojných plôšok obsahuje tretiu napájaciu prípojnú plôšku a štvrtú napájaciu prípojnú plôšku na príjem zodpovedajúceho prvého a druhého napájacieho napätia, pričom tretia a štvrtá napájačia prípojná plôška sú uložené vedia seba, pričom skupina vývodných kolíkov obsahuje tretí napájači kolík a štvrtý napájači kolík na prijímanie zodpovedajúceho prvého napájacieho napätia a druhého napájacieho napätia, pričom tretí a štvrtý napájači kolík sú pripojené k zodpovedajúcej tretej a štvrtej napájačej prípojnej plôške cez zodpovedajúce siedme a ôsme vodivé spojenie, pričom tretí a štvrtý napájači kolík sú uložené vedia seba, pričom skupina vývodných kolíkov je rozdelená medzi prvý sled vývodných kolíkov a druhý sled vývodných kolíkov, pričom prvý a druhý sled sú usporiadané navzájom paralelne, kde prvý sled obsahuje prvý a druhý napájači kolík, uložené v stredovej oblasti,
t.j. uprostred alebo v podstate uprostred, uvedeného prvého sledu, druhý sled obsahuje tretí a štvrtý napájači kolík uložené v stredovej oblasti, t.j. uprostred alebo v podstate uprostred, uvedeného druhého sledu a prvý a druhý napájači kolík sú uložené rotačné symetricky vzhladom na tretí a štvrtý napájači kolík.
Podlá výhodného uskutočnenia vynálezu integrovaný obvod obsahuje pamätový obvod.
'tX? / ; σ '--P '
Podlá vynálezu sú dĺžka prvej zlúčenej elektrickej dráhy prvého napájacieho kolíka a s ním združeného vodivého spojenia a dĺžka druhej zlúčenej elektrickej dráhy druhého napájacieho kolíka a s ním združeného vodivého spojenia obidve rovné alebo kratšie ako je dĺžka zlúčenej elektrickej dráhy ktoréhokoľvek iného vývodného kolíka, ktorý nie je napájači kolík, a vodivého spojenia združeného s týmto iným vývodným kolíkom. Indukčnosť sériového usporiadania napájacieho kolíka a s ním združeného vodivého spojenia má teraz najmenšiu možnú velkost.
Pretože sú prvý napájači kolík a druhý napájači kolík umiestnené čo najbližšie k sebe, je plocha vyššie opísanej slučky zmenšená, takže indukčnosti sú minimálne. Iná výhoda vyplýva z toho, že napájačie kolíky a pridružené spojovacie drôty vedú prúdy navzájom opačného smeru. To spôsobuje, že vzájomná účinná indukčnosť tohto usporiadania napájacích kolíkov a pridružených spojovacích drôtov je menšia ako polovica indukčnosti jedného spojovacieho drôtu, a to vplyvom podstatného potlačenia elektromagnetických polí vyvolaných indukčnostami priľahlých drôtov.
Integrovaný obvod podlá vynálezu môže mat aspoň dva prvé napájačie kolíky a aspoň dva druhé napájačie kolíky. Ešte viac sa tak zmenší amplitúda porúch na vnútorných napájacích vodičoch čipov, pretože prítomnosť aspoň dvoch napájacích kolíkov a drôtov na napájačie napätie zmenšuje veľkosť prúdu v jednej napájačej dráhe aspoň 2x.
V systéme pre spracovanie dát môže byť k výstupným kolíkom integrovaného obvodu podlá vynálezu pripojený rad iných obvodov. Každý z týchto iných obvodov a ich prepojovacích prvkov predstavuje impedanciu. Výstupné kolíky na prenos signálov do iných obvodov teda zvyčajne prenášajú omnoho výkonnejšie signály ako iné kolíky. Usporiadaním výstupných kolíkov v bezprostrednej blízkosti napájacích kolíkov sa dosiahne to, že vzdialenosť medzi čipom a výstupnými kolíkmi je len nepatrne väčšia ako vzdialenosť medzi čipom a napájacími kolíkmi. To má za následok, že indukčnosť príslušných drôtov a výstupných kolíkov je iba nepatrne väčšia. Okrem toho sú účinky veľkých prúdov a rýchlych zmien prúdov na napätie na napájacích kolíkoch velmi malé v dôsledku ich usporiadania vo dvojiciach. Iná rovnako dôležitá výhoda usporiadania výstupných kolíkov v bezprostrednom susedstve napájacích kolíkov je v tom, že výstupné zásobníky na prenos výstupných signálov na výstupných kolíkoch sú napájané cez krátke napájacie vedenia. To spôsobuje, že amplitúda ihlových impulzov induktívneho napätia spôsobená veľkými zmenami prúdov počas činnosti vyrovnávacej pamäte je menšia ako amplitúda napäťových ihlových impulzov vznikajúcich vo zvyčajnom integrovanom obvode pracujúcom pri podobných podmienkach.
Keď vývodné kolíky zahrňujú riadiace kolíky, napríklad hodinový vstup, alebo vstup pre sprístupnenie čipu, čítanie, záznamu, výstupu, alebo programu, nulovanie, prerušenie, testovanie, potom sú riadiace kolíky umiestnené bližšie k vopred určenému napájaciemu kolíku ako vývodné kolíky, ktoré nie sú napájacie alebo výstupné kolíky. Umiestnením riadiacich kolíkov ako hodinových kolíkov a funkčných kolíkov v bezprostrednej blízkosti párovaných napájacích kolíkov sa vytvorí kolíkové jadro. Kolíky tvoriace toto kolíkové jadro sú prítomné takmer vo všetkých čipoch integrovaných obvodov. Návrhári čipov teda môžu považovať takéto kolíkové jadro za východiskový bod pre vytvorenie integrovaného obvodu, ktorý je menej citlivý na induktívne poruchy a vyvíja omnoho menej uvedených ihlových impulzov induktívnych napätí. Obvody navrhnuté podľa vynálezu sa dajú ľahko rozširovať, pretože umiestnenie skupiny kolíkov a teda hlavné časti návrhu sú vopred určené. Najmä pre pamäte má tento spôsob návrhu významné výhody v tom, že matice pamäťových buniek sa môžu líšiť iba vo veľkosti adresného priestoru, ale nie v návrhu prvkov.
Na základe pokusov uskutočnených s pamäťou CMOS podľa vynálezu bolo zistené, že amplitúdy rušivých napätí spôsobených spínacími pochodmi boli štyrikrát až päťkrát menšie ako v pamäti napájanej spôsobom podľa známeho stavu techniky.
Prehľad obrázkov na výkresoch
Vynález je bližšie vysvetlený v nasledujúcom opise na príkladoch uskutočnenia s odvolaním sa na pripojené výkresy, v ktorých znázorňuje obr.l usporiadanie kolíkov pri zvyčajnom dvojradovom integrovanom obvode, obr.2 usporiadanie kolíkov pri dvojradovom integrovanom obvode podľa vynálezu, obr.3 usporiadanie kolíkov pri zvyčajnom integrovanom obvode s kolíkmi rozmiestnenými po obvode puzdra a obr.4 usporiadanie kolíkov pri integrovanom obvode s kolíkmi rozmiestnenými po obvode puzdra podľa vynálezu.
Príklady uskutočnenia vynálezu
Na obr.l je znázornený príklad usporiadania kolíkov vo zvyčajnom dvojradovom integrovanom obvode. Obr.l znázorňuje integrovaný obvod SRAM obsahujúci čip 100 uložený v puzdre 112, znázornený kvôli jasnosti čiastočne v reze, čip 100 má prípojné plôšky, napríklad prípojné plôšky 114 a 116, umiestnené v blízkosti okraja čipu 100. Prípojné plôšky sú vodivými spojeniami, napríklad spojovacími drôtmi 122 a 124, pripojené k vývodným kolíkom 1-24 vyčnievajúcim z puzdra 112. Vývodné kolíky 1-24 a spojovacie drôty 122 a 124 spájajú čip 100 s vonkajším prostredím.
Čip 100 je napájaný napájačím napätím Vcc cez napájači kolík 24 a spojovací drôt 124 a napájacím napätím GND cez napájači kolík 12 a spojovací drôt 122. V súlade so všeobecne prijatým štandardom sú tu napájačie kolíky 12 a 24 umiestnené diametrálne protiľahlo. Vývodné kolíky 1-8, 19, 22 a 23 sú na obr.l adresové kolíky. Vývodné kolíky 9-11 a 13-17 sú tu vstupné/výstupné kolíky pre prenos dát. Vývodné kolíky 18, 20 a 21 slúžia v tomto uskutočnení ako riadiace kolíky pre riadenie čipu 100 signálom voľby čipu, signálom súhlasu výstupu a signálom súhlasu zápisu.
Ako je zrejmé z obr.l, súhlasí umiestnenie prípojných plôšok, medzi ktorými sú prípojné plôšky 114 a 116, obvodovo s umiestnením vývodných kolíkov 1-24. Ako dôsledok tohto rozmiestnenia sú dĺžky elektrických dráh napájačieho usporiadania podľa obr.l, ktoré obsahuje napájači kolík 12 a spojovací drôt 112 a napájači kolík 24 a spojovací drôt 124, najdlhšie možné medzi všetkými sériovými spojeniami v integrovanom obvode, zloženými z vývodného kolíku a pridruženého spojovacieho drôtu. Vzhľadom k tomu, že napájačie kolíky 12 a 24 usporiadania z obr.l sú umiestnené navzájom diametrálne protiľahlé, je ďalším dôsledkom to, že vzdialenosť, medzi týmito vývodnými kolíkmi 12 a 24 je najväčšia možná medzi ktorýmkoľvek párom vývodných kolíkov.
Toto usporiadanie má mnohé nevýhody. Pretože dĺžka elektrickej dráhy sériového usporiadania vývodného kolíka 12 (ktorý je v riešení podía obr.l napájači kolík) a spojovacieho drôtu '122 a dĺžka elektrickej dráhy sériového spojenia napájacieho kolíka 24 a spojovacieho drôtu 124 sú najdlhšie v danom usporiadaní, je predovšetkým indukčnosť každého z týchto sériových spojení najväčšia v danom integrovanom obvode. Pri práci integrovaného obvodu vedú uvedené napájačie kolíky 12 a 24 usporiadanie z obr.l a pridružené spojovacie drôty 122 a 124 veíké a rýchlo sa meniace prúdy. Pretože zmeny prúdov i príslušnej indukčnosti sú veíké, vznikajú na napájacích kolíkoch 12 a 24 usporiadania z obr.l a pridružených spojovacích drôtov 122 a 124 ihlové impulzy induktívneho napätia. Tieto ihlové impulzy sú potom prenášané na vnútorné napájačie vodiče čipu 100. Následkom velkých dĺžok elektrických dráh spomenutých vyššie môžu napäťové ihlové impulzy, vytvorené na vývodnom kolíku a spojovacom drôte, mať rovnakú rádovú velkosť ako napäťové ihlové impulzy vytvárané na neznázornených vnútorných vodičoch čipu.
Kvôli zmenšeniu amplitúdy napäťových pulzov a ich interferencie s inými signálmi nesúcimi informáciu je medzi napájacími kolíkmi 12 a 24 usporiadania z obr.l zapojený vyhladzovací kondenzátor 126. Iná nevýhoda zvyčajného usporiadania vyplýva zo zapojenia tohto vyhladzovacieho kondenzátora 126. Pretože napájacie kolíky 12 a 24 usporiadania z obr.l sú umiestnené navzájom diametrálne protiľahlé, je potrebné pripojiť vyhladzovací kondenzátor 126 pomerne dlhými drôtmi. To spôsobuje vytvorenie slučky vodičov obsahujúcej pripojovacie drôty kondenzátora 126, napájačie kolíky 12 a 24 a spojovacie drôty 122 a. 124. pričom veľký plošný obsah tejto slučky spôsobí ďalšie indukčné účinky rušiace činnosť integrovaného obvodu alebo súčinnosť so susednými neznázornenými integrovanými obvodmi. Impedancia dlhých drôtov môže tiež spôsobiť oneskorenie a tým obmedziť účinok vyhladzovacieho kondenzátora 126.
Ako postupuje miniaturizácia integrovaných obvodov a zvyšuje sa maximálny prípustný kmitočet hodinového signálu, vyniká stále viac zrejmá nevýhodnosť zvyčajných zostáv kolíkov. Následkom každého zmenšenia rozmerov a zvýšenia kmitočtu hodinového signálu majú ihlové impulzy induktívnych napätí stále väčšie škodlivé účinky na čip, napríklad môžu spôsobiť zničenie tranzistorov. Ak zmeny prúdov na napájanie nie sú prispôsobené obmedzeniam integrovaných obvodov a zvyčajným usporiadaním kolíkov, čo vedie okrem iného k pomerne nízkemu maximálnemu kmitočtu hodinového signálu a teda aj nízkej operačnej rýchlosti, nie je tak už možná bezpečná prevádzka integrovaného obvodu.
Na obr.2 je znázornený príklad usporiadania kolíkov integrovaného obvodu podlá vynálezu. Obr.2 znázorňuje integrovaný obvod SRAM obsahujúci substrát 300 uložený v puzdre 312 a nakreslený z dôvodov jasnosti čiastočne v reze. Substrát 300 má prvú napájaciu prípojnú plôšku 314 a druhú napájaciu prípojnú plôšku 316, umiestnené pri okrajoch substrátu 300. Prípojné plôšky 314, 316 sú pripojené spojovacím drôtom tvoriacim prvé vodivé spojenie 324 a spojovacím drôtom tvoriacim druhé vodivé spojenie 322 k vývodným kolíkom 1-24, ktoré vyčnievajú von z puzdra 312. Čip alebo substrát (ďalej substrát - s ohladom na terminológiu patentových nárokov) 300 je napájaný napájačím napätím Vcc cez prvý napájači kolík 6 a tretí napájači kolík 18 a napájacím napätím GND cez druhý napájači kolík 7 a štvrtý napájači kolík 19.
V zmysle definície predmetu vynálezu je teda polovodičový substrát 300 vybavený skupinou prípojných plôšok zahrňujúci prvú napájaciu prípojnú plôšku 314 a druhú napájaciu prípojnú plôšku 316 pre napájanie obvodu počas pravidelného používania a uložené jedna vedia druhej, a prvou výstupnou prípojnou plôškou 326 a druhou výstupnou prípojnou plôškou 328. Ďalej je vybavený skupinou vývodných kolíkov obsahujúcou prvý napájači kolík 6 a druhý napájači kolík 7, pripojené k zodpovedajúcej prvej a druhej napájacej prípojnej plôške 314, 316 cez zodpovedajúce prvé vodivé spojenie 324 a druhé vodivé spojenie 322. Prvý a druhý napájači kolík sú uložené vedia seba, prvý výstupný kolík 5 a druhý výstupný kolík 8, pripojené k zodpovedajúcej prvej a druhej výstupnej prípojnej plôške cez zodpovedajúce tretie vodivé spojenie 330 a štvrté vodivé spojenie 332. Prvá výstupná prípojná plôška 326 skupiny prípojných plôšok leží vedia prvej napájačej prípojnej plôšky 314 a druhá výstupná prípojná plôška 328 leží vedia druhej napájacej prípojnej plôšky 316. Prvý výstupný kolík 5 skupiny vývodných kolíkov leží vedia prvého napájačieho kolíka 6, druhý výstupný kolík 8 leží vedia druhého napájacieho kolíka 7, a prvý a druhý napájači kolík 6, 2 ležia najbližšie k osi-'Š'úmernosti tvaru substrátu.
Ako je zrejmé z obr.2, obsahuje ďalej skupina prípojných plôšok riadiacu prípojnú plôšku 336. Skupina vývodných kolíkov obsahuje najmenej riadiaci kolík 10 pripojený k riadiacej prípojnej plôške 360 cez piate vodivé spojenie 338. Je zrejmé, že ktorákoľvek prípojná plôška 328, 360 medzi riadiacou prípojnou plôškou 336 a najbližšou z prvej napájacej prípojnej plôšky 314 a druhej napájacej prípojnej plôšky 316 je buď výstupná prípojná plôška alebo iná riadiaca prípojná plôška, a že ktorýkoívek vývodný kolík medzi riadiacim kolíkom 10 a najbližším z prvého a druhého napájacieho kolíka 6, 7 je buď výstupný kolík alebo iný riadiaci kolík.
Skupina prípojných plôšok ďalej obsahuje najmenej jednu dátovú vstupnú prípojnú plôšku 340. Skupina vývodných kolíkov ďalej obsahuje najmenej jeden dátový vstupný kolík 12 pripojený k dátovej vstupnej prípojnej plôške 340 cez šieste vodivé spojenie 342. Je zrejmé, že ktorákoľvek prípojná plôška 328, 360. 336, 362 medzi vstupnou dátovou prípojnou plôškou 340 a najbližšou z prvej a druhej napájacej prípojnej plôšky je výstupná prípojná plôška alebo riadiaca prípojná plôška alebo iná vstupná prípojná plôška, a že ktorýkoľvek vývodný kolík 8., 9, 10, 11 medzi dátovým vstupným kolíkom 12 a najbližším z prvého a druhého napájacieho kolíka 6, 7 je buď výstupný kolík alebo riadiaci kolík alebo iný dátový vstupný kolík.
Skupina prípojných plôšok ďalej obsahuje tretiu napájačiu prípojnú plôšku 344 a štvrtú napájačiu prípojnú plôšku 346 na príjem zodpovedajúceho prvého a druhého napájacieho napätia, pričom tretia a štvrtá napájacia prípojná plôška 344, 346 sú uložené vedľa seba. Skupina vývodných kolíkov obsahuje tretí napájači kolík 18 a štvrtý napájači kolík 19 na príjem zodpovedajúceho prvého napájacieho napätia a druhého napájacieho napä tia, pričom tretí a štvrtý napájači kolík 18, 19 sú pripojené k zodpovedajúcej tretej a štvrtej napájacej prípojnej plôške 344, 346 cez zodpovedajúce siedme a ôsme vodivé spojenie 348, 350. Tretí a štvrtý napájači kolík 18, 19 sú uložené vedia seba, pričom skupina vývodných kolíkov je rozdelená medzi prvý sled vývodných kolíkov 1-12 a druhý sled vývodných kolíkov 13-24. Prvý a druhý sled sú usporiadané vzájomne paralelne, kde prvý sled obsahuje prvý a druhý napájači kolík 6, 7, uložené upprostred prvého sledu, druhý sled obsahuje tretí a štvrtý napájači kolík 18, 19 uložené uprostred uvedeného druhého sledu. Prvý a druhý napájači kolík 6, 7 sú uložené rotačné symetricky vzhladom na tretí a štvrtý napájači kolík 18, 19.
Na rozdiel od usporiadania napájacích kolíkov znázorneného na obr. 1 sú napájačie kolíky 6 a Ί_, a napájačie kolíky 18 a 19 usporiadané tak, aby príslušná dĺžka zloženej elektrickej dráhy príslušného napájacieho kolíka a jeho pridruženého spojovacieho drôtu tvoriaceho vodivé spojenie bola minimálna. Preto sú napájacie kolíky 6 a 7 ako aj napájacie kolíky 18 a 19 umiestnené centrálne v ich zodpovedajúcich sledoch vývodových kolíkov. Znížením uvedenej prúdovej dráhy na minimum je podstatne znížená zložená indukčnost sériového usporiadania napájacieho kolíka a jeho pridruženého spojovacieho drôtu v porovnaní so zloženou indukčnosťou zodpovedajúceho napájacieho kolíka a spojovacieho drôtu v integrovanom obvode so známym usporiadaním zostavy vývodných kolíkov pódia obr. 1.
Umiestnením napájacích kolíkov pre napätie Vcc a GND vedia seba, t.j. napájacích kolíkov 6, 7 a 18, 19 sa dosiahne to, že zodpovedajúci vyhladzovací kondenzátor 325 a 327 môže byt bez nich zapojený velmi krátkymi drôtmi. Slučka pozostávajúca z dvoch napájacích kolíkov 6 a 7, vodivých spojení 322 a 324, substrátu 300 a kondenzátora 325 má teraz mimoriadne malý obvod a mimoriadne malý plošný obsah. Drôty, ktoré pripájajú kondenzátor 325 a 327 k zodpovedajúcim napájačím kolíkom, majú menšiu impedanciu ako drôty na obr. 1, čo zvyšuje účinok kondenzátora. Ďalej je plošný obsah zmienenej slučky omnoho menší ako v usporiadaní pódia obr. 1, čo má za následok omnoho menšiu indukčnost slučky a teda omnoho menšiu náchylnosť na napríklad ex terne budené elektromagnetické polia. Ak to dovolia priestorové podmienky, môže byť vyhladzovací kondenzátor 325, napríklad povrchovo montovaná súčiastka, môže byt zapojený medzi príslušné napájačie koliky vo vnútri puzdra 312 alebo môže byt s napájačími kolíkmi zlúčený.
Iná výhoda usporiadania napájacích kolíkov s Vcc-kolíkom v bezprostrednej blízkosti GND-kolíka spočíva v znížení efektívne zloženej indukčnosti napájacích kolíkov a pridružených spojovacích drôtov. Toto zníženie je spôsobené antiparalelnou orientáciou prúdov vedených vodičmi, z ktorých každý pozostáva z napájacieho kolíka a pridruženého spojovacieho drôtu. Vzájomná indukčnosť vyvíjaná antiparalelne orientovanými prúdmi v dvoch vodičoch usporiadaných navzájom rovnobežne spôsobuje, že efektívna indukčnosť paralelne usporiadaných vodičov je menšia ako polovičná indukčnosť jedného vodiča.
Znázornený integrovaný obvod je d’alej vybavený dvoma napájacími kolíkmi 6 a 18 pre napájačie napätie Vcc a dvoma napájačími kolíkmi 7 a 19 pre napájačie napätie GND. Prúd vedený jedným napájacim kolíkom je teraz polovičný v porovnaní s prípadom znázorneným na obr. 1, čo d’alej znižuje amplitúdu ihlových impulzov induktívneho napätia.
Umiestnenie napájacích kolíkov 6a 18 napätia Vcc a napájacích kolíkov 7 a 19 napätia GND sa výhodne volí tak, aby bolo rotačné súmerné, ako je zrejmé z výkresu. Na rozdiel od tohto riešenia môže zrkadlovo súmerné usporiadanie napájacích kolíkov spôsobiť zničenie integrovaného obvodu v prípade neúmyselného vloženia do dosky plošných spojov v obrátenej polohe.
Ako je zrejmé z obr. 2, sú v blízkosti napájacieho kolíka umiestnené výstupné kolíky, a to konkrétne prvý výstupný kolík 5, druhý výstupný kolík 8, tretí výstupný kolík 17 a štvrtý výstupný kolík 20. Tieto výstupné kolíky sú vývodmi prístupné zvonka, pripojené k výstupom neznázornených vyrovnávacích pamätí na čipe. Usporiadanie výstupných kolíkov v. blízkosti napájacích kolíkov má mnoho výhod. Hlavne je to dĺžka elektrickej dráhy tvorenej výstupným kolíkom a jeho pridruženým spojovacím drôtom rovnakej rádovej veľkosti alebo zhodná s dĺžkou elektrickej dráhy tvorenej napájačím kolíkom a jeho pridruženým spojovacím drôtom. V dôsledku toho je impedancia (indukčnosť) prvého rovnako malá. Ďalej sú výstupné vyrovnávacie pamäte umiestnené na okraji substrátu 300. Vplyvom umiestnenia vyrovnávacích pamätí v blízkosti prípojných plôšok na pripojenie k napá jačím vývodom a na pripojenie k výstupným kolíkom sú vyrovnávacie pamäte napájané cez krátke neznázornené napájacie vodiče na čipe. Krátke napájacie vodiče sú výhodné najmä pre výstupné vyrovnávacie pamäte, lebo tie všeobecne spínajú veľké prúdy, ktoré môžu spôsobiť napäťové impulzy na pridružených napájacích vodičoch. Keď sa napájacie vodiče vytvoria čo možno najkratšie, bude ich indukčnosť úmerne malá.
Riadiaci kolík 10 pre signál sprístupnenia čipu, riadiaci kolík 15 pre signál sprístupnenia zápisu a riadiaci kolík 22 pre signál sprístupnenia výstupu sú umiestnené v susedstve výstupných kolíkov v ich pridružených sledoch vývodných kolíkov. Súbor napájacích kolíkov 6, 7, 18, JL9., výstupných kolíkov 4., 5, 8, 9, 16, 17, 20, 21 a riadiacich kolíkov 10, 15, 22 tvorí jadro alebo základnú zostavu často sa vyskytujúcich kolíkov v pamäťových integrovaných obvodoch. Pre iný typ integrovaných obvodov, napríklad mikroradič, môže byť usporiadaná iná zostava riadiacich kolíkov podľa požiadaviek zvláštneho použitia integrovaného obvodu.
Zlúčenie napájacích kolíkov, výstupných kolíkov a riadiacich kolíkov do jadier a rozdelenie čipu do obvodu jadra a prídavného obvodu má mnohé výhody. Predovšetkým je integrovaný obvod menej citlivý na ihlové impulzy induktívneho napätia, ako bolo vysvetlené vyššie. Ďalej poskytuje jadro štandardných vývodných kolíkov východiskový bod návrhárom integrovaných obvodov, spoločný pre rozličné uskutočnenia, ku ktorému je možné pripojiť rôzne prídavné obvody a ich odvodené štruktúry pomerne ľahko.
Na obr.2 sú adresové alebo dátové vstupné kolíky 1, 2, 3, 11, 12, 13, 14, 23 a 24 umiestnené mimo riadiace kolíky a výstupné kolíky. Pre návrhára pamäte má obzvlášť toto rozdelenie na obvody jadra a prídavné obvody výhodu v tom, že pamäte s rôznymi kapacitami môžu používať rovnaké jadro, menej citlivé na vyššie opísané rušivé induktívne napätie.
Na obr.3 je znázornený príklad usporiadania kolíkov pre zvyčajný pamäťový integrovaný obvod majúci vývodné kolíky umiestnené po obvode. Integrovaný obvod má čip 500 uložený v puzdre 512, ktoré z dôvodov jasnosti je nakreslené čiastočne v reze. Čip 500 je vybavený prípojnými plôškami, napríklad 514 a 516, umiestnenými v blízkosti okrajov čipu 500. Spojovacie terčíky sú pripojené k spojovacím kolíkom, napríklad 14, 28 spojovacími drôtmi, napríklad 522 a 524. Napájacie kolíky 28. a 14 sú určené pre napájacie napätie Vcc prípadne GND. Vývodné kolíky 1, 10, 15 a 21 nie sú pripojené. Vývodné kolíky 11-13 a 16-20 sú výstupné kolíky, vývodné kolíky 2-9, 26 a 27 sú adresové kolíky a vývodné kolíky 22-24 sú riadiace kolíky na príjem rôznych signálov pre sprístupnenia, ktoré sú usporiadané pre ľahšie rozšírenie pamäte napríklad v nejakom mikroprocesorovom systéme.
Ako je zrejmé z výkresu, nemajú napájacie kolíky 14 a 28 najlepšie umiestnenie s ohladom na zníženie induktívnych rušivých napätí. Predovšetkým to nie sú vývodné kolíky s najkratšou dĺžkou spoja. Vývodné kolíky la 15 sú kratšie, ale nie sú zapojené. Ďalej sú napájacie kolíky umiestnené na protiľahlých stranách integrovaného obvodu. Vyhladzovací kondenzátor 526 je zapojený medzi napájacie kolíky 28 a 14 drôtmi, ktoré premosťujú veľkú vzdialenosť cez integrovaný obvod. To čo bolo ďalej opísané v súvislosti s integrovaným obvodom znázorneným na obr.l s ohľadom na nevýhody usporiadania vývodných kolíkov, platí i pre integrovaný obvod podľa obr.3.
Obr.4 znázorňuje príklad usporiadania vývodných kolíkov pre integrovaný obvod majúci vývodné kolíky usporiadané po obvode. Obr.4 znázorňuje čip 600 uložený v puzdre 612. Napájacie kolíky 14 a 28 napätie VDD sú umiestnené v blízkosti napájacích kolíkov 15 prípadne 1 napätia GND. Ďalej je usporiadanie napájacie kolíka napätie VDD a priľahlého napájacieho kolíka napätia GND umiestnené centrálne v zodpovedajúcom slede spojovacích kolíkov, t.j. je na oboch stranách obklopené inými vývodnými kolíkmi, ktorých počty sú na oboch stranách približne rovnaké. Vyhladzovacie kondenzátory 626 a 628 sú výhodne povrchovo montované súčiastky a boli zapojené medzi napájacie kolíky 14 a 15 prípadne 1 a 28,. Výstupné kolíky 12, 13 a 16, 17 sú umiestnené najbližšie k dvojici napájacích kolíkov 14 a ,15. Výstupné kolíky 3, 2 a 27, 26 sú umiestnené najbližšie k dvojici napájacích kolíkov 1 a 28. Vývodné kolíky 22-25 tvoria riadiace kolíky pre rôzne signály pre sprístupnenie čipu a vývodné kolíky
5-11, 20 a 22 tvoria adresové kolíky.
Aj keď vyššie uvedené príklady sa týkajú pamäťových integrovaných obvodov, podobné usporiadania vývodných kolíkov môžu byť vytvorené i pre iné typy integrovaných obvodov, napríklad pre mikroradiče. Podobne môžu byť obdobné usporiadania vytvorené pre moduly integrovaných obvodov obsahujúcich viac ako jeden čip, kde tieto usporiadania kolíkov sledujú účel vynálezu, t.j. zmenšenie ihlových impulzov induktívnych napätí párovaním napájacích kolíkov v najväčšej blízkosti čipov a usporiadaním výstupných kolíkov čo najbližšie k napájacím kolíkom v príslušných usporiadaniach vývodných kolíkov.

Claims (5)

  1. PATENTOVÉ NÁROKY (300) , opatrený napájaciu príplôšku (316) na
    1. Integrovaný obvod na polovodičovom substráte skupinou prípojných plôšok, zahrňujúcich prvú pojnú plôšku (314) a druhú napájaciu prípojnú napájanie obvodu počas pravidelného používania a uložených jedna vedia druhej, M prvou výstupnou prípojnou plôškou (326) a druhou výstupnou prípojnou plôškou (328) a skupinou vývodných kolíkov obsahujúcich prvý napájači kolík (6) a druhý napájači kolík (7), pripojených k zodpovedajúcej prvej a druhej napájacej prípojnej plôške (314, 316) cez zodpovedajúce prvé a vodivé spojenie (324) a druhé vodivé spojenie (322), pričom prvý a druhý napájači kolík sú uložené vedia seba, prvý výstupný kolík (5) a druhý výstupný kolík (8), pripojené k zodpovedajúcej prvej a druhej výstupnej prípojnej plôške cez zodpovedajúce tretie vodivé spojenie (330) a štvrté vodivé spojenie (332), vyznačujúci sa tým, že prvá výstupná prípojná plôška (326) skupiny prípojných plôšok leží vedia prvej napájacej prípojnej plôšky (314), druhá výstupná prípojná plôška (328) leží vedľa druhej napájacej prípojnej plôšky (316), prvý výstupný kolík (5) skupiny vývodných kolíkov leží vedia prvého napájacieho kolíka (6), druhý výstupný kolík (8) leží vedia druhého napájacieho kolíka (7), a prvý a druhý napájači kolík (6, 7) ležia najbližšie k os súmernosti tvaru substrátu.
  2. 2. Integrovaný obvod podlá nároku 1 vyznačujúci sa tým, že skupina prípojných plôšok d’alej obsahuje najmenej jednu riadiacu prípojnú plôšku (336), skupina vývodných kolíkov obsahuje najmenej jeden riadiaci kolík (10) pripojený k riadiacej prípojnej plôške (336) cez piate vodivé spojenie (338), pričom ktorákoľvek prípojná plôška (328, 360) medzi riadiacou prípojnou plôškou (336) a najbližšou z prvej napájacej prípojnej plôšky (314) a druhej napájacej prípojnej plôšky (316) je buď výstupná prípojná plôška alebo iná riadiaca prípojná plôška, g pričom ktorýkoľvek vývodný kolík medzi riadiacim kolíkom (10) a najbližším z prvého a druhého napájacieho kolíka (6, 7) je buď výstupný kolík alebo iný riadiaci kolík.
  3. 3. Integrovaný obvod podľa nároku 2 vyznačujúci sa tým, že skupi- na prípojných plôšok ďalej obsahuje najmenej jednu dátovú vstupnú prípojnú plôšku (340), skupina vývodných kolíkov ďalej obsahuje najmenej jeden dátový vstupný kolík (12) pripojený k dátovej vstupnej prípojnej plôške (340) cez šieste vodivé spojenie (342), pričom ktorákoľvek prípojná plôška (328, 360, 336, 362) medzi dátovou vstupnou prípojnou plôškou (340) a najbližšou z prvej a druhej napájacej prípojnej plôšky je výstupná prípojná plôška alebo riadiaca prípojná plôška alebo iná vstupná prípojná plôška, 4i pričom ktorýkoľvek vývodný kolík (8, 9, 10, 11) medzi dátovým vstupným kolíkom (12) a najbližším z prvého a druhého napájacieho kolíka (6, 7) je buď výstupný kolík alebo riadiaci kolík alebo iný dátový vstupný kolík.
  4. 4. Integrovaný obvod podľa najmenej jedného z nárokou 1 až 3 vyz- načujúci sa tým, že skupina prípojných plôšok obsahuje tretiu napájaciu prípojnú plôšku (344) a štvrtú napájaciu prípojnú plôšku (346) na príjem zodpovedajúceho prvého a druhého napájacieho napätia, pričom tretia a štvrtá napájačia prípojná plôška (344, 346) sú uložené vedľa seba, pričom skupina vývodných kolíkov obsahuje tretí napájači kolík (18) a štvrtý napájači kolík (19) na prijímanie zodpovedajúceho prvého napájacieho napätia a druhého napájacieho napätia, pričom tretí a štvrtý napájači kolík (18, 19) sú pripojené k zodpovedajúcej tretej a štvrtej napájacej prípojnej plôške (344, 346) cez zodpovedajúce siedme a ôsme vodivé spojenie (348, 350), pričom tretí a štvrtý napájači kolík (18, 19) sú uložené vedľa seba, pričom skupina vývodných kolíkov je rozdelená medzi prvý sled vývodných kolíkov (1-12) a druhý sled vývodných kolíkov (13-24), pričom prvý a druhý sled sú usporiadané vzájomne paralelne, kde prvý sled obsahuje prvý a druhý napájači kolík (6, 7), uložené v stredovej oblasti uvedeného prvého sledu, druhý sled obsahuje tretí a štvrtý napájači kolík (18, 19) uložené v stredovej oblasti uvedeného druhého sledu a prvý a druhý napájači kolík (6, 7) sú uložené rotačné symetricky vzhľadom na tretí a štvrtý napájači kolík (18, 19).
  5. 5. Integrovaný obvod podlá najmenej jedného z nárokov 1 až 4 vyznačujúci sa tým, že integrovaný obvod obsahuje pamäťový obvod.
SK649-90A 1989-02-14 1990-02-09 Integrovaný obvod na polovodičovom substráte SK278712B6 (sk)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP89200352A EP0382948B1 (en) 1989-02-14 1989-02-14 Supply pin rearrangement for an integrated circuit

Publications (2)

Publication Number Publication Date
SK64990A3 true SK64990A3 (en) 1998-01-14
SK278712B6 SK278712B6 (sk) 1998-01-14

Family

ID=8202322

Family Applications (1)

Application Number Title Priority Date Filing Date
SK649-90A SK278712B6 (sk) 1989-02-14 1990-02-09 Integrovaný obvod na polovodičovom substráte

Country Status (11)

Country Link
EP (2) EP1179848A3 (sk)
JP (1) JP2885456B2 (sk)
KR (1) KR100218076B1 (sk)
CN (1) CN1025904C (sk)
CZ (1) CZ281891B6 (sk)
DE (1) DE68929487T2 (sk)
ES (1) ES2208631T3 (sk)
FI (1) FI113908B (sk)
MY (1) MY105266A (sk)
RU (1) RU2092932C1 (sk)
SK (1) SK278712B6 (sk)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179848A3 (en) * 1989-02-14 2005-03-09 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
WO1995022839A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation Packaged integrated circuit with reduced electromagnetic interference
DE69620859T2 (de) * 1996-01-22 2002-10-31 Ericsson Telefon Ab L M Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
CN101505176B (zh) * 2007-12-21 2012-09-05 北京登合科技有限公司 移动终端的蓝牙模组
US7969002B2 (en) * 2008-10-29 2011-06-28 Maxim Integrated Products, Inc. Integrated circuit packages incorporating an inductor and methods
CN102368686B (zh) * 2011-08-01 2016-08-10 刘圣平 一种防短路失控的电路模块端口布置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS58124262A (ja) * 1982-01-20 1983-07-23 Nec Corp 集積回路装置
JPS601856A (ja) * 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS61288451A (ja) * 1985-06-17 1986-12-18 Toshiba Corp 集積回路用パツケ−ジの入出力ピンの配置構造
JPS6281743A (ja) * 1985-10-07 1987-04-15 Hitachi Comput Eng Corp Ltd 半導体装置
JPS6290956A (ja) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd 半導体集積回路
EP1179848A3 (en) * 1989-02-14 2005-03-09 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.

Also Published As

Publication number Publication date
DE68929487D1 (de) 2003-11-13
KR900013618A (ko) 1990-09-06
JPH02277262A (ja) 1990-11-13
CZ281891B6 (cs) 1997-03-12
EP1179848A3 (en) 2005-03-09
EP0382948A1 (en) 1990-08-22
FI113908B (fi) 2004-06-30
CN1045486A (zh) 1990-09-19
CZ64990A3 (en) 1997-01-15
DE68929487T2 (de) 2004-07-22
JP2885456B2 (ja) 1999-04-26
EP0382948B1 (en) 2003-10-08
RU2092932C1 (ru) 1997-10-10
SK278712B6 (sk) 1998-01-14
EP1179848A2 (en) 2002-02-13
FI900653A0 (fi) 1990-02-09
KR100218076B1 (ko) 1999-09-01
MY105266A (en) 1994-09-30
CN1025904C (zh) 1994-09-07
ES2208631T3 (es) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100536482B1 (ko) 반도체장치및그제조방법
KR100301549B1 (ko) 매크로셀어레이용정전기방전보호장치
EP0563973B1 (en) Master slice integrated circuit having a reduced chip size and a reduced power supply noise
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
SK64990A3 (en) Integrated circuit on the semiconductor substrate
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
US8362614B2 (en) Fine pitch grid array type semiconductor device
US5126822A (en) Supply pin rearrangement for an I.C.
CN113557605A (zh) 半导体模块和半导体装置
KR20010110930A (ko) 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치
EP0205728B1 (en) Arrangement of input-output pins of an integrated circuit package
WO1995022839A1 (en) Packaged integrated circuit with reduced electromagnetic interference
CN112996244B (zh) 一种印制电路板
US20050285281A1 (en) Pad-limited integrated circuit
US20020030979A1 (en) Circuit board system for optiming contact pin layout in an integrated circuit
JPH01111342A (ja) 集積回路用パッケージ
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPH02119171A (ja) 半導体集積回路装置
US20040183567A1 (en) Isolated channel in an integrated circuit
KR940004998Y1 (ko) 메모리모듈
KR20010080450A (ko) 와이어 본드 밀도 향상을 위한 와이어 본드된 패키지
JPH0239455A (ja) 大規模集積回路
JP2003124333A (ja) 半導体ｉｃチップ
JPS63182840A (ja) 電源供給用集積回路ケ−ス
JPH03270067A (ja) 半導体集積装置

Legal Events

Date Code Title Description
MK4A Expiry of patent

Expiry date: 20100209