CN112996244B - 一种印制电路板 - Google Patents
一种印制电路板 Download PDFInfo
- Publication number
- CN112996244B CN112996244B CN202110209431.9A CN202110209431A CN112996244B CN 112996244 B CN112996244 B CN 112996244B CN 202110209431 A CN202110209431 A CN 202110209431A CN 112996244 B CN112996244 B CN 112996244B
- Authority
- CN
- China
- Prior art keywords
- power management
- management circuit
- pads
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种印制电路板,包括至少一个芯片,该芯片的至少一侧设置有多个引脚;该芯片的印制电路板包括第一电源管理电路和第二电源管理电路,公开实施例第一电源管理电路的输出端与公开实施例第二电源管理电路的输入端连接同一引脚。本印制电路板能够减少布线的长度,从而能够节省布线空间,有利于芯片的集成化,并且能够减少布线对第二电源管理电路信号质量造成的不良影响。
Description
技术领域
本发明涉及电子技术领域,具体涉及一印制电路板。
背景技术
随着系统集成度的要求越来越高,印制电路板上的芯片内部的集成电路的需求越来越多,对于芯片内部的电源管理电路,例如第一电源管理电路和第二电源管理电路,常常需要布线将第一电源管理电路的输出引脚与第二电源管理电路的输入引脚连接,而布线需要占用布线空间,不利于集成化;且布线较长会引入较大的寄生电感,影响第二电源管理电路的信号质量。
发明内容
为此,本公开实施例提供一种印制电路板,能够减少布线的长度,能够节省布线空间,有利于芯片的集成化,并且能够减少布线对第二电源管理电路的信号质量造成的不良影响。
本公开实施例提供一种印制电路板,包括至少一个芯片,所述芯片的至少一侧设置有多个引脚;所述印制电路板包括第一电源管理电路和第二电源管理电路,所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接同一引脚。
在一些示例中,所述第一电源管理电路包括多个第一焊盘,多个所述第一焊盘中至少一个为作为所述输出端的输出焊盘;所述第二电源管理电路包括多个第二焊盘,多个所述第二焊盘中至少一个为作为所述输入端的输入焊盘;其中,
每个所述输出焊盘和每个所述输入焊盘均连接同一引脚。
在一些示例中,将所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接的引脚称为共用引脚;所述印制电路板还包括第一电容,所述共用引脚连接第一电容。
在一些示例中,至少一个所述输出焊盘相较其他所述第一焊盘靠近所述第二电源管理电路;和/或,至少一个所述输入焊盘相较其他所述第二焊盘靠近所述第一电源管理电路。
在一些示例中,至少一个所述输出焊盘与至少一个所述输入焊盘沿第一方向排列,将所述输出焊盘与所述输入焊盘在第一方向上的连接称为第一连线;其中,
所述共用引脚到所述第一连接的垂线,与所述第一连接的中点相交。
在一些示例中,多个所述第一焊盘中的三个为所述输出焊盘;多个所述第二焊盘中的两个为所述输入焊盘。
在一些示例中,还包括:基板,所述芯片设置在所述基板上,且多个所述第一焊盘、多个所述第二焊盘、多个所述引脚设置在所述芯片的同侧。
在一些示例中,将所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接的引脚称为共用引脚;所述印制电路板还包括:设置在所述基板上的第一电容;
所述基板上设置有多个第三焊盘,所述芯片的所述引脚与所述第三焊盘一一对应邦定;
多个所述第三焊盘中的一个连接所述第一电容,且该第三焊盘连接随时共用引脚。
在一些示例中,所述第一电源管理电路为低压差线性稳压器;所述第二电源管理电路为直流电压转换器。
在一些示例中,所述第一电容为贴片电容。
本公开实施例具有如下优点:
根据本公开实施例提供的印制电路板,将芯片内部的第一电源管理电路的输出端和第二电源管理电路的输入端共用一个引脚,能够在实现原本的电连接的同时减少布线的长度,从而能够节省布线空间,有利于芯片的集成化,并且能够减少布线对第二电源管理电路的信号质量造成的不良影响。
附图说明
附图是用来提供对本公开实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本公开实施例,但并不构成对本公开实施例的限制。
图1为一种示例性的印制电路板的结构示意图;
图2为本公开实施例提供的印制电路板的一种实施例的结构示意图之一;
图3为本公开实施例提供的印制电路板的一种实施例的结构示意图之二;
图4为本公开实施例提供的印制电路板的一种实施例的结构示意图之三;
图5为本公开实施例提供的印制电路板的一种实施例的结构示意图之四;
图6为本公开实施例提供的印制电路板的一种实施例的结构示意图之五。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅是本发明的部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例,目的只是为了便于对本发明实施例的内容的理解。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
参见图1,以一种示例性的印制电路板(Printed Circuit Board,PCB)100为例,PCB板100具有基板,基板上可以设置多个芯片10,每个芯片10的至少一侧可以设置多个间隔排布的引脚PIN。其中,至少一个芯片10包括至少两个电源管理电路,以第一电源管理电路1和第二电源管理电路2为例,第一电源管理电路1的输出端OUT_1可以与第二电源管理电路2的输入端IN_2连接,实现电压转换。具体地,第一电源管理电路1的输出端OUT_1可以通过第一走线L1连接一个引脚,称该引脚为输出引脚PIN_out;第二电源管理电路2的输入端IN_2可以通过第二走线L2连接一个引脚,称该引脚为输入引脚PIN_in;输出引脚PIN_out可以通过在芯片10外围的第三走线L3与输入引脚PIN_in连接,从容实现第一电源管理电路1的输出端OUT_1与第二电源管理电路2的输入端IN_2连接,第一电源管理电路1的输出电压即作为第二电源管理电路2的输入电压。上述PCB板100中,第一电源管理电路1的输出端输出的电压要进入第二电源管理电路2的输入端,需要经过第一走线L1-输出引脚PIN_out-第三走线L3-输入引脚PIN_in-第二走线L2,整体走线较长,因此会引入较大的寄生电感,影响第二电源管理电路2的质量,并且,第三走线L3设置在芯片10的外围,需要占用一定PCB板100的布线面积,不利于PCB板100的集成化。
为了解决上述问题,本公开实施例提供一种印制电路板,参见图2,以印制电路板100为例,PCB板100具有基板,基板上可以设置多个芯片10,每个芯片10的至少一侧可以设置多个间隔排布的引脚PIN。其中,至少一个芯片10包括至少两个电源管理电路,以第一电源管理电路1和第二电源管理电路2为例,第一电源管理电路1包括输入端IN_1和输出端OUT_1,第二电源管理电路2包括输入端IN_2和输出端OUT_2。第一电源管理电路1的输出端OUT_1可以与第二电源管理电路2的输入端IN_2连接,实现电压转换,具体地,第一电源管理电路1的输出端OUT_1与第二电源管理电路2的输入端IN_2可以连接同一引脚PIN,称第一电源管理电路1的输出端OUT_1与第二电源管理电路2的输入端IN_2共同连接的引脚为共用引脚PIN1,第一电源管理电路1的输出端OUT_1与共用引脚PIN1可以通过第一走线L1连接,第二电源管理电路2的输入端IN_2与共用引脚PIN1可以通过第二走线L2连接。由于将芯片10内部的第一电源管理电路1的输出端OUT_1和第二电源管理电路2的输入端IN_2都连接至共用引脚PIN1,因此第一电源管理电路1的输出端OUT_1输出的电压要传输至第二电源管理电路2的输入端IN_2,仅需要经过第一走线L1-共用引脚PIN1-第二走线L2,能够在实现原本的电连接的同时有效减少布线的长度,从而能够减小寄生电感,进而减小对第二电源管理电路2的质量的影响,并且,由于省略了芯片10外围的布线(例如省略图1中第三走线L3),因此能够节省布线空间,有利于芯片的集成化。
需要说明的是,为了便于说明,以下内容及附图中,仅示出芯片10的上侧设置多个引脚PIN,但并不限制本公开实施例提供的PCB板的芯片10上仅一侧具有引脚PIN,可以在芯片20的四周都设置引脚PIN,在此不做限定。
需要说明的是,第一电源管理电路1的输出端OUT_1和第二电源管理电路2的输入端IN_2相连,可以理解的是,第一电源管理电路1的输出端OUT_1的标准电压与第二电源管理电路2的输入端IN_2标准电压相同,两点共电位,例如第一电源管理电路1的输出端OUT_1的标准电压与第二电源管理电路2的输入端IN_2的标准电压均为3.3V,在此不做限制。
在一些示例中,参见图3、图4,芯片10本申请周边区域设置有多个焊盘(pad),芯片10放置在框架材料(Lead Frame)上进行打线,使pad与引脚PIN对应连接。而不同的电路的各端口对应连接一个或多个pad,与该电路的端口连接的pad即作为该电路的端口。第一电源管理电路1包括多个第一焊盘pad1,第一焊盘pad1即为芯片10的多个焊盘里与第一电源管理电路1的各端口连接的焊盘,其中,多个第一焊盘pad1中至少一个第一焊盘pad1与第一电源管理电路1的输出端OUT_1连接,将与第一电源管理电路1的输出端OUT_1连接的第一焊盘pad1称为输出焊盘pad_out,即至少一个输出焊盘pad_out作为第一电源管理电路1的输出端OUT_1;同理,第二电源管理电路2包括多个第二焊盘pad2,第二焊盘pad2即为芯片10的多个焊盘里与第一电源管理电路2的各端口连接的焊盘,其中,多个第二焊盘pad2中至少一个第二焊盘pad2与第二电源管理电路2的输入端IN_2连接,将与第二电源管理电路2的输入端IN_2连接的第二焊盘pad2称为输入焊盘pad_in,即至少一个输入焊盘pad_in作为第二电源管理电路2的输入端IN_2。
进一步地,基于上述,具体为作为第一电源管理电路1的输出端OUT_1的至少一个输出焊盘pad_out均连接共用引脚PIN1,且作为第二电源管理电路2的输入端IN_2的至少一个输入焊盘pad_in均连接共用引脚PIN1,从而实现第一电源管理电路1的输出端OUT_1与第二电源管理电路2的输入端IN_2均连接共用引脚PIN1。
在一些示例中,参见图3和图4,第一电源管理电路1的输出端OUT_1可以仅为一个输出焊盘pad_out,但单个输出焊盘pad_out的电流较小,可能无法达到需求,因此,第一电源管理电路1的输出端OUT_1也可以连接到多个输出焊盘pad_out,例如,参见图4,采用三个输出焊盘pad_out作为第一电源管理电路1的输出端OUT_1,使三个输出焊盘pad_out的电流进行合流,在本实施例下,第一走线L1包括三条第一子走线L11、L12、L13,三个输出焊盘pad_out分别通过三条第一子走线连接至共用引脚PIN1;同理,第二电源管理电路2的输入端IN_2可以仅为一个输入焊盘pad_in,但单个输入焊盘pad_in引入的电流较小,可能无法达到需求,因此,第二电源管理电路2的输入端IN_2也可以连接到多个输入焊盘pad_in,例如,参见图4,采用两个输入焊盘pad_in作为第二电源管理电路2的输入端IN_2,使两个输出焊盘输入焊盘pad_in引入的电流进行合流,在本实施例下,第二走线L2包括两条第二子走线L21和L22,两个输入焊盘pad_in分别通过两条第二子走线连接至共用引脚PIN1。当然,具体的数量可以根据需要设置,在此不做限定。
在一些示例中,参见图1-图5,PCB板上可以设置多个芯片10,每个芯片10中可以包括多个电路,而对于第一电源管理电路1和第二电源管理电路2,为了减少第一电源管理电路1与第二电源管理电路2之间的布线的长度,第一电源管理电路1和第二电源管理电路2可以相邻设置,且尽量紧靠,以减少第一走线L1和第二走线L2的长度。
在一些示例中,参见图3-图5,位于芯片10同一侧的焊盘,可以沿芯片10的一侧的长度方向间隔排列,例如,以多个焊盘设置在芯片10的上侧,沿平行于上侧的长度方向的第一方向S1间隔排列为例,多个焊盘中与第一电源管理电路1连接的焊盘称为第一焊盘pad1,与第二电源管理电路2连接的焊盘称为第二焊盘pad2,多个第一焊盘pad1中的任一个或多个均可以作为输出焊盘pad_out,多个第二焊盘pad2中的任一个或多个均可以作为输入焊盘pad_in。在一些示例中,为了减少第一走线L1和第二走线L2的长度,可以选取第一焊盘pad1中最靠近第二电源管理电路2的至少一个第一焊盘pad1作为输出焊盘pad_out,即,至少一个输出焊盘pad_out相较其他第一焊盘pad1更靠近第二电源管理电路2;和/或,可以选取第二焊盘pad2中最靠近第一电源管理电路1的至少一个第二焊盘pad2作为输入焊盘pad_in,即,至少一个输入焊盘pad_in相较其他第二焊盘pad2更靠近第一电源管理电路1,从而使输入焊盘pad_in与输出焊盘pad_out连接的走线(例如L1和L2)的长度有效缩减。
在一些示例中,参见图5,共用引脚PIN1可以设置在各种位置,例如,共用引脚PIN1可以设置在至少一个输出焊盘pad_out与至少一个输入焊盘pad_in的中点位置。具体地,至少一个输出焊盘pad_out与至少一个输入焊盘pad_in沿第一方向S1间隔排列,第一方向S1即为输出焊盘pad_out和输入焊盘pad_in所在的芯片10的一侧(例如上侧)的长度方向,将至少一个输出焊盘pad_out与至少一个输入焊盘pad_in在第一方向S1上排列的连接称为第一连线Ld;共用引脚PIN1设置在至少一个输出焊盘pad_out与至少一个输入焊盘pad_in之间,且设置在至少一个输出焊盘pad_out与至少一个输入焊盘pad_in背离芯片10内部一侧,共用引脚PIN1到第一连接Ld的垂线Ls与第一连线Ld的交点m,为第一连线Ld的中点。
参见图1,通常为了电源管理电路的稳定性,以及过滤高频杂波,在第一电源管理电路1的输出引脚PIN_out可以连接一个输出电容Cout,以稳定第一电源管理电路1的稳定性;同理,在第二电源管理电路2的输入引脚PIN_in可以连接一个输入电容Cin,以稳定第二电源管理电路2的稳定性。而输出引脚PIN_out到输出电容Cout、输入引脚PIN_in到输入电容Cin均需要布线,进一步占用PCB板的布线面积。
而在本公开实施例提供的PCB板100中,由于第一电源管理电路1的输出端OUT_1和第二电源管理电路2的输入端IN_2均连接同一引脚PIN(即共用引脚PIN1),因此,可以仅在共用引脚PIN1处连接一个电容。具体地,PCB板100还可以包括第一电容C1,共用引脚PIN1连接第一电容C1的第一端,第一电容C1的第二端接参考电压端,参考电压端提供参考电压GND,从而第一电容C1可以既作为第一电源管理电路1的输出端OUT_1的输出电容,又作为第二电源管理电路2的输入端IN_2的输入电容,相较于原有的设置,省去一个电容以及连接该电容的连接线,因此能够进一步节省布线空间,有利于集成化,且能够减少物料清单(BOM)的项目数。
需要说明的是,第一电容C1的电容值的选取,需要即满足第一电源管理电路1的输出端OUT_1的输出电容的电容值,又满足第二电源管理电路2的输入端IN_2的输入电容的电容值,例如,第一电源管理电路1的输出端OUT_1的输出电容的电容值的范围在10-30pf,第二电源管理电路2的输入端IN_2的输入电容的电容值的范围在30-40pf,则第一电容C1的电容值从输出电容的电容值的范围与输入电容的电容值的范围的交集范围选择,例如第一电容C1的电容值为30pf。
在一些示例中,第一电源管理电路1可以为低压差线性稳压器(Low DropoutRegulator,LDO);第二电源管理电路2可以为直流电压转换器(例如DC-DC转换器)。第一电容C1的电容值的选择,可以根据LDO电路所需的相位裕量(PM)和增益选择,保证第一电容C1能够满足LDO电路的环路稳定性和负载瞬态响应要求,且第一电容C1可以根据DC-DC转换器的瞬时启动电流的大小选择,保证满足DC-DC转换器的电路稳定性。
在一些示例中,参见图1-图5,PCB板100上的芯片10设置在基板上,第一电源管理电路1的多个第一焊盘pad1(包括输出焊盘pad_out)、第二电源管理电路2的多个第二焊盘pad2(包括输入焊盘pad_in)、多个引脚PIN(包括共用引脚PIN)均可以设置在芯片10的同一侧(例如上侧),且引脚PIN可以设置在多个第一焊盘pad1、多个第二焊盘pad2背离芯片10的内部的一侧,从而避免需要绕线设置布线。
在一些示例中,参见图6,图6为了示出第三焊盘P3的位置省略了芯片10,PCB板的基板上设置有多个第三焊盘P3,芯片10的引脚PIN(包括共用引脚PIN1)与第三焊盘P3一一对应邦定,以将芯片10固定在基板上。在多个第三焊盘P3中的一个第三焊盘P3与共用引脚PIN1邦定,第一电容C1可以先印刷在基板上,且通过走线与该第三焊盘P3相连,该第三焊盘P3再与共用引脚PIN1邦定,从而实现第一电容C1与共用引脚PIN1的连接。
在一些示例中,第一电容C1可以采用多种类型的电容,例如第一电容C1可以为贴片电容,在此不做限制。
根据本公开实施例提供的印制电路板,将芯片10内部的第一电源管理电路1的输出端OUT_1和第二电源管理电路2的输入端IN_2共用一个引脚(即共用引脚PIN1),能够在实现原本的电连接的同时减少布线的长度,从而能够节省布线空间,有利于芯片10的集成化,并且能够减少布线对第二电源管理电路2的信号质量造成的不良影响。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种印刷电路板,包括至少一个芯片,其特征在于,所述芯片的至少一侧设置有多个引脚;所述印刷电路板包括第一电源管理电路和第二电源管理电路,所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接同一引脚;
所述第一电源管理电路包括多个第一焊盘,多个所述第一焊盘中至少一个为作为所述输出端的输出焊盘;所述第二电源管理电路包括多个第二焊盘,多个所述第二焊盘中至少一个为作为所述输入端的输入焊盘;其中,
每个所述输出焊盘和每个所述输入焊盘均连接同一引脚。
2.根据权利要求1所述的印刷电路板,其特征在于,将所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接的引脚称为共用引脚;所述印刷电路板还包括第一电容,所述共用引脚连接第一电容。
3.根据权利要求2所述的印刷电路板,其特征在于,至少一个所述输出焊盘相较其他所述第一焊盘靠近所述第二电源管理电路;和/或,至少一个所述输入焊盘相较其他所述第二焊盘靠近所述第一电源管理电路。
4.根据权利要求3所述的印刷电路板,其特征在于,至少一个所述输出焊盘与至少一个所述输入焊盘沿第一方向排列,将所述输出焊盘与所述输入焊盘在第一方向上的连接称为第一连线;其中,
所述共用引脚到所述第一连接的垂线,与所述第一连接的中点相交。
5.根据权利要求1所述的印刷电路板,其特征在于,多个所述第一焊盘中的三个为所述输出焊盘;多个所述第二焊盘中的两个为所述输入焊盘。
6.根据权利要求1所述的印刷电路板,其特征在于,还包括:基板,所述芯片设置在所述基板上,且多个所述第一焊盘、多个所述第二焊盘、多个所述引脚设置在所述芯片的同侧。
7.根据权利要求6所述的印刷电路板,其特征在于,将所述第一电源管理电路的输出端与所述第二电源管理电路的输入端连接的引脚称为共用引脚;所述印刷电路板还包括:设置在所述基板上的第一电容;
所述基板上设置有多个第三焊盘,所述芯片的所述引脚与所述第三焊盘一一对应邦定;
多个所述第三焊盘中的一个连接所述第一电容,且该第三焊盘连接随时共用引脚。
8.根据权利要求1-7任一所述的印刷电路板,其特征在于,所述第一电源管理电路为低压差线性稳压器;所述第二电源管理电路为直流电压转换器。
9.根据权利要求2或7任一所述的印刷电路板,其特征在于,所述第一电容为贴片电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110209431.9A CN112996244B (zh) | 2021-02-24 | 2021-02-24 | 一种印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110209431.9A CN112996244B (zh) | 2021-02-24 | 2021-02-24 | 一种印制电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112996244A CN112996244A (zh) | 2021-06-18 |
CN112996244B true CN112996244B (zh) | 2022-06-24 |
Family
ID=76350473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110209431.9A Active CN112996244B (zh) | 2021-02-24 | 2021-02-24 | 一种印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112996244B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107357751A (zh) * | 2017-06-08 | 2017-11-17 | 中车大连电力牵引研发中心有限公司 | 引脚复用电路 |
CN109496062B (zh) * | 2018-12-26 | 2020-09-18 | 上海天马微电子有限公司 | 一种电路板及显示装置 |
CN112256120A (zh) * | 2020-10-20 | 2021-01-22 | 维沃移动通信有限公司 | 保护电路及电子设备 |
-
2021
- 2021-02-24 CN CN202110209431.9A patent/CN112996244B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112996244A (zh) | 2021-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5229639A (en) | Low powder distribution inductance lead frame for semiconductor chips | |
US6791846B2 (en) | Power distribution system with a dedicated power structure and a high performance voltage regulator | |
US6316922B1 (en) | DC-DC converter which supresses power supply noise in low power circuit | |
US7675165B2 (en) | Mount for a programmable electronic processing device | |
US5641978A (en) | Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit | |
US10802518B1 (en) | Power stage with vertical integration for high-density, low-noise voltage regulators | |
CN112996244B (zh) | 一种印制电路板 | |
US8361757B2 (en) | Semiconductor device assembly and method thereof | |
CN102668071A (zh) | 半导体装置 | |
EP1294023A2 (en) | Semiconductor integrated circuit modules, manufacturing methods and usage thereof | |
CN110349928A (zh) | 片上系统、电路及向负载供电的方法 | |
JP2885456B2 (ja) | 集積回路用の給電ピン配置 | |
US11915987B2 (en) | Semiconductor device | |
KR930010104B1 (ko) | 반도체 집적회로 | |
JPS6020524A (ja) | 半導体集積回路装置 | |
JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
US7173326B2 (en) | Semiconductor integrated device | |
CN218867099U (zh) | 引线框架、集成芯片结构及电源模块 | |
US20240113098A1 (en) | Low capacitance esd protection devices | |
US11552049B2 (en) | Embedded power device module, processor substrate and electronic system | |
CN210579714U (zh) | 一种厚膜与pcb集成电路结构 | |
CN203014745U (zh) | 低噪声放大器的封装结构 | |
CN213484750U (zh) | 滤波电路及模块 | |
KR940003377B1 (ko) | 반도체 집적회로장치 | |
US6646475B2 (en) | On-chip power supply with optimized electromagnetic compatibility |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 230088 north, 9th floor, B1 building, animation base, 800 Wangjiang West Road, high tech Zone, Hefei City, Anhui Province Applicant after: Hongjing Microelectronics Technology Co.,Ltd. Address before: 230088 north, 9th floor, B1 building, animation base, 800 Wangjiang West Road, high tech Zone, Hefei City, Anhui Province Applicant before: HEFEI MACROSILICON TECHNOLOGY CO.,LTD. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |