RU2000125904A - Высокоскоростная передача сигналов для сопрягающих схем кмоп свси - Google Patents

Высокоскоростная передача сигналов для сопрягающих схем кмоп свси

Info

Publication number
RU2000125904A
RU2000125904A RU2000125904/09A RU2000125904A RU2000125904A RU 2000125904 A RU2000125904 A RU 2000125904A RU 2000125904/09 A RU2000125904/09 A RU 2000125904/09A RU 2000125904 A RU2000125904 A RU 2000125904A RU 2000125904 A RU2000125904 A RU 2000125904A
Authority
RU
Russia
Prior art keywords
signal
bus
reference signal
output
oscillating
Prior art date
Application number
RU2000125904/09A
Other languages
English (en)
Other versions
RU2239956C2 (ru
Inventor
Ул Хак ЭДЖАЗ
Original Assignee
Джэзио, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Джэзио, Инк. filed Critical Джэзио, Инк.
Publication of RU2000125904A publication Critical patent/RU2000125904A/ru
Application granted granted Critical
Publication of RU2239956C2 publication Critical patent/RU2239956C2/ru

Links

Claims (111)

1. Способ обнаружения перехода между поступающим сигналом и предыдущим сигналом, согласно которому получают колеблющийся опорный сигнал, принимают поступающий сигнал и сравнивают колеблющийся опорный сигнал с поступающим сигналом, для обнаружения перехода в поступающем сигнале относительно предыдущего сигнала.
2. Способ по п. 1, отличающийся тем, что при упомянутом сравнении образуют первый результат и дополнительно образуют управляющий сигнал на основании предыдущего сигнала, для управления прохождением первого результата в качестве выходного сигнала.
3. Способ по п. 2, отличающийся тем, что при образовании управляющего сигнала сравнивают колеблющийся опорный сигнал и выходной сигнал.
4. Способ по п. 3, отличающийся тем, что первым результатом манипулируют выходным сигналом от предыдущего сигнала по направлению к первому результату и при образовании управляющего сигнала сравнивают колеблющийся опорный сигнал и выходной сигнал, когда выходной сигнал все еще логически равен предыдущему сигналу.
5. Способ по п. 3, отличающийся тем, что первым результатом манипулируют выходным сигналом от предыдущего сигнала по направлению к первому результату и при образовании управляющего сигнала сравнивают колеблющийся опорный сигнал и выходной сигнал после того, как выходной сигнал окажется логически равным первому результату.
6. Способ по п. 1, отличающийся тем, что поступающий сигнал является несимметричным.
7. Способ по п. 1, отличающийся тем, что колеблющийся опорный сигнал является синхронным с поступающим сигналом.
8. Способ по п. 1, отличающийся тем, что колеблющийся опорный сигнал обеспечивает признаки напряжения и тактовых импульсов.
9. Способ по п. 1, отличающийся тем, что колеблющийся опорный сигнал является инвертируемым.
10. Способ по п. 1, отличающийся тем, что дополнительно получают дополнение колеблющегося опорного сигнала и сравнивают дополнение с поступающим в данный момент сигналом и с предыдущим сигналом для обнаружения перехода в поступающем сигнале относительно предыдущего сигнала.
11. Способ по п. 1, отличающийся тем, что колеблющийся опорный сигнал включает в себя колеблющийся опорный сигнал источника синхронного напряжения и тактовых импульсов, имеющий максимальную скорость нарастания выходного напряжения, по существу равную половине времени цикла колеблющегося опорного сигнала.
12. Система для обнаружения перехода между поступающим сигналом и предыдущим сигналом, содержащая первый и второй входы для приема, соответственно, колеблющегося опорного сигнала и поступающего сигнала, выход, обеспечивающий выходной сигнал, логически равный предыдущему сигналу, первый компаратор, подсоединенный к первому и второму входам для сравнения опорного сигнала и поступающего сигнала, и для образования первого результата и первый контроллер, подсоединенный к первому компаратору для подачи первого результата на выход на основании предыдущего сигнала.
13. Система по п. 12, отличающаяся тем, что первый контроллер выполнен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала.
14. Система по п. 13, отличающаяся тем, что первый результат подается на выход, чтобы манипулировать выходным сигналом от предыдущего сигнала по направлению к первому результату и первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу.
15. Система по п. 13, отличающаяся тем, что первый результат подается на выход для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату и первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала выходного сигнала после того, как выходной сигнал становится логически равным первому результату.
16. Система по п. 12, отличающаяся тем, что поступающий сигнал является несимметричным.
17. Система по п. 12, отличающаяся тем, что колеблющийся опорный сигнал является синхронным с поступающим сигналом.
18. Система по п. 12, отличающаяся тем, что колеблющийся опорный сигнал обеспечивает признаки напряжения и тактовых импульсов.
19. Система по п. 12, отличающаяся тем, что колеблющийся опорный сигнал является инвертируемым.
20. Система по п. 12, отличающаяся тем, что колеблющийся опорный сигнал включает в себя колеблющийся опорный сигнал источника синхронного напряжения и тактовых импульсов, имеющий максимальную скорость нарастания выходного напряжения, по существу, равную половине времени цикла колеблющегося опорного сигнала.
21. Система по п. 12, отличающаяся тем, что дополнительно содержит третий вход для приема дополнения колеблющегося опорного сигнала, второй компаратор, подсоединенный ко второму и третьему входам для сравнения дополнения и поступающего сигнала, и для образования второго результата и второй контроллер, подсоединенный ко второму компаратору для подсоединения второго компаратора к выходу на основании предыдущего сигнала.
22. Система для обнаружения перехода между поступающим сигналом и предыдущим сигналом, содержащая выход, обеспечивающий выходной сигнал, логически равный предыдущему сигналу, первый усилитель для усиления разности между поступающим сигналом и колеблющимся опорным сигналом и образования первого результата, второй усилитель для усиления разности между сигналом и дополнением колеблющегося опорного сигнала и для образования второго результата, первый переключатель, подсоединенный к первому усилителю для подачи первого результата на выход, на основании первых критериев, второй переключатель, подсоединенный ко второму усилителю для подачи второго результата на выход на основании вторых критериев, первый контроллер для управления первыми критериями на основании сравнения опорного сигнала и выходного сигнала и второй контроллер для управления вторыми критериями на основании сравнения дополнения и выходного сигнала.
23. Система по п. 22, отличающаяся тем, что первый переключатель выполнен с возможностью подсоединения первого усилителя к выходу для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату, поступающий сигнал является логически противоположным предыдущему сигналу, первый контроллер подсоединен для сравнения опорного сигнала и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу и второй контроллер подсоединен, для сравнения дополнения и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу.
24. Система по п. 22, отличающаяся тем, что первый переключатель выполнен с возможностью подсоединения первого усилителя к выходу и манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату, поступающий сигнал логически равен предыдущему сигналу, первый контроллер подсоединен с возможностью сравнения опорного сигнала и выходного сигнала после того, как выходной сигнал становится логически равным первому результату, и второй контроллер подсоединен с возможностью сравнения дополнения и выходного сигнала после того, как выходной сигнал становится логически равным первому результату.
25. Система по п. 22, отличающаяся тем, что поступающий сигнал является несимметричным.
26. Система по п. 22, отличающаяся тем, что опорный сигнал является синхронным с поступающим сигналом.
27. Система по п. 22, отличающаяся тем, что опорный сигнал обеспечивает признаки напряжения и тактовых импульсов.
28. Система по п. 22, отличающаяся тем, что опорный сигнал инвертируется.
29. Система по п. 22, отличающаяся тем, что опорный сигнал включает в себя колеблющийся опорный сигнал источника синхронного напряжения и тактовых импульсов, имеющий максимальную скорость нарастания выходного напряжения, по существу, равную половине времени цикла колеблющегося опорного сигнала.
30. Система связи, содержащая передающее устройство для передачи колеблющегося опорного сигнала источника синхронного напряжения и тактовых импульсов и нового сигнала в приемное устройство, линии передачи, подсоединенные к передающему устройству для переноса опорного сигнала и нового сигнала в приемное устройство, и приемное устройство, подсоединенное к линиям передачи для приема предыдущего сигнала, для приема опорного сигнала и нового сигнала, и для обнаружения перехода между новым сигналом и предыдущим сигналом на основании сравнений нового сигнала и предыдущего сигнала с опорным сигналом.
31. Система по п. 30, отличающаяся тем, что передающее устройство выполнено с возможностью дополнительной передачи дополнения колеблющегося опорного сигнала в приемное устройство, линии передачи выполнены с возможностью переноса дополнения в приемное устройство и приемное устройство выполнено с возможностью обнаружения перехода, на основании сравнения нового сигнала и предыдущего сигнала с дополнением.
32. Система по п. 30, отличающаяся тем, что приемное устройство включает в себя первый и второй входы для приема, соответственно, колеблющегося опорного сигнала и поступающего сигнала, выход, обеспечивающий выходной сигнал, логически равный предыдущему сигналу, первый компаратор, подсоединенный к первому и второму входам для сравнения опорного сигнала и поступающего сигнала, и для образования первого результата и первый контроллер, подсоединенный к первому компаратору для подачи первого результата к выходу на основании предыдущего сигнала.
33. Система по п. 32, отличающаяся тем, что первый контроллер выполнен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала.
34. Система по п. 33, отличающаяся тем, что первый результат подается на выход для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату и первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу.
35. Система по п. 33, отличающаяся тем, что первый результат подается на выход для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату и первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала после того, как выходной сигнал становится логически равным первому результату.
36. Система по п. 32, отличающаяся тем, что поступающий сигнал является несимметричным.
37. Система по п. 32, отличающаяся тем, что колеблющийся опорный сигнал является синхронным с поступающим сигналом.
38. Система по п. 32, отличающаяся тем, что неколеблющийся опорный сигнал обеспечивает признаки напряжения и тактовых импульсов.
39. Система по п. 32, отличающаяся тем, что колеблющийся опорный сигнал является инвертируемым.
40. Система по п. 32, отличающаяся тем, что колеблющийся опорный сигнал включает в себя колеблющийся опорный сигнал источника синхронного напряжения и тактовых импульсов, имеющий максимальную скорость нарастания выходного напряжения, по существу, равную половине времени цикла колеблющегося опорного сигнала.
41. Система по п. 32, отличающаяся тем, что дополнительно содержит третий вход для приема дополнения колеблющегося опорного сигнала, второй компаратор, подсоединенный ко второму и третьему входам для сравнения дополнения и поступающего сигнала, и для образования второго результата и второй контроллер, подсоединенный ко второму компаратору для подсоединения второго компаратора к выходу на основании предыдущего сигнала.
42. Система по п. 30, отличающаяся тем, что передающее устройство включает в себя контроллер памяти и приемное устройство включает в себя память.
43. Система по п. 30, отличающаяся тем, что передающее устройство включает в себя микропроцессор и приемное устройство включает в себя контроллер системы.
44. Система по п. 43, отличающаяся тем, что контроллер системы включает в себя контроллер памяти.
45. Система приемного устройства сигнала для обнаружения перехода от предыдущего сигнала к последующему сигналу, содержащая (a) выход, обеспечивающий выходной сигнал, логически равный предыдущему сигналу, (b) первое приемное устройство, включающее в себя (i) первый компаратор для сравнения колеблющегося опорного сигнала с последующим сигналом и образования первого результата, (ii) первый переключатель, подсоединенный к первому компаратору для подачи первого результата на выход, и (iii) первый контроллер, подсоединенный к первому переключателю для сравнения колеблющегося опорного сигнала с выходным сигналом и образования управляющего сигнала для управления первым переключателем, и (с) второе приемное устройство, подключенное параллельно первому приемному устройству, включающее в себя (i) второй компаратор для сравнения дополнения колеблющегося опорного сигнала с последующим сигналом и образования второго результата, (ii) второй переключатель, подсоединенный ко второму компаратору для подачи второго результата на выход, и (iii) второй контроллер, подсоединенный ко второму переключателю для сравнения дополнения колеблющегося опорного сигнала с выходным сигналом, и образования управляющего сигнала для управления вторым переключателем.
46. Система по п. 45, отличающаяся тем, что первый результат подается на выход для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату, первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу, и второй контроллер подсоединен с возможностью сравнения дополнения и выходного сигнала, когда выходной сигнал все еще логически равен предыдущему сигналу.
47. Система по п. 45, отличающаяся тем, что первый результат подается на выход для манипулирования выходным сигналом от предыдущего сигнала по направлению к первому результату, первый контроллер подсоединен с возможностью сравнения колеблющегося опорного сигнала и выходного сигнала после того, как выходной сигнал становится логически равным первому результату, и второй контроллер подсоединен с возможностью сравнения дополнения и выходного сигнала после того, как выходной сигнал становится логически равным первому результату.
48. Система передачи, содержащая генератор для образования колеблющегося опорного сигнала источника синхронного напряжения и тактовых импульсов, имеющего максимальную скорость нарастания выходного напряжения порядка половины периода цикла колеблющегося опорного сигнала, и передающее устройство, подсоединенное к генератору для передачи сигнала и колеблющегося опорного сигнала в приемное устройство.
49. Способ сравнения поступающего сигнала с предыдущим сигналом, согласно которому получают колеблющийся опорный сигнал и его дополнение, принимают поступающий сигнал, сравнивают первым компаратором колеблющийся опорный сигнал с поступающим сигналом для образования первого результата, сравнивают вторым компаратором дополнение с поступающим сигналом для образования второго результата, используют управляющий сигнал, основанный на предыдущем сигнале, для контроля, проходит ли первый результат или второй результат в качестве выходного сигнала.
50. Способ по п. 49, отличающийся тем, что предыдущий сигнал является выходным сигналом, прошедшим через первый компаратор, поступающий сигнал логически является таким же, как и предыдущий сигнал, и управляющий сигнал позволяет возможность прохождения второго результата в качестве выходного сигнала.
51. Способ по п. 49, отличающийся тем, что предыдущий сигнал является выходным сигналом, прошедшим через первый компаратор, поступающий сигнал является логически противоположным предыдущему сигналу и управляющий сигнал позволяет возможность прохождения первого результата в качестве выходного сигнала.
52. Способ передачи и приема множества несимметричных сигналов с небольшим размахом, согласно которому передают множество несимметричных сигналов с небольшим размахом от источника в приемное устройство, передают, по существу, параллельно от источника в приемное устройство пару комплиментарных колеблющихся опорных сигналов, имеющих, по существу, одну и ту же максимальную скорость нарастания выходного напряжения при переходе несимметричных сигналов, принимают множество сигналов и колеблющихся опорных сигналов в приемном устройстве, образуют выходной сигнал путем сравнения сигналов и колеблющихся опорных сигналов, подают выходной сигнал на выход приемного устройства при осуществлении перехода сигнала, отсоединяют выходной сигнал от выхода приемного устройства при отсутствии перехода сигнала.
53. Способ по п. 52, отличающийся тем, что источник подсоединяют к приемному устройству через линию передачи на шине, которая оканчивается на обоих концах волновым сопротивлением линии передачи.
54. Способ по п. 52, отличающийся тем, что источник подсоединяют к приемному устройству через двухточечное соединение, оба конца которого оканчиваются внутри.
55. Способ по п. 52, отличающийся тем, что источник включает в себя блок устройства, а приемное устройство включает в себя другой блок того же самого устройства с встроенными внутри устройства р-канальными нагрузочными оконечными элементами.
56. Способ по п. 52, отличающийся тем, что сигнал имеет небольшой размах меньше одного вольта (В).
57. Способ по п. 52, отличающийся тем, что сигнал имеет небольшой размах меньше 40% номинального напряжения.
58. Способ по п. 52, отличающийся тем, что сигнал имеет максимальную скорость нарастания выходного напряжения меньше 110% скорости передачи сигнала для сигналов, передаваемых на частоте свыше 600 МГц.
59. Способ по п. 52, отличающийся тем, что колеблющиеся опорные сигналы имеют, по существу, такой же размах.
60. Способ по п. 52, отличающийся тем, что колеблющиеся опорные сигналы имеют, по существу, такую же нагрузку.
61. Способ передачи и приема множества несимметричных сигналов с небольшим размахом, согласно которому передают множество несимметричных сигналов с небольшим размахом от источника в приемное устройство, содержащее два компаратора и выход, передают, по существу, параллельно от источника в приемное устройство пару комплиментарных колеблющихся опорных сигналов, имеющих, по существу, одну и ту же максимальную скорость нарастания выходного напряжения, при переходе однонаправленных сигналов, принимают множество сигналов и колеблющихся опорных сигналов в приемном устройстве, подсоединяют только один из компараторов к выходу на основании текущей логической величины на выходе и текущей величины одного колеблющегося опорного сигнала и отсоединяют другой компаратор.
62. Способ по п. 61, отличающийся тем, что при упомянутом подсоединении подсоединяют только один из компараторов к выходу при переходе несимметричных сигналов.
63. Способ по п. 61, отличающийся тем, что при упомянутом подсоединении отсоединяют только один из компараторов и подсоединяют другой компаратор при отсутствии перехода несимметричных сигналов.
64. Способ по п. 61, отличающийся тем, что другим компаратором обеспечивают выходной сигнал, который восстанавливает текущую логическую величину на выходе.
65. Способ по п. 62, отличающийся тем, что компараторами сравнивают несимметричные сигналы с колеблющимися опорными сигналами для образования выходных сигналов.
66. Способ по п. 65, отличающийся тем, что только одним компаратором считывают несимметричные сигналы в дифференциальном режиме с такой же помехоустойчивостью, что и дифференциальные сигналы при переходе несимметричных сигналов.
67. Способ по п. 65, отличающийся тем, что другим компаратором считывают несимметричные сигналы в дифференциальном режиме с такой же помехоустойчивостью, что и дифференциальные сигналы при отсутствии перехода несимметричных сигналов.
68. Способ по п. 52, отличающийся тем, что упомянутый источник включает в себя блок устройства, а приемное устройство включает в себя другой блок того же самого упомянутого устройства с встроенными р-канальными нагрузочными оконечными элементами.
69. Система, содержащая шину управления, имеющую конец ведущего устройства и конец подчиненного устройства, первую шину опорных сигналов, имеющую конец ведущего устройства и конец подчиненного устройства, первое передающее устройство опорных сигналов, подсоединенное к концу ведущего устройства первой шины опорных сигналов для передачи по ней колеблющихся опорных сигналов, шину передачи данных, имеющую конец ведущего устройства и конец подчиненного устройства, вторую шину опорных сигналов, имеющую конец ведущего устройства и конец подчиненного устройства, второе передающее устройство опорных сигналов, подсоединенное к концу ведущего устройства второй шины опорных сигналов для передачи по ней колеблющихся опорных сигналов, третье передающее устройство опорных сигналов, подсоединенное к концу подчиненного устройства второй шины опорных сигналов для передачи по ней колеблющихся опорных сигналов, ведущее устройство, подсоединенное к концу ведущего устройства шины управления для передачи управляющего сигнала в шину управления, подсоединенное к концу ведущего устройства шины передачи данных, для передачи первого сигнала данных, связанного с управляющим сигналом, в шину передачи данных, и для приема второго сигнала данных, чувствительного к управляющему сигналу из шины передачи данных, и подсоединенное к концу ведущего устройства второй шины опорных сигналов для приема и использования колеблющегося опорного сигнала от третьего передающего устройства опорных сигналов, для обнаружения перехода во втором сигнале данных и подчиненное устройство, подсоединенное к концу подчиненного устройства шины управления для приема управляющего сигнала из ведущего устройства, подсоединенное к концу подчиненного устройства первой шины опорных сигналов, для приема и использования колеблющихся опорных сигналов из первого передающего устройства опорных сигналов, для обнаружения перехода в управляющем сигнале, подсоединенное к концу подчиненного устройства шины передачи данных для приема первого сигнала данных, связанного с управляющим сигналом из ведущего устройства, и для передачи второго сигнала данных, чувствительного к управляющему сигналу, в ведущее устройство, и подсоединенное к концу подчиненного устройства второй шины опорных сигналов для приема и использования колеблющихся опорных сигналов из второго передающего устройства опорных сигналов, для обнаружения перехода в первом сигнале данных.
70. Система по п. 69, отличающаяся тем, что шина управления имеет первую нагрузку, а шина передачи данных имеет вторую нагрузку.
71. Система по п. 70, отличающаяся тем, что первая нагрузка равна второй нагрузке.
72. Система по п. 70, отличающаяся тем, что первая нагрузка отличается от второй нагрузки.
73. Система по п. 69, отличающаяся тем, что дополнительно содержит вторую шину передачи данных для переноса третьего сигнала данных, связанного с управляющим сигналом.
74. Система по п. 69, отличающаяся тем, что каждая из шины управления, первой шины опорных сигналов, шины передачи данных и второй шины опорных сигналов имеет внутреннее нагрузочное сопротивление на конце ведущего устройства и внешнее нагрузочное сопротивление на конце подчиненного устройства.
75. Система по п. 69, отличающаяся тем, что дополнительно содержит второе подчиненное устройство, подсоединенное к шине управления для приема управляющего сигнала из ведущего устройства, подсоединенное к первой шине опорных сигналов для приема колеблющихся опорных сигналов из первого передающего устройства опорных сигналов, подсоединенное к шине передачи данных для приема сигнала данных из ведущего устройства и передачи в него сигнала данных, и подсоединенное ко второй шине опорных сигналов для приема колеблющихся опорных сигналов из второго передающего устройства опорных сигналов.
76. Система по п. 75, отличающаяся тем, что дополнительно содержит шину синхронизации, соединяющую первое подчиненное устройство со вторым подчиненным устройством, которое подсоединено, в свою очередь, к ведущему устройству, и источник синхронизирующих импульсов для образования сигнала синхронизации в шине синхронизации, и обеспечения, по существу, одновременный прием сигналов из первого и второго подчиненных устройств в ведущем устройстве.
77. Способ, согласно которому используют ведущее устройство для передачи управляющего сигнала по шине управления в первое подчиненное устройство, передают первый колеблющийся опорный сигнал для обнаружения переходов в управляющем сигнале по первой шине опорных сигналов в первое подчиненное устройство, используют ведущее устройство для передачи первого сигнала данных, связанного с управляющим сигналом, по первой шине передачи данных в первое подчиненное устройство, и передают второй колеблющийся опорный сигнал для обнаружения переходов в первом сигнале данных по второй шине опорных сигналов в первое подчиненное устройство.
78. Способ по п. 77, отличающийся тем, что дополнительно прилагают первую нагрузку в шине управления и вторую нагрузку в первой шине передачи данных.
79. Способ по п. 78, отличающийся тем, что первая нагрузка равна второй нагрузке.
80. Способ по п. 78, отличающийся тем, что первая нагрузка отличается от второй нагрузки.
81. Способ по п. 77, отличающийся тем, что дополнительно используют ведущее устройство для передачи второго сигнала данных, связанного с управляющим сигналом, по второй шине передачи данных в первое подчиненное устройство.
82. Способ по п. 76, отличающийся тем, что дополнительно завершают каждую из шины управления, первой шины опорных сигналов, первой шины передачи данных и второй шины опорных сигналов внутренним нагрузочным сопротивлением на одном конце и внешним на другом конце.
83. Способ по п. 77, отличающийся тем, что дополнительно обеспечивают второе подчиненное устройство между ведущим устройством и первым подчиненным устройством, обеспечивают шину синхронизации, подсоединенную от первого подчиненного устройства ко второму подчиненному устройству, которое подсоединено, в свою очередь, к ведущему устройству, и генерируют сигнал синхронизации в шине синхронизации для обеспечения возможности, по существу, одновременного приема сигналов в ведущем устройстве из первого и второго подчиненных устройств.
84. Способ, согласно которому принимают управляющий сигнал через шину управления от ведущего устройства, принимают первый колеблющийся опорный сигнал для обнаружения переходов в управляющем сигнале по первой шине опорных сигналов, принимают первый сигнал данных, связанный с управляющим сигналом, по первой шине передачи данных из ведущего устройства и принимают второй колеблющийся опорный сигнал для обнаружения переходов в первом сигнале данных по второй шине опорных сигналов.
85. Способ, согласно которому используют ведущее устройство для передачи управляющего сигнала по шине управления в первое подчиненное устройство, передают первый колеблющийся опорный сигнал для обнаружения переходов в управляющем сигнале по первой шине опорных сигналов в первое подчиненное устройство, используют ведущее устройство для приема первого сигнала данных, чувствительного к управляющему сигналу, по первой шине передачи данных из первого подчиненного устройства и используют ведущее устройство для приема второго колеблющегося опорного сигнала для обнаружения переходов в первом сигнале данных по второй шине опорных сигналов из первого подчиненного устройства.
86. Способ по п. 85, отличающийся тем, что дополнительно прилагают первую нагрузку в шине управления и вторую нагрузку в первой шине передачи данных.
87. Способ по п. 86, отличающийся тем, что первая нагрузка равна второй нагрузке.
88. Способ по п. 86, отличающийся тем, что первая нагрузка отличается от второй нагрузки.
89. Способ по п. 85, отличающийся тем, что дополнительно принимают второй сигнал данных, чувствительный к управляющему сигналу, по второй шине передачи данных из первого подчиненного устройства.
90. Способ по п. 85, отличающийся тем, что дополнительно завершают каждую из шины управления, первой шины опорных сигналов, первой шины передачи данных и второй шины опорных сигналов внутренним нагрузочным сопротивлением на одном конце и внешним на другом конце.
91. Способ по п. 85, отличающийся тем, что дополнительно обеспечивают второе подчиненное устройство между ведущим устройством и первым подчиненным устройством, обеспечивают шину синхронизации, подсоединенную от первого подчиненного устройства ко второму подчиненному устройству, которое подсоединено, в свою очередь, к ведущему устройству, и генерируют сигнал синхронизации в шине синхронизации для обеспечения возможности, по существу, одновременного приема сигналов из первого и второго подчиненных устройств в ведущем устройстве.
92. Способ, согласно которому принимают управляющий сигнал по шине управления из ведущего устройства, принимают первый колеблющийся опорный сигнал для обнаружения переходов в управляющем сигнале по первой шине опорных сигналов, передают сигнал данных, чувствительный к управляющему сигналу, по шине передачи данных в ведущее устройство и передают второй колеблющийся опорный сигнал для обнаружения переходов в сигнале данных по второй шине опорных сигналов в ведущее устройство.
93. Система, содержащая порт шины управления, порт первой шины опорных сигналов, первое передающее устройство опорных сигналов, подсоединенное к порту первой шины опорных сигналов для передачи колеблющегося опорного сигнала, порт первой шины передачи данных, порт второй шины опорных сигналов, второе передающее устройство опорных сигналов, подсоединенное к порту второй шины опорных сигналов для передачи колеблющегося опорного сигнала, и ведущее устройство, подсоединенное к порту шины управления для передачи управляющего сигнала в порт шины управления, подсоединенное к порту первой шины передачи данных для передачи первого сигнала данных, связанного с управляющим сигналом, в порт первой шины передачи данных и для приема второго сигнала данных, чувствительного к управляющему сигналу, из порта первой шины передачи данных, и подсоединенное к порту второй шины опорных сигналов для приема и использования поступающего колеблющегося опорного сигнала из порта второй шины опорных сигналов для обнаружения перехода во втором сигнале данных.
94. Система по п. 93, отличающаяся тем, что порт шины управления имеет первую нагрузку, а порт шины передачи данных имеет вторую нагрузку.
95. Система по п. 94, отличающаяся тем, что первая нагрузка равна второй нагрузке.
96. Система по п. 94, отличающаяся тем, что первая нагрузка отличается от второй нагрузки.
97. Система по п. 93, отличающаяся тем, что дополнительно содержит порт второй шины передачи данных, подсоединенный к ведущему устройству, ведущее устройство выполнено с возможностью передачи третьего сигнала данных, связанного с управляющим сигналом, в порт второй шины передачи данных, и приема четвертого сигнала данных, чувствительного к управляющему сигналу, из порта второй шины передачи данных.
98. Система по п. 93, отличающаяся тем, что каждый из порта шины управления, порта первой шины опорных сигналов, порта шины передачи данных и порта второй шины опорных сигналов имеет внутреннее нагрузочное сопротивление.
99. Система по п. 93, отличающаяся тем, что дополнительно содержит подчиненное устройство, подсоединенное к порту шины управления для приема управляющего сигнала из ведущего устройства, подсоединенное к порту первой шины опорных сигналов для приема первого колеблющегося опорного сигнала из первого передающего устройства опорных сигналов, подсоединенное к порту первой шины передачи данных для приема первого сигнала данных и передачи второго сигнала
данных в ведущее устройство, и подсоединенное к порту второй шины опорных сигналов для приема второго колеблющегося опорного сигнала из второго передающего устройства опорных сигналов.
100. Система по п. 99, отличающаяся тем, что дополнительно содержит порт шины синхронизации для приема сигнала синхронизации через порт шины синхронизации из подчиненного устройства.
101. Система, содержащая порт шины управления, порт первой шины опорных сигналов, порт шины передачи данных, порт второй шины опорных сигналов, первое передающее устройство опорных сигналов, подсоединенное к порту второй шины опорных сигналов для передачи колеблющегося опорного сигнала в порт второй шины опорных сигналов, и первое подчиненное устройство, подсоединенное к порту шины управления для приема управляющего сигнала из порта шины управления, подсоединенное к порту первой шины опорных сигналов для приема и использования колеблющегося опорного сигнала из порта первой шины опорных сигналов, для обнаружения перехода в управляющем сигнале, подсоединенное к порту шины передачи данных для приема первого сигнала данных, связанного с управляющим сигналом, из порта шины передачи данных и для передачи второго сигнала данных, чувствительного к управляющему сигналу, к порту шины передачи данных, и подсоединенное к порту второй шины опорных сигналов для приема и использования колеблющегося опорного сигнала из порта второй шины опорных сигналов, для обнаружения перехода в сигнале данных.
102. Система по п. 101, отличающаяся тем, что порт шины управления имеет первую нагрузку, а порт шины передачи данных имеет вторую нагрузку.
103. Система по п. 102, отличающаяся тем, что первая нагрузка равна второй нагрузке.
104. Система по п. 102, отличающаяся тем, что первая нагрузка отличается от второй нагрузки.
105. Система по п. 101, отличающаяся тем, что дополнительно содержит порт второй шины передачи данных, подсоединенный к первому подчиненному устройству для приема третьего сигнала данных, связанного с управляющим сигналом, и для передачи четвертого сигнала данных, чувствительного к управляющему сигналу.
106. Система по п. 101, отличающаяся тем, что каждый из порта шины управления, порта первой шины опорных сигналов, порта шины передачи данных и порта второй шины опорных сигналов имеет внешнее нагрузочное сопротивление.
107. Система по п. 101, отличающаяся тем, что дополнительно содержит порт шины синхронизации и источник синхронизирующих импульсов для образования сигнала синхронизации от порта шины синхронизации до ведущего устройства.
108. Система, содержащая средство для передачи управляющего сигнала по шине управления в первое подчиненное устройство, средство для передачи первого колеблющегося опорного сигнала и обнаружения переходов в управляющем сигнале, по первой шине опорных сигналов в первое подчиненное устройство, средство для передачи первого сигнала данных, связанного с управляющим сигналом, по первой шине передачи данных в первое подчиненное устройство и средство для передачи второго колеблющегося опорного сигнала, для обнаружения переходов в первом сигнале данных, по второй шине опорных сигналов в первое подчиненное устройство.
109. Система, содержащая средство для приема управляющего сигнала по шине управлении из ведущего устройства, средство для приема первого колеблющегося опорного сигнала, для обнаружения переходов в управляющем сигнале, по первой шине опорных сигналов, средство для приема первого сигнала данных, связанного с управляющим сигналом, по первой шине передачи данных из ведущего устройства и средство для приема второго колеблющегося опорного сигнала, для обнаружения переходов в первом сигнале данных, по второй шине опорных сигналов.
110. Система, содержащая средство для передачи управляющего сигнала по шине управления в первое подчиненное устройство, средство для передачи первого колеблющегося опорного сигнала, для обнаружения переходов в управляющем сигнале, по первой шине опорных сигналов в первое подчиненное устройство, средство для приема первого сигнала данных, чувствительного к управляющему сигналу, по первой шине данных из первого подчиненного устройства и средство для приема второго колеблющегося опорного сигнала, для обнаружения переходов в первом сигнале данных, по второй шине опорных сигналов из первого подчиненного устройства.
111. Система, содержащая средство для приема управляющего сигнала по шине управления из ведущего устройства, средство для приема первого колеблющегося опорного сигнала, для обнаружения переходов в управляющем сигнале, по первой шине опорных сигналов, средство для передачи сигнала данных, чувствительного к управляющему сигналу, по шине передачи данных в ведущее устройство и средство для передачи второго колеблющегося опорного сигнала и обнаружения переходов в сигнале данных, по второй шине опорных сигналов в ведущее устройство.
RU2000125904/09A 1998-03-16 1999-03-08 Высокоскоростная передача сигналов для сопрягающих схем кмоп свси RU2239956C2 (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7821398P 1998-03-16 1998-03-16
US60/078,213 1998-03-16
US09/057,158 1998-04-07
US09/165,705 1998-10-02

Publications (2)

Publication Number Publication Date
RU2000125904A true RU2000125904A (ru) 2002-10-10
RU2239956C2 RU2239956C2 (ru) 2004-11-10

Family

ID=34311743

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000125904/09A RU2239956C2 (ru) 1998-03-16 1999-03-08 Высокоскоростная передача сигналов для сопрягающих схем кмоп свси

Country Status (3)

Country Link
US (7) US6160423A (ru)
KR (1) KR100606215B1 (ru)
RU (1) RU2239956C2 (ru)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442237B2 (ja) * 1996-10-30 2003-09-02 株式会社日立製作所 間隙結合式バスシステム
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
PL343258A1 (en) * 1998-03-16 2001-07-30 Jazio High speed signaling for interfacing vlsi cmos circuits
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
DE19910352C1 (de) * 1999-03-09 2000-06-15 Siemens Ag Kompensationsschaltung für Treiberschaltungen
US6487620B1 (en) * 1999-06-11 2002-11-26 Telefonaktiebolaget Lm Ericsson (Publ) Combined low speed and high speed data bus
JP2001007745A (ja) * 1999-06-24 2001-01-12 Techno Collage:Kk 非接触データ転送システム
US6549971B1 (en) * 1999-08-26 2003-04-15 International Business Machines Corporation Cascaded differential receiver circuit
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US6601123B1 (en) * 1999-12-23 2003-07-29 Intel Corporation Method and apparatus to control the signal development rate of a differential bus
US7010642B2 (en) 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US7404032B2 (en) 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6801584B1 (en) * 2000-07-05 2004-10-05 Sun Microsystems, Inc. Using a differential signal in adjusting a slice voltage for a single-ended signal
US6864706B1 (en) 2000-07-20 2005-03-08 Silicon Graphics, Inc. GTL+Driver
US6433627B1 (en) * 2000-07-20 2002-08-13 Silicon Graphics, Inc. GTL+one-one/zero-zero detector
DE10107835A1 (de) * 2001-02-16 2002-09-05 Bosch Gmbh Robert Vorrichtung mit einem Speicherelement und Speicherelement
US7123660B2 (en) * 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6288577B1 (en) 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
US6535032B2 (en) 2001-04-25 2003-03-18 Micron Technology, Inc. Data receiver technology
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
DE10134472B4 (de) * 2001-07-16 2005-12-15 Infineon Technologies Ag Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung
US6590429B2 (en) 2001-07-16 2003-07-08 Samsung Electronics Co., Ltd. Data receivers for reproducing data input signals and methods for detecting data signals in data input receivers
US7102958B2 (en) * 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US7369445B2 (en) * 2001-07-20 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating memory systems including memory devices set to different operating modes and related systems
KR100389928B1 (ko) * 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
KR100425466B1 (ko) * 2001-09-27 2004-03-30 삼성전자주식회사 폴디드 차동 전압 샘플러를 이용하는 데이터 리시버 및데이터 수신 방법
EP1446910B1 (en) 2001-10-22 2010-08-11 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
KR100468717B1 (ko) * 2001-10-23 2005-01-29 삼성전자주식회사 신호적분을 이용하는 데이터 리시버 및 데이터 수신 방법
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure
US6798264B2 (en) * 2002-08-08 2004-09-28 Micron Technology, Inc. Methods and apparatus for signal processing
JP4030409B2 (ja) * 2002-10-31 2008-01-09 株式会社ルネサステクノロジ レベル判定回路
JP2004172373A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd クロストーク修正方法
US20040117708A1 (en) * 2002-12-16 2004-06-17 Ellis David G. Pre-announce signaling for interconnect built-in self test
US7362697B2 (en) * 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
FR2852168B1 (fr) * 2003-03-06 2005-04-29 Excem Procede et dispositif numeriques pour la transmission avec une faible diaphonie
US8127359B2 (en) 2003-04-11 2012-02-28 Samir Gurunath Kelekar Systems and methods for real-time network-based vulnerability assessment
US7477704B1 (en) * 2003-04-16 2009-01-13 Apple Inc. Digital signal detection for high speed signaling systems
US7200787B2 (en) * 2003-06-03 2007-04-03 Intel Corporation Memory channel utilizing permuting status patterns
US7127629B2 (en) * 2003-06-03 2006-10-24 Intel Corporation Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal
US7194581B2 (en) * 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
US7340537B2 (en) * 2003-06-04 2008-03-04 Intel Corporation Memory channel with redundant presence detect
US7165153B2 (en) 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US8171331B2 (en) * 2003-06-04 2012-05-01 Intel Corporation Memory channel having deskew separate from redrive
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7298837B2 (en) * 2003-06-30 2007-11-20 Intel Corporation Cross-over voltage lock for differential output drivers
US7613853B2 (en) * 2003-10-24 2009-11-03 Stmicroelectronics Pvt. Ltd. Output buffer circuit capable of synchronous and asynchronous data buffering using sensing circuit, and method and system of same
US7143207B2 (en) * 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US7219294B2 (en) * 2003-11-14 2007-05-15 Intel Corporation Early CRC delivery for partial frame
US7447953B2 (en) 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US7113001B2 (en) * 2003-12-08 2006-09-26 Infineon Technologies Ag Chip to chip interface
JP4364688B2 (ja) * 2004-03-19 2009-11-18 株式会社日立製作所 信号伝送回路
US7129753B2 (en) 2004-05-26 2006-10-31 Infineon Technologies Ag Chip to chip interface
US7221613B2 (en) * 2004-05-26 2007-05-22 Freescale Semiconductor, Inc. Memory with serial input/output terminals for address and data and method therefor
US7212423B2 (en) * 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
US7383399B2 (en) 2004-06-30 2008-06-03 Intel Corporation Method and apparatus for memory compression
US20060004953A1 (en) * 2004-06-30 2006-01-05 Vogt Pete D Method and apparatus for increased memory bandwidth
US7188208B2 (en) * 2004-09-07 2007-03-06 Intel Corporation Side-by-side inverted memory address and command buses
US7173877B2 (en) * 2004-09-30 2007-02-06 Infineon Technologies Ag Memory system with two clock lines and a memory device
US7327167B2 (en) * 2005-04-28 2008-02-05 Silicon Graphics, Inc. Anticipatory programmable interface pre-driver
KR100699862B1 (ko) * 2005-08-26 2007-03-27 삼성전자주식회사 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법
US8682795B2 (en) * 2005-09-16 2014-03-25 Oracle International Corporation Trusted information exchange based on trust agreements
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7813289B2 (en) * 2006-02-02 2010-10-12 Infineon Technologies Ag Electrical idle detection circuit including input signal rectifier
US7404055B2 (en) 2006-03-28 2008-07-22 Intel Corporation Memory transfer with early access to critical portion
KR100744141B1 (ko) 2006-07-21 2007-08-01 삼성전자주식회사 싱글 엔디드 신호 라인의 가상 차동 상호 연결 회로 및가상 차동 신호 방식
KR100859832B1 (ko) * 2006-09-21 2008-09-23 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법
US7941845B2 (en) * 2006-10-27 2011-05-10 Storage Appliance Corporation Systems and methods for controlling production quantities
US20080301352A1 (en) * 2007-06-04 2008-12-04 International Business Machines Corporation Bus architecture
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
JP5588976B2 (ja) * 2008-06-20 2014-09-10 ラムバス・インコーポレーテッド 周波数応答バス符号化
US8643401B2 (en) * 2009-04-29 2014-02-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit communication system with differential signal and method of manufacture thereof
FR3016442B1 (fr) * 2014-01-10 2017-07-21 Continental Automotive France Mesure de resistances de reprise de contacts
US9383393B2 (en) * 2014-07-10 2016-07-05 Texas Instruments Deutschland Gmbh Dual-comparator circuit with dynamic VIO shift protection
CN107181784A (zh) * 2016-03-11 2017-09-19 阿里巴巴集团控股有限公司 一种资源分配方法及装置
US20180135950A1 (en) * 2016-11-14 2018-05-17 Erik Agazim Frangible Bullet Tip
JP7028857B2 (ja) * 2017-03-02 2022-03-02 ソニーセミコンダクタソリューションズ株式会社 画像センサ、および制御システム
KR102571550B1 (ko) 2018-02-14 2023-08-28 삼성전자주식회사 메모리 장치, 메모리 시스템 및 전자 장치
CN117334229A (zh) * 2022-06-23 2024-01-02 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737788A (en) * 1965-06-11 1973-06-05 North American Rockwell Slope responsive signal identification means
CH517309A (de) * 1970-01-22 1971-12-31 Bbc Brown Boveri & Cie Verfahren und Anordnung zur elektronischen Gewinnung des Argumentes von Signalen aus Wandlern mit sinusoider Kennlinie
US4247817A (en) * 1978-05-15 1981-01-27 Teradyne, Inc. Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4404526A (en) * 1981-02-02 1983-09-13 Kirn Larry J High fidelity audio encoder/amplifier
US4663769A (en) * 1985-10-02 1987-05-05 Motorola, Inc. Clock acquisition indicator circuit for NRZ data
US4675558A (en) * 1985-10-21 1987-06-23 Ford Aerospace & Communications Corporation Lock detector for bit synchronizer
US4713827A (en) * 1986-11-10 1987-12-15 Ncr Corporation Terminator for a cmos transceiver device
US4745365A (en) * 1986-12-31 1988-05-17 Grumman Aerospace Corporation Digital receiver with dual references
US4792845A (en) * 1987-02-20 1988-12-20 Magni Systems, Inc. Color video signal phase detector
US4782481A (en) 1987-02-24 1988-11-01 Hewlett-Packard Company Apparatus and method for transferring information
US4942365A (en) * 1989-07-24 1990-07-17 Teltest Electronics Laboratories, Inc. Synchronous phase and/or frequency detection system
GB2234872B (en) * 1989-08-03 1994-04-06 Plessey Co Plc High speed CMOS differential interface circuits
JPH0624356B2 (ja) 1989-12-21 1994-03-30 株式会社東芝 データ転送方式
US5263049A (en) * 1990-02-15 1993-11-16 Advanced Micro Devices Inc. Method and apparatus for CMOS differential drive having a rapid turn off
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5327121A (en) 1990-11-09 1994-07-05 Hewlett-Packard Company Three line communications method and apparatus
US5287386A (en) * 1991-03-27 1994-02-15 Thinking Machines Corporation Differential driver/receiver circuit
KR100225594B1 (ko) * 1991-03-29 1999-10-15 가나이 쯔도무 반도체 집적회로장치에서 실행되는 전류구동신호 인터페이스
US5796962A (en) * 1991-05-17 1998-08-18 Theeus Logic Null convention bus
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
JP3517237B2 (ja) * 1992-03-06 2004-04-12 ラムバス・インコーポレーテッド 同期バス・システムおよびそのためのメモリ装置
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
DE4214949A1 (de) * 1992-05-06 1993-11-11 Nokia Deutschland Gmbh Anordnung zur zeitlichen Detektion einer Signalflanke eines auf einer Übertragungsleitung übertragenen elektrischen Signals
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US5473757A (en) 1992-12-11 1995-12-05 Ge Fanuc Automation North America, Inc. I/O controller using single data lines for slot enable/interrupt signals and specific circuit for distinguishing between the signals thereof
JPH07131471A (ja) * 1993-03-19 1995-05-19 Hitachi Ltd 信号伝送方法と信号伝送回路及びそれを用いた情報処理システム
US5463211A (en) * 1993-05-07 1995-10-31 Spectra-Physics Scanning Systems, Inc. Method and apparatus for detecting transitions in a time sampled input signal
FR2707024B1 (ru) * 1993-06-22 1995-09-01 Suisse Electronique Microtech
US5363100A (en) * 1993-06-30 1994-11-08 International Business Machines Corporation Digital peak-threshold tracking method and apparatus
US5706485A (en) 1993-09-21 1998-01-06 Intel Corporation Method and apparatus for synchronizing clock signals in a multiple die circuit including a stop clock feature
US5579492A (en) * 1993-11-01 1996-11-26 Motorola, Inc. Data processing system and a method for dynamically ignoring bus transfer termination control signals for a predetermined amount of time
US5479337A (en) * 1993-11-30 1995-12-26 Kaiser Aerospace And Electronics Corporation Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter
JP2905075B2 (ja) * 1993-12-28 1999-06-14 三菱電機株式会社 プログラマブルコントローラおよびその排他制御交信方法
US5834980A (en) * 1994-01-03 1998-11-10 Lucent Technologies Inc. Method and apparatus for supplying synchronization signals securing as clock signals with defined phase relationships
US5498985A (en) * 1994-02-17 1996-03-12 Fluke Corporation Dual comparator trigger circuit for glitch capture
JPH07264042A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 高速インタフェース回路
US5469473A (en) * 1994-04-15 1995-11-21 Texas Instruments Incorporated Transceiver circuit with transition detection
US5724425A (en) * 1994-06-10 1998-03-03 Sun Microsystems, Inc. Method and apparatus for enhancing software security and distributing software
US5513377A (en) * 1994-06-17 1996-04-30 International Business Machines Corporation Input-output element has self timed interface using a received clock signal to individually phase aligned bits received from a parallel bus
JPH0844665A (ja) * 1994-07-14 1996-02-16 Fujitsu Ltd 複数のデータ転送サイズ及びプロトコルをサポートするバス
US5678065A (en) 1994-09-19 1997-10-14 Advanced Micro Devices, Inc. Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency
US5485575A (en) * 1994-11-21 1996-01-16 International Business Machines Corporation Automatic analysis of a computer virus structure and means of attachment to its hosts
US5812875A (en) 1995-05-02 1998-09-22 Apple Computer, Inc. Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
US5550496A (en) * 1995-07-31 1996-08-27 Hewlett-Packard Company High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications
US5638446A (en) * 1995-08-28 1997-06-10 Bell Communications Research, Inc. Method for the secure distribution of electronic files in a distributed environment
US5706484A (en) * 1995-12-20 1998-01-06 Intel Corporation Method for eliminating transition direction sensitive timing skews in a source synchronous design
US5780828A (en) * 1996-02-15 1998-07-14 Dh Technology, Inc. Interactive video systems
US5770846A (en) * 1996-02-15 1998-06-23 Mos; Robert Method and apparatus for securing and authenticating encoded data and documents containing such data
US5850559A (en) * 1996-08-07 1998-12-15 Compaq Computer Corporation Method and apparatus for secure execution of software prior to a computer system being powered down or entering a low energy consumption mode
US5832208A (en) * 1996-09-05 1998-11-03 Cheyenne Software International Sales Corp. Anti-virus agent for use with databases and mail servers
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US5639971A (en) * 1996-10-04 1997-06-17 Dieterich Technology Holding Corp. Method and apparatus for detecting a signal
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
US5963070A (en) 1997-06-02 1999-10-05 Advanced Micro Devices, Inc. Stretch cycle generator
US5995543A (en) * 1997-06-30 1999-11-30 Stmicroelectronics N.V. Constrained fixed delay tree search receiver for a MTR=2 encoded communication channel
US5945850A (en) * 1997-11-03 1999-08-31 Lucent Technologies Inc. Edge signal restoration circuit and method
US6208772B1 (en) * 1997-10-17 2001-03-27 Acuity Imaging, Llc Data processing system for logically adjacent data samples such as image data in a machine vision system
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6122331A (en) 1999-06-14 2000-09-19 Atmel Corporation Digital automatic gain control

Similar Documents

Publication Publication Date Title
RU2000125904A (ru) Высокоскоростная передача сигналов для сопрягающих схем кмоп свси
JP2002507860A5 (ru)
US8284848B2 (en) Differential data transferring system and method using three level voltages
US10205537B2 (en) High speed isolated and optical USB
DE69936097D1 (de) Hochgeschwindigkeitssignalisierung zur schnittstellenbildung von vlsi cmos-schaltungsanordnungen
CN102292950B (zh) 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
KR960027867A (ko) Cmos 동시 전송 양방향 구동기/수신기
JPH08509307A (ja) 調停用の第１のバス構成とデータ転送用の第２のバス構成を有する通信ノード
US20020152340A1 (en) Pseudo-differential parallel source synchronous bus
JPH08507913A (ja) ２進データ送信モードおよび３進制御送信モードを有するバス・トランシーバ
EP2456151B1 (en) Data communication apparatus
JP3226034B2 (ja) インタフェース方式
US6725304B2 (en) Apparatus for connecting circuit modules
ATE354131T1 (de) Datenübertragungseinrichtung
US7079717B2 (en) Control circuit for IEEE 1394b optical transmission protocol
JPH0669911A (ja) データ伝送回路
US5272558A (en) Two level fiber optic communication from three-value electronic signal source
CN109787610A (zh) 一种实现全双工通讯的接口电路及方法
JP2806873B2 (ja) シリアルバス通信システム
JP2004128629A (ja) 信号伝送回路
JPH1168720A (ja) 伝送路の二重通信方式
JP2000196509A (ja) ２給電源および１伝送ラインの信号を検出する回路
JP2680200B2 (ja) 通信制御装置
CN117082370A (zh) 图像传感器电路、处理器电路和传感器系统
US20030033468A1 (en) Data transmission system