JP2806873B2 - シリアルバス通信システム - Google Patents
シリアルバス通信システムInfo
- Publication number
- JP2806873B2 JP2806873B2 JP8105487A JP10548796A JP2806873B2 JP 2806873 B2 JP2806873 B2 JP 2806873B2 JP 8105487 A JP8105487 A JP 8105487A JP 10548796 A JP10548796 A JP 10548796A JP 2806873 B2 JP2806873 B2 JP 2806873B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- serial bus
- priority code
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はシリアルバス通信シ
ステムに関し、特に小規模エリア内のリアルタイム制
御，高速データ電送に用いられるシリアルバス通信シス
テムに関する。
ステムに関し、特に小規模エリア内のリアルタイム制
御，高速データ電送に用いられるシリアルバス通信シス
テムに関する。
【０００２】
【従来の技術】従来、この種のシリアルバス通信システ
ムは、家庭内，自動車内，自動販売機内などの小規模エ
リア内におけるリアルタイム制御，高速データ電送に用
いられている。たとえば、図６は、特開昭５６−１６９
４５２号公報に示されている従来のシリアルバス通信シ
ステムおよび端末装置の構成例１を示すブロック図であ
る。従来のシリアルバス通信システムは、一対の通信ケ
ーブルからなるシリアルバスと、このシリアルバスを共
通の伝送路とし相互にデータ送受信する複数の端末装置
と、を備え、更に、これら各端末装置は、ドライバ，レ
シーバ，衝突検出回路，ビット同期回路，などを有して
いる。
ムは、家庭内，自動車内，自動販売機内などの小規模エ
リア内におけるリアルタイム制御，高速データ電送に用
いられている。たとえば、図６は、特開昭５６−１６９
４５２号公報に示されている従来のシリアルバス通信シ
ステムおよび端末装置の構成例１を示すブロック図であ
る。従来のシリアルバス通信システムは、一対の通信ケ
ーブルからなるシリアルバスと、このシリアルバスを共
通の伝送路とし相互にデータ送受信する複数の端末装置
と、を備え、更に、これら各端末装置は、ドライバ，レ
シーバ，衝突検出回路，ビット同期回路，などを有して
いる。
【０００３】これら各端末装置は、固有の優先コード，
送信データからなる通信フレームをシリアルバスに送出
し、ビット毎に送信の衝突検出を行い、各端末装置のシ
リアルバス送出の調停を行う。すなわち、これら各端末
装置のドライバおよびシリアルバスは、ワイヤードＯＲ
論理回路を構成しているため、アクティブなレベル（例
えば“０”レベル）を送出した端末装置が送信を継続
し、調停時にパッシブなレベル（例えば“１”レベル）
を送出した端末装置が送信衝突を検出し受信動作に変化
させて通信の調停を行う。この調停により最後まで残っ
た端末装置が全ての送信データをシリアルバスに送出し
ている。
送信データからなる通信フレームをシリアルバスに送出
し、ビット毎に送信の衝突検出を行い、各端末装置のシ
リアルバス送出の調停を行う。すなわち、これら各端末
装置のドライバおよびシリアルバスは、ワイヤードＯＲ
論理回路を構成しているため、アクティブなレベル（例
えば“０”レベル）を送出した端末装置が送信を継続
し、調停時にパッシブなレベル（例えば“１”レベル）
を送出した端末装置が送信衝突を検出し受信動作に変化
させて通信の調停を行う。この調停により最後まで残っ
た端末装置が全ての送信データをシリアルバスに送出し
ている。
【０００４】この従来のシリアルバス通信システムの特
徴は、リアルタイム性に優れていることである。これ
は、複数の端末装置が同時に送信開始した場合において
も、調停優先度が最も高い端末装置は所定時間内に必ず
データ送信できるためである。
徴は、リアルタイム性に優れていることである。これ
は、複数の端末装置が同時に送信開始した場合において
も、調停優先度が最も高い端末装置は所定時間内に必ず
データ送信できるためである。
【０００５】また、リアルタイム性を改善する従来技術
としてＨＤＬＣ（Ｈｉｇｈ−Ｌｅｖｅｌ Ｄａｔａ Ｌ
ｉｎｋ Ｃｏｎｔｒｏｌ）通信がある。たとえば、図７
は、特開平２−７６３３８号公報に示されているシリア
ルバス通信システムおよびその送受信フレームの構成例
２を示す説明図である。このシリアルバス通信システム
は、ＨＤＬＣ手順によるシステムであり、上り／下り両
方向の２つのシリアルバス，上りシリアルバスから下り
シリアルバスに折り返し送出するＮＴ（Ｎｅｔｗｏｒｋ
Ｔｅｒｍｉｎａｔｏｒ）装置，両シリアルバスを介し
て送受信する複数の端末装置とを有している。
としてＨＤＬＣ（Ｈｉｇｈ−Ｌｅｖｅｌ Ｄａｔａ Ｌ
ｉｎｋ Ｃｏｎｔｒｏｌ）通信がある。たとえば、図７
は、特開平２−７６３３８号公報に示されているシリア
ルバス通信システムおよびその送受信フレームの構成例
２を示す説明図である。このシリアルバス通信システム
は、ＨＤＬＣ手順によるシステムであり、上り／下り両
方向の２つのシリアルバス，上りシリアルバスから下り
シリアルバスに折り返し送出するＮＴ（Ｎｅｔｗｏｒｋ
Ｔｅｒｍｉｎａｔｏｒ）装置，両シリアルバスを介し
て送受信する複数の端末装置とを有している。
【０００６】このシリアルバス通信システムの各端末装
置は、上りシリアルバスに、ＤチャネルのＨＤＬＣフレ
ームの前に優先コードを送出している。また、Ｄチャネ
ルビットは、ＮＴ装置により、下りシリアルバスに折り
返し送出される。このとき、各端末装置は、自らが送出
したＤチャネルビットと折り返しのＥチャネルビットと
を比較し、一致しない場合は競合に負け、Ｄチャネルビ
ットの送出を停止する。
置は、上りシリアルバスに、ＤチャネルのＨＤＬＣフレ
ームの前に優先コードを送出している。また、Ｄチャネ
ルビットは、ＮＴ装置により、下りシリアルバスに折り
返し送出される。このとき、各端末装置は、自らが送出
したＤチャネルビットと折り返しのＥチャネルビットと
を比較し、一致しない場合は競合に負け、Ｄチャネルビ
ットの送出を停止する。
【０００７】このシリアルバス通信システムは、各端末
装置からＤチャネルへのアクセス競合を早期に検出で
き、優先コードに応じて優先順位の高い端末装置を選択
可能である。
装置からＤチャネルへのアクセス競合を早期に検出で
き、優先コードに応じて優先順位の高い端末装置を選択
可能である。
【０００８】
【発明が解決しようとする課題】この従来例１のシリア
ルバス通信システムでは、各端末装置のシリアルバス出
力部がシリアルバスを介してワイヤード論理接続され、
ビット毎に全ての端末装置の送出衝突を検出している。
このため、送受信のビットレートが、シリアルバスにお
ける伝送遅延時間と信号遷移時間との和により、大きく
制限される。特に、シリアルバス上の信号がアクティブ
レベルからパッシブレベルに変化するときの信号遷移時
間は、シリアルバスの終端抵抗および等価容量により決
まる時定数に比例して定まる。送受信のビットレートを
高くするためシリアルバスの終端抵抗を小さくすると、
シリアルバスを駆動するための消費電流が増大する問題
がある。
ルバス通信システムでは、各端末装置のシリアルバス出
力部がシリアルバスを介してワイヤード論理接続され、
ビット毎に全ての端末装置の送出衝突を検出している。
このため、送受信のビットレートが、シリアルバスにお
ける伝送遅延時間と信号遷移時間との和により、大きく
制限される。特に、シリアルバス上の信号がアクティブ
レベルからパッシブレベルに変化するときの信号遷移時
間は、シリアルバスの終端抵抗および等価容量により決
まる時定数に比例して定まる。送受信のビットレートを
高くするためシリアルバスの終端抵抗を小さくすると、
シリアルバスを駆動するための消費電流が増大する問題
がある。
【０００９】また、シリアルバスにおける伝送遅延時間
はシリアルバス長に比例するため、伝送遅延時間を短縮
すると、シリアルバス長が制限され端末装置の接続台数
が制限される問題がある。
はシリアルバス長に比例するため、伝送遅延時間を短縮
すると、シリアルバス長が制限され端末装置の接続台数
が制限される問題がある。
【００１０】さらに、従来例２のシリアルバス通信シス
テムでは、上り／下り両方向の２つのシリアルバスを必
要とし、また、上りシリアルバスから下りシリアルバス
に折り返し送出するＮＴ装置など、端末装置とことなる
特別な機能を有する装置を設ける必要があり、システム
全体のコストおよびスペースが増大する。
テムでは、上り／下り両方向の２つのシリアルバスを必
要とし、また、上りシリアルバスから下りシリアルバス
に折り返し送出するＮＴ装置など、端末装置とことなる
特別な機能を有する装置を設ける必要があり、システム
全体のコストおよびスペースが増大する。
【００１１】したがって、本発明の目的は、上記技術課
題の少なくとも１つを解決し、シリアルバス通信システ
ムにおいて、小規模エリア内のデータ伝送を高速化し、
リアルタイム制御性を向上することにある。
題の少なくとも１つを解決し、シリアルバス通信システ
ムにおいて、小規模エリア内のデータ伝送を高速化し、
リアルタイム制御性を向上することにある。
【００１２】
【課題を解決するための手段】そのため、本発明は、一
対の通信ケーブルからなるシリアルバスと、このシリア
ルバスを共通の伝送路とし固有の優先コードにより送信
順序を調停し相互にデータを送受信する複数の端末装置
と、を有するシリアルバス通信システムにおいて、前記
各端末装置が、前記データのビット列をフレーム単位で
送受信する処理を行うフレーム処理部と、前記優先コー
ドのビット列を生成し前記シリアルバス上に送出された
前記優先コードの送出衝突を検出し前記優先コードに応
じて前記データの送信順序を調停するバス調停部と、前
記データの送受信フレーム期間を示すフレーム同期信号
により前記データの送信フレームおよび前記優先コード
のビット列を互いに異なるパルス波形の電気信号に変換
し前記シリアルバスを介して前記データを送受信するト
ランシーバ部と、を備えている。
対の通信ケーブルからなるシリアルバスと、このシリア
ルバスを共通の伝送路とし固有の優先コードにより送信
順序を調停し相互にデータを送受信する複数の端末装置
と、を有するシリアルバス通信システムにおいて、前記
各端末装置が、前記データのビット列をフレーム単位で
送受信する処理を行うフレーム処理部と、前記優先コー
ドのビット列を生成し前記シリアルバス上に送出された
前記優先コードの送出衝突を検出し前記優先コードに応
じて前記データの送信順序を調停するバス調停部と、前
記データの送受信フレーム期間を示すフレーム同期信号
により前記データの送信フレームおよび前記優先コード
のビット列を互いに異なるパルス波形の電気信号に変換
し前記シリアルバスを介して前記データを送受信するト
ランシーバ部と、を備えている。
【００１３】また、前記トランシーバ部が、入力信号お
よびその反転信号が別々に入力されイネーブル端子から
の駆動制御により前記一対の通信ケーブルのそれぞれを
駆動する一対のラインドライバと、前記イネーブル端子
の活性電圧および前記優先コードのビット列を入力し前
記フレーム同期信号により選択しイネーブル端子に出力
する制御セレクタと、前記データの送信フレームのビッ
ト列および前記優先コードの極性信号を入力し前記フレ
ーム同期信号により選択し前記入力信号を出力する入力
セレクタと、を有している。
よびその反転信号が別々に入力されイネーブル端子から
の駆動制御により前記一対の通信ケーブルのそれぞれを
駆動する一対のラインドライバと、前記イネーブル端子
の活性電圧および前記優先コードのビット列を入力し前
記フレーム同期信号により選択しイネーブル端子に出力
する制御セレクタと、前記データの送信フレームのビッ
ト列および前記優先コードの極性信号を入力し前記フレ
ーム同期信号により選択し前記入力信号を出力する入力
セレクタと、を有している。
【００１４】また、前記トランシーバ部が、前記一対の
通信ケーブルのそれぞれに差動入力端子を接続し差動増
幅する差動増幅器と、この差動増幅器の出力に接続され
前記フレーム同期信号によりオフ制御される定電流源
と、前記差動増幅器の出力を基準電圧と比較し受信信号
として出力するコンパレータと、を備えている。
通信ケーブルのそれぞれに差動入力端子を接続し差動増
幅する差動増幅器と、この差動増幅器の出力に接続され
前記フレーム同期信号によりオフ制御される定電流源
と、前記差動増幅器の出力を基準電圧と比較し受信信号
として出力するコンパレータと、を備えている。
【００１５】また、上記手段の下位解決手段として、前
記トランシーバ部が、ビット値“１”および“０”に対
応して異なるパルス幅を持つ単極性パルス波形の電気信
号に前記優先コードのビット列を変換し、前記送信フレ
ームのビット列を双極性ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ）パルス波形の電気信号に変換してい
る。そのため、前記バス調停部が、ビット値“１”およ
び“０”に対応して異なるパルス幅を持つ信号に前記優
先コードのシリアル変換信号を変調し前記優先コードの
ビット列として出力する変調器を備え、前記トランシー
バ部が、前記極性信号として定レベルを入力している。
記トランシーバ部が、ビット値“１”および“０”に対
応して異なるパルス幅を持つ単極性パルス波形の電気信
号に前記優先コードのビット列を変換し、前記送信フレ
ームのビット列を双極性ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ）パルス波形の電気信号に変換してい
る。そのため、前記バス調停部が、ビット値“１”およ
び“０”に対応して異なるパルス幅を持つ信号に前記優
先コードのシリアル変換信号を変調し前記優先コードの
ビット列として出力する変調器を備え、前記トランシー
バ部が、前記極性信号として定レベルを入力している。
【００１６】さらに、他の下位解決手段として、前記送
受信フレームのビット列の送受信周波数を前記優先コー
ドのビット列の送受信周波数の整数倍とし、前記トラン
シーバ部が、ビット値“１”に対応して順に極性反転さ
せた双極性ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）パル
ス波形のＡＭＩ（ＡｌｔｅｒｎａｔｅＭａｒｋ Ｉｎｖ
ｅｒｓｉｏｎ）信号に前記優先コードのビット列を変換
し、前記送信フレームのビット列を双極性ＮＲＺパルス
波形の電気信号に変換している。そのため、前記バス調
停部が、前記優先コードのシリアル変換信号をＲＺパル
ス波形に変調し前記優先コードのビット列として出力し
且つこのビット列のビット値“１”に対応して順に反転
させた信号を前記極性信号として出力する変調回路と、
前記送受信フレームのビット列の送受信周波数を分周し
前記優先コードのビット列の送受信周波数とする分周回
路と、を備えている。
受信フレームのビット列の送受信周波数を前記優先コー
ドのビット列の送受信周波数の整数倍とし、前記トラン
シーバ部が、ビット値“１”に対応して順に極性反転さ
せた双極性ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）パル
ス波形のＡＭＩ（ＡｌｔｅｒｎａｔｅＭａｒｋ Ｉｎｖ
ｅｒｓｉｏｎ）信号に前記優先コードのビット列を変換
し、前記送信フレームのビット列を双極性ＮＲＺパルス
波形の電気信号に変換している。そのため、前記バス調
停部が、前記優先コードのシリアル変換信号をＲＺパル
ス波形に変調し前記優先コードのビット列として出力し
且つこのビット列のビット値“１”に対応して順に反転
させた信号を前記極性信号として出力する変調回路と、
前記送受信フレームのビット列の送受信周波数を分周し
前記優先コードのビット列の送受信周波数とする分周回
路と、を備えている。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１８】図１は、本発明のシリアルバス通信システ
ムの実施形態１を示すブロック図である。本実施形態の
シリアルバス通信システムは、図１（Ａ）に示すよう
に、シリアルバス１，複数の端末装置２とを有し、シリ
アルバス１を共通の伝送路とし、端末装置固有の優先コ
ードにより送信順序を調停し、任意の端末装置間で相互
にデータを送受信する。また、各端末装置２は、トラン
シーバ部３，バス調停部４，ＨＤＬＣ部５とを備えてい
る。
ムの実施形態１を示すブロック図である。本実施形態の
シリアルバス通信システムは、図１（Ａ）に示すよう
に、シリアルバス１，複数の端末装置２とを有し、シリ
アルバス１を共通の伝送路とし、端末装置固有の優先コ
ードにより送信順序を調停し、任意の端末装置間で相互
にデータを送受信する。また、各端末装置２は、トラン
シーバ部３，バス調停部４，ＨＤＬＣ部５とを備えてい
る。
【００１９】トランシーバ部３は、図１（Ｂ）に示すよ
うに、ラインドライバ９および１０，セレクタ６および
７，差動増幅器１１，定電流源１２，コンパレータ１
３，などを有し、データの送受信フレーム期間を示すフ
レーム同期信号ＦＣＫによりデータの送信フレームおよ
び優先コードのビット列を互いに異なるパルス波形の電
気信号に変換しシリアルバス１を介してデータを送受信
する。
うに、ラインドライバ９および１０，セレクタ６および
７，差動増幅器１１，定電流源１２，コンパレータ１
３，などを有し、データの送受信フレーム期間を示すフ
レーム同期信号ＦＣＫによりデータの送信フレームおよ
び優先コードのビット列を互いに異なるパルス波形の電
気信号に変換しシリアルバス１を介してデータを送受信
する。
【００２０】ラインドライバ９および１０は、入力信号
およびその反転信号が別々に入力され、イネーブル端子
からの駆動制御により一対の通信ケーブルのそれぞれを
駆動する。セレクタ６は、イネーブル端子の活性電圧Ｖ
ＤＤおよび優先コードのビット列ＰＢを入力し、フレー
ム同期信号ＦＣＫにより選択しイネーブル端子に出力す
る。セレクタ７は、データの送信フレームのビット列Ｔ
Ｘおよび優先コードの極性信号を入力し、フレーム同期
信号ＦＣＫにより選択しラインドライバ９および１０に
入力信号およびその反転信号を出力する。差動増幅器１
１は、一対の通信ケーブルのそれぞれに差動入力端子を
接続し差動増幅する。定電流源１２は、差動増幅器１１
の出力に接続され、フレーム同期信号ＦＣＫによりオフ
制御される。コンパレータ１３は、差動増幅器１１の出
力を基準電圧と比較し、受信信号ＲＸとして出力する。
およびその反転信号が別々に入力され、イネーブル端子
からの駆動制御により一対の通信ケーブルのそれぞれを
駆動する。セレクタ６は、イネーブル端子の活性電圧Ｖ
ＤＤおよび優先コードのビット列ＰＢを入力し、フレー
ム同期信号ＦＣＫにより選択しイネーブル端子に出力す
る。セレクタ７は、データの送信フレームのビット列Ｔ
Ｘおよび優先コードの極性信号を入力し、フレーム同期
信号ＦＣＫにより選択しラインドライバ９および１０に
入力信号およびその反転信号を出力する。差動増幅器１
１は、一対の通信ケーブルのそれぞれに差動入力端子を
接続し差動増幅する。定電流源１２は、差動増幅器１１
の出力に接続され、フレーム同期信号ＦＣＫによりオフ
制御される。コンパレータ１３は、差動増幅器１１の出
力を基準電圧と比較し、受信信号ＲＸとして出力する。
【００２１】図２は、このトランシーバ部３における入
出力信号を示す波形図である。図１，２を参照して、端
末装置２がシリアルバス１を介してデータを送受信する
ときのトランシーバ部３の動作を説明する。
出力信号を示す波形図である。図１，２を参照して、端
末装置２がシリアルバス１を介してデータを送受信する
ときのトランシーバ部３の動作を説明する。
【００２２】まず、端末装置２に入力された固有の優先
コードは、バス調停部３でシリアル変換され更にビット
値“１”および“０”に対応して異なるパルス幅を持つ
信号にパルス幅変調され、優先コードのビット列ＰＢと
してセレクタ６に入力される。このとき、バス調停部３
からのフレーム同期信号ＦＣＫが“ロウ”レベルである
ので、優先コードのビット列ＰＢは、セレクタ６により
選択され、ラインドライバ９，１０のイネーブル端子に
入力される。同時に、セレクタ７は、優先コードの極性
信号として入力されている“ハイ”レベルを選択し、ラ
インドライバ９，１０の入力Ｉはそれぞれ“ハイ”レベ
ル，“ロウ”レベルに固定される。そのため、シリアル
バス１には、優先コードのビット列ＰＢが単極性ＲＺ
（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）パルス波形の電流信
号として出力される。
コードは、バス調停部３でシリアル変換され更にビット
値“１”および“０”に対応して異なるパルス幅を持つ
信号にパルス幅変調され、優先コードのビット列ＰＢと
してセレクタ６に入力される。このとき、バス調停部３
からのフレーム同期信号ＦＣＫが“ロウ”レベルである
ので、優先コードのビット列ＰＢは、セレクタ６により
選択され、ラインドライバ９，１０のイネーブル端子に
入力される。同時に、セレクタ７は、優先コードの極性
信号として入力されている“ハイ”レベルを選択し、ラ
インドライバ９，１０の入力Ｉはそれぞれ“ハイ”レベ
ル，“ロウ”レベルに固定される。そのため、シリアル
バス１には、優先コードのビット列ＰＢが単極性ＲＺ
（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）パルス波形の電流信
号として出力される。
【００２３】次に、優先コードのビット列ＰＢの送出が
終了すると、バス調停部３からのフレーム同期信号ＦＣ
Ｋが“ハイ”レベルに変化し、セレクタ６はＶＤＤを選
択し、ラインドライバ９，１０のイネーブル端子は“ハ
イ”レベルに固定される。同時に、セレクタ７は、ＨＤ
ＬＣ部５からデータの送信フレームのビット列ＴＸを選
択し、ラインドライバ９，１０の入力Ｉにそれぞれ送信
フレームのビット列ＴＸおよびその反転信号を出力す
る。そのため、シリアルバス１には、送信フレームのビ
ット列ＴＸが双極性ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔ
ｏ Ｚｅｒｏ）パルス波形の電流信号として出力され
る。送信フレームのビット列が終了し、シリアルバス１
がアイドリング状態になると、バス調停部３からのフレ
ーム同期信号ＦＣＫは“ロウ”レベルに戻る。
終了すると、バス調停部３からのフレーム同期信号ＦＣ
Ｋが“ハイ”レベルに変化し、セレクタ６はＶＤＤを選
択し、ラインドライバ９，１０のイネーブル端子は“ハ
イ”レベルに固定される。同時に、セレクタ７は、ＨＤ
ＬＣ部５からデータの送信フレームのビット列ＴＸを選
択し、ラインドライバ９，１０の入力Ｉにそれぞれ送信
フレームのビット列ＴＸおよびその反転信号を出力す
る。そのため、シリアルバス１には、送信フレームのビ
ット列ＴＸが双極性ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔ
ｏ Ｚｅｒｏ）パルス波形の電流信号として出力され
る。送信フレームのビット列が終了し、シリアルバス１
がアイドリング状態になると、バス調停部３からのフレ
ーム同期信号ＦＣＫは“ロウ”レベルに戻る。
【００２４】これら各端末装置２から出力された電流信
号は、シリアルバス１を構成する通信ケーブル間の終端
抵抗に流れ、通信ケーブル間電圧ＶＬを発生する。この
通信ケーブル間電圧ＶＬは、各端末装置２のトランシー
バ部３内の差動増幅器１１で増幅された後、コンパレー
タ１３により基準電圧と比較され、受信信号ＲＸとして
バス調停部４，ＨＤＬＣ部５に出力される。このとき、
優先コードのビット列に対応した単極性ＲＺパルス波形
の電流信号をシリアルバス１を介して受信するとき、す
なわち、バス調停部３からのフレーム同期信号ＦＣＫが
“ロウ”レベルであるとき、定電流源１２はフレーム同
期信号ＦＣＫの制御によりオンし差動増幅器１１の出力
にオフセットを与え、単極性ＲＺパルス波形の電流信号
が検出される。一方、送受信フレームに対応した双極性
ＮＲＺパルス波形の電流信号をシリアルバス１を介して
受信するとき、すなわち、バス調停部３からのフレーム
同期信号ＦＣＫが“ハイ”レベルであるとき、定電流源
１２はフレーム同期信号ＦＣＫの制御によりオフし差動
増幅器１１の出力にオフセットを与えること無く、双極
性ＮＲＺパルス波形の電流信号が検出される。
号は、シリアルバス１を構成する通信ケーブル間の終端
抵抗に流れ、通信ケーブル間電圧ＶＬを発生する。この
通信ケーブル間電圧ＶＬは、各端末装置２のトランシー
バ部３内の差動増幅器１１で増幅された後、コンパレー
タ１３により基準電圧と比較され、受信信号ＲＸとして
バス調停部４，ＨＤＬＣ部５に出力される。このとき、
優先コードのビット列に対応した単極性ＲＺパルス波形
の電流信号をシリアルバス１を介して受信するとき、す
なわち、バス調停部３からのフレーム同期信号ＦＣＫが
“ロウ”レベルであるとき、定電流源１２はフレーム同
期信号ＦＣＫの制御によりオンし差動増幅器１１の出力
にオフセットを与え、単極性ＲＺパルス波形の電流信号
が検出される。一方、送受信フレームに対応した双極性
ＮＲＺパルス波形の電流信号をシリアルバス１を介して
受信するとき、すなわち、バス調停部３からのフレーム
同期信号ＦＣＫが“ハイ”レベルであるとき、定電流源
１２はフレーム同期信号ＦＣＫの制御によりオフし差動
増幅器１１の出力にオフセットを与えること無く、双極
性ＮＲＺパルス波形の電流信号が検出される。
【００２５】次に、バス調停部４，ＨＤＬＣ部５の機能
を簡単に説明する。図３は、本実施形態におけるバス調
停部４，ＨＤＬＣ部５の詳細構成例を示すブロック図で
ある。
を簡単に説明する。図３は、本実施形態におけるバス調
停部４，ＨＤＬＣ部５の詳細構成例を示すブロック図で
ある。
【００２６】バス調停部４は、各端末装置固有の優先度
を示す優先コードをシリアル変換し且つビット値“１”
および“０”に対応して異なるパルス幅を持つ信号にパ
ルス幅変調したビット列ＰＢを生成し、シリアルバス１
上に送出された優先コードの送出衝突を検出し、優先コ
ードに応じて送信フレームのビット列ＴＸの送信順序を
調停する。すなわち、シリアルバス１からトランシーバ
部３を介して受信した受信信号ＲＸは、ＰＷＭ復調回路
２３に入力され、優先コードに復調される。コンパレー
タ２２は、復調された優先コードと、送信中の固有の優
先コードと、をビット毎に比較し、優先コードの送出衝
突を検出し、衝突検出信号ＡＬを再送コントロール回路
３７に出力する。再送コントロール回路３７は、シフト
レジスタ２０を制御し、衝突検出以降の優先コード送出
を停止させ、また、受信フレームの受信が終了しアイド
リング状態を検出すると、優先コード送出を再開させ
る。
を示す優先コードをシリアル変換し且つビット値“１”
および“０”に対応して異なるパルス幅を持つ信号にパ
ルス幅変調したビット列ＰＢを生成し、シリアルバス１
上に送出された優先コードの送出衝突を検出し、優先コ
ードに応じて送信フレームのビット列ＴＸの送信順序を
調停する。すなわち、シリアルバス１からトランシーバ
部３を介して受信した受信信号ＲＸは、ＰＷＭ復調回路
２３に入力され、優先コードに復調される。コンパレー
タ２２は、復調された優先コードと、送信中の固有の優
先コードと、をビット毎に比較し、優先コードの送出衝
突を検出し、衝突検出信号ＡＬを再送コントロール回路
３７に出力する。再送コントロール回路３７は、シフト
レジスタ２０を制御し、衝突検出以降の優先コード送出
を停止させ、また、受信フレームの受信が終了しアイド
リング状態を検出すると、優先コード送出を再開させ
る。
【００２７】ＨＤＬＣ部５は、データのビット列をフレ
ーム単位で送受信する処理を行うフレーム処理部であ
り、送信データから送信フレームを生成し、受信フレー
ムから受信データを検出する。すなわち、送信データＴ
ＸＤは、送信データバッファ３６を介してゼロ挿入回路
３３に入力される。フラグおよびＣＲＣを付加した送信
データは、シリアル変換され、ＨＤＬＣ送信フレームの
ビット列ＴＸとしてトランシーバ部３に出力される。ま
た、トランシーバ部３を介して受信した受信信号ＲＸ
は、フラグ検出回路３０によりＨＤＬＣ受信フレームの
先頭が検出された後、ゼロ消去回路２６を介してＣＲＣ
チェック回路２７および受信シフトレジスタ２８に入力
され、エラーチェックおよびパラレル変換される。ＨＤ
ＬＣ受信フレームのデータ部は、受信データバッファ３
１を介して、受信データＲＸＤとして出力される。同時
に、データの先頭部分は、アドレス比較回路２９により
通信制御ユニットの固有アドレスと比較される。また、
受信クロック信号ＲＣＫは、ＰＬＬ回路２５により受信
信号ＲＸから、クロックリカバリー期間を経て、再生成
している。
ーム単位で送受信する処理を行うフレーム処理部であ
り、送信データから送信フレームを生成し、受信フレー
ムから受信データを検出する。すなわち、送信データＴ
ＸＤは、送信データバッファ３６を介してゼロ挿入回路
３３に入力される。フラグおよびＣＲＣを付加した送信
データは、シリアル変換され、ＨＤＬＣ送信フレームの
ビット列ＴＸとしてトランシーバ部３に出力される。ま
た、トランシーバ部３を介して受信した受信信号ＲＸ
は、フラグ検出回路３０によりＨＤＬＣ受信フレームの
先頭が検出された後、ゼロ消去回路２６を介してＣＲＣ
チェック回路２７および受信シフトレジスタ２８に入力
され、エラーチェックおよびパラレル変換される。ＨＤ
ＬＣ受信フレームのデータ部は、受信データバッファ３
１を介して、受信データＲＸＤとして出力される。同時
に、データの先頭部分は、アドレス比較回路２９により
通信制御ユニットの固有アドレスと比較される。また、
受信クロック信号ＲＣＫは、ＰＬＬ回路２５により受信
信号ＲＸから、クロックリカバリー期間を経て、再生成
している。
【００２８】図４は、本実施形態のシリアルバス通信シ
ステムにおける端末装置の送受信動作を示す流れ図であ
る。図４を参照し説明する。まず、シリアルバス１を介
して送信実行しようとする端末装置２は、シリアルバス
１上の信号をセンスし、信号検出により受信動作に移行
する。仮に一定期間無信号である場合、アイドリング状
態であると判断し優先コードの送出を行う。この優先コ
ードは、複数の端末装置が同時送出するとシリアルバス
１上で論理和される。優先コードの衝突検出は、１ビッ
ト毎に送信信号と受信信号とを比較することにより行わ
れる。
ステムにおける端末装置の送受信動作を示す流れ図であ
る。図４を参照し説明する。まず、シリアルバス１を介
して送信実行しようとする端末装置２は、シリアルバス
１上の信号をセンスし、信号検出により受信動作に移行
する。仮に一定期間無信号である場合、アイドリング状
態であると判断し優先コードの送出を行う。この優先コ
ードは、複数の端末装置が同時送出するとシリアルバス
１上で論理和される。優先コードの衝突検出は、１ビッ
ト毎に送信信号と受信信号とを比較することにより行わ
れる。
【００２９】すなわち、論理和によって変化しないアク
ティブ・レベルを出力した端末装置は、常に調停に勝ち
残り、これと同時にパッシブ・レベル（ハイインピーダ
ンス）を出力した端末装置は、調停に負ける。このた
め、優先コードのビット列において、アクティブ・レベ
ル，パッシブ・レベルをそれぞれ“１”，“０”と設定
した場合、優先コードの数値が大きい端末装置ほど、バ
ス調停において高い優先度を持つことになる。また、優
先コードの衝突検出を正しく行うため、本実施形態のシ
リアルバス通信システムにおける端末装置は、シリアル
バス１がパッシブ・レベルからアクティブ・レベルに変
化するタイミングに同期させて、優先コードを同時に送
出している。
ティブ・レベルを出力した端末装置は、常に調停に勝ち
残り、これと同時にパッシブ・レベル（ハイインピーダ
ンス）を出力した端末装置は、調停に負ける。このた
め、優先コードのビット列において、アクティブ・レベ
ル，パッシブ・レベルをそれぞれ“１”，“０”と設定
した場合、優先コードの数値が大きい端末装置ほど、バ
ス調停において高い優先度を持つことになる。また、優
先コードの衝突検出を正しく行うため、本実施形態のシ
リアルバス通信システムにおける端末装置は、シリアル
バス１がパッシブ・レベルからアクティブ・レベルに変
化するタイミングに同期させて、優先コードを同時に送
出している。
【００３０】次に、優先コード送出が終了すると、上述
の送信動作の調停で勝ち残った端末装置は、ラインドラ
イバ９および１０を非平衡ＲＺパルス駆動から平衡差動
ＮＲＺパルス駆動に切り替え、フラグ，アドレス，デー
タ，ＣＲＣ，フラグとからなるＨＤＬＣ送信フレームを
送信し、送信終了後、受信動作に移行する。
の送信動作の調停で勝ち残った端末装置は、ラインドラ
イバ９および１０を非平衡ＲＺパルス駆動から平衡差動
ＮＲＺパルス駆動に切り替え、フラグ，アドレス，デー
タ，ＣＲＣ，フラグとからなるＨＤＬＣ送信フレームを
送信し、送信終了後、受信動作に移行する。
【００３１】次の受信動作では、フレーム同期信号ＦＣ
Ｋが“ハイ”レベルであるため、定電流源１２はフレー
ム同期信号ＦＣＫの制御によりオフし差動増幅器１１の
出力にオフセットを与えること無く、双極性ＮＲＺパル
ス波形の電流信号が検出され、受信信号ＲＸとして出力
される。この受信信号ＲＸから、各端末装置内のクロッ
ク・リカバリー回路であるＰＬＬ回路２５は、クロック
リカバリー期間を経て、受信クロック信号ＲＣＫを再生
成する。この受信クロック信号ＲＣＫの同期して、クロ
ックリカバリー期間後のフラグ，アドレス，データ，Ｃ
ＲＣ，フラグとからなるＨＤＬＣフレームを受信する。
Ｋが“ハイ”レベルであるため、定電流源１２はフレー
ム同期信号ＦＣＫの制御によりオフし差動増幅器１１の
出力にオフセットを与えること無く、双極性ＮＲＺパル
ス波形の電流信号が検出され、受信信号ＲＸとして出力
される。この受信信号ＲＸから、各端末装置内のクロッ
ク・リカバリー回路であるＰＬＬ回路２５は、クロック
リカバリー期間を経て、受信クロック信号ＲＣＫを再生
成する。この受信クロック信号ＲＣＫの同期して、クロ
ックリカバリー期間後のフラグ，アドレス，データ，Ｃ
ＲＣ，フラグとからなるＨＤＬＣフレームを受信する。
【００３２】次に、前回の送信動作調停で敗れ未送信デ
ータが残っている場合、再び送信動作に移行する。ま
た、未送信データが無い場合、受信待ちとなる。
ータが残っている場合、再び送信動作に移行する。ま
た、未送信データが無い場合、受信待ちとなる。
【００３３】本実施形態のシリアルバス通信システムで
は、シリアルバス１へ優先コードのビット列ＰＢを送出
するとき、優先コードをシリアル変換し且つビット値
“１”および“０”に対応して異なるパルス幅を持つ信
号にパルス幅変調したビット列ＰＢを用いているため、
優先コードのビット列ＰＢの全ビットがＲＺパルス波形
で変化するパルス信号となっている。この優先コード送
出時のパルス信号における最小パルス幅Ｔｗｐは、シリ
アルバスの最大伝送遅延時間Ｔｐｄ，アクティブ・レベ
ルへの立上り時間Ｔｒ，パッシブ・レベルへの立下り時
間Ｔｆにより、 Ｔｗｐ＞Ｔｐｄ＋Ｔｒ＋Ｔｆ となる。ここで、最大伝送遅延時間Ｔｐｄは、シリアル
バスに接続される全端末装置で、ビット毎に同期をとる
ための制限になる。また、立下り時間Ｔｆは、全端末装
置がパッシブ・レベルであるハイインピーダンスを出力
し、シリアルバスの等価容量に充電されている電荷が終
端抵抗により放電する時間であり、一般に立上り時間Ｔ
ｒより大きい。
は、シリアルバス１へ優先コードのビット列ＰＢを送出
するとき、優先コードをシリアル変換し且つビット値
“１”および“０”に対応して異なるパルス幅を持つ信
号にパルス幅変調したビット列ＰＢを用いているため、
優先コードのビット列ＰＢの全ビットがＲＺパルス波形
で変化するパルス信号となっている。この優先コード送
出時のパルス信号における最小パルス幅Ｔｗｐは、シリ
アルバスの最大伝送遅延時間Ｔｐｄ，アクティブ・レベ
ルへの立上り時間Ｔｒ，パッシブ・レベルへの立下り時
間Ｔｆにより、 Ｔｗｐ＞Ｔｐｄ＋Ｔｒ＋Ｔｆ となる。ここで、最大伝送遅延時間Ｔｐｄは、シリアル
バスに接続される全端末装置で、ビット毎に同期をとる
ための制限になる。また、立下り時間Ｔｆは、全端末装
置がパッシブ・レベルであるハイインピーダンスを出力
し、シリアルバスの等価容量に充電されている電荷が終
端抵抗により放電する時間であり、一般に立上り時間Ｔ
ｒより大きい。
【００３４】一方、シリアルバス１へＨＤＬＣ送信フレ
ームのビット列ＴＸを送出するとき、バス調停で勝ち残
った唯一の端末装置のみが、正負のアクティブ・レベル
を持つ双極性ＮＲＺパルス信号で行う。このとき、受信
信号と同期する受信クロック信号は、各端末装置内のク
ロック・リカバリー回路であるＰＬＬ回路２５により再
生される。そのため、送信フレーム送出時の最小パルス
幅Ｔｗｐは、最大伝送遅延時間Ｔｐｄ，立上り時間Ｔｒ
に依存することなく、小さい値を用いることが出来る。
ームのビット列ＴＸを送出するとき、バス調停で勝ち残
った唯一の端末装置のみが、正負のアクティブ・レベル
を持つ双極性ＮＲＺパルス信号で行う。このとき、受信
信号と同期する受信クロック信号は、各端末装置内のク
ロック・リカバリー回路であるＰＬＬ回路２５により再
生される。そのため、送信フレーム送出時の最小パルス
幅Ｔｗｐは、最大伝送遅延時間Ｔｐｄ，立上り時間Ｔｒ
に依存することなく、小さい値を用いることが出来る。
【００３５】たとえば、本実施形態のシリアルバス通信
システムでは、シリアルバス１へ優先コードのビット列
ＰＢを送出するとき、優先コード部分を１オクテッド
（８ビット）とし、ビットレート１００Ｋｂｐｓで伝送
する。また、シリアルバス１へＨＤＬＣ送信フレームの
ビット列ＴＸを送出するとき、ＨＤＬＣ送信フレーム部
分を２５６オクテッドとし、ビットレート４Ｍｂｐｓで
伝送する。したがって、通信フレーム全体の伝送時間は
優先コード部分８０μｓ，ＨＤＬＣ送信フレーム部分５
１２μｓであり、最も優先度の高い通信フレームは、最
長でも約６００μｓの待ち時間の後に、平均ビットレー
ト３．５６Ｍｂｐｓで伝送することが可能である。
システムでは、シリアルバス１へ優先コードのビット列
ＰＢを送出するとき、優先コード部分を１オクテッド
（８ビット）とし、ビットレート１００Ｋｂｐｓで伝送
する。また、シリアルバス１へＨＤＬＣ送信フレームの
ビット列ＴＸを送出するとき、ＨＤＬＣ送信フレーム部
分を２５６オクテッドとし、ビットレート４Ｍｂｐｓで
伝送する。したがって、通信フレーム全体の伝送時間は
優先コード部分８０μｓ，ＨＤＬＣ送信フレーム部分５
１２μｓであり、最も優先度の高い通信フレームは、最
長でも約６００μｓの待ち時間の後に、平均ビットレー
ト３．５６Ｍｂｐｓで伝送することが可能である。
【００３６】次に、本発明のシリアルバス通信システム
の実施形態２について図面を参照して説明する。本実施
形態のシリアルバス通信システムは、図１（Ａ）に示さ
れた実施形態１と比較すると、バス調停部４内の構成の
みが相違する。図５は、本発明のシリアルバス通信シス
テムの実施形態２におけるバス調停部４を示すブロック
図であり、図５（Ｂ）として、シリアルバス１に送出さ
れたパルス電流信号による通信ケーブル間電圧ＶＬを示
す波形図が付記されている。
の実施形態２について図面を参照して説明する。本実施
形態のシリアルバス通信システムは、図１（Ａ）に示さ
れた実施形態１と比較すると、バス調停部４内の構成の
みが相違する。図５は、本発明のシリアルバス通信シス
テムの実施形態２におけるバス調停部４を示すブロック
図であり、図５（Ｂ）として、シリアルバス１に送出さ
れたパルス電流信号による通信ケーブル間電圧ＶＬを示
す波形図が付記されている。
【００３７】本実施形態のシリアルバス通信システムで
は、送受信フレームのビット列の送受信周波数を優先コ
ードのビット列の送受信周波数の整数倍とし、トランシ
ーバ部３が、シリアルバス１へ優先コードのビット列Ｐ
Ｂを送出するとき、ビット値“１”に対応して順に極性
反転させた双極性ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒ
ｏ）パルス波形のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒ
ｋ Ｉｎｖｅｒｓｉｏｎ）信号に優先コードのビット列
ＰＢを変換している。一方、シリアルバス１へＨＤＬＣ
送信フレームのビット列ＴＸを送出するときは、送信フ
レームのビット列ＴＸを双極性ＮＲＺパルス波形の電気
信号に変換している。
は、送受信フレームのビット列の送受信周波数を優先コ
ードのビット列の送受信周波数の整数倍とし、トランシ
ーバ部３が、シリアルバス１へ優先コードのビット列Ｐ
Ｂを送出するとき、ビット値“１”に対応して順に極性
反転させた双極性ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒ
ｏ）パルス波形のＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒ
ｋ Ｉｎｖｅｒｓｉｏｎ）信号に優先コードのビット列
ＰＢを変換している。一方、シリアルバス１へＨＤＬＣ
送信フレームのビット列ＴＸを送出するときは、送信フ
レームのビット列ＴＸを双極性ＮＲＺパルス波形の電気
信号に変換している。
【００３８】そのため、バス調停部４が、優先コードの
シリアル変換信号をＲＺパルス波形に変調し優先コード
のビット列ＰＢとして出力し且つこのビット列のビット
値“１”に対応して順に反転させた信号をＰＢ極性信号
として出力する変調回路と、送受信フレームのビット列
の送受信周波数を分周し優先コードのビット列の送受信
周波数とする分周回路と、を備えている。
シリアル変換信号をＲＺパルス波形に変調し優先コード
のビット列ＰＢとして出力し且つこのビット列のビット
値“１”に対応して順に反転させた信号をＰＢ極性信号
として出力する変調回路と、送受信フレームのビット列
の送受信周波数を分周し優先コードのビット列の送受信
周波数とする分周回路と、を備えている。
【００３９】図５（Ｂ）に示された通信ケーブル間電圧
ＶＬの波形は、これら分周回路が４分周回路からなり、
送受信フレームのビット列の送受信周波数を優先コード
のビット列の送受信周波数の４倍とされたときの波形で
ある。
ＶＬの波形は、これら分周回路が４分周回路からなり、
送受信フレームのビット列の送受信周波数を優先コード
のビット列の送受信周波数の４倍とされたときの波形で
ある。
【００４０】また、送信側で、優先コードのビット列の
先頭にスタートビットを挿入して送信することにより、
通信フレーム全体の先頭でシリアルバス１上の信号変化
を起こさせている。受信側で、受信信号の立上り変化か
らスタートビットを検出し、優先コードの復調タイミン
グを同期および生成している。
先頭にスタートビットを挿入して送信することにより、
通信フレーム全体の先頭でシリアルバス１上の信号変化
を起こさせている。受信側で、受信信号の立上り変化か
らスタートビットを検出し、優先コードの復調タイミン
グを同期および生成している。
【００４１】本実施形態のシリアルバス通信システムで
は、各端末装置内のクロック・リカバリー回路であるＰ
ＬＬ回路２５が受信クロック信号ＲＣＫを再生成するた
め必要とするクロックリカバリー期間が、送受信フレー
ムのビット列の送受信周波数を優先コードのビット列の
送受信周波数の整数倍とすることにより、優先コードの
ビット列の送出期間と兼用でき、通信フレーム全体の伝
送時間を更に高速にできる。そのため、本実施形態のシ
リアルバス通信システムにより、小規模エリア内のデー
タ伝送を高速化し少量データを送受信しリアルタイム制
御する場合、リアルタイム制御性が著しく向上する。
は、各端末装置内のクロック・リカバリー回路であるＰ
ＬＬ回路２５が受信クロック信号ＲＣＫを再生成するた
め必要とするクロックリカバリー期間が、送受信フレー
ムのビット列の送受信周波数を優先コードのビット列の
送受信周波数の整数倍とすることにより、優先コードの
ビット列の送出期間と兼用でき、通信フレーム全体の伝
送時間を更に高速にできる。そのため、本実施形態のシ
リアルバス通信システムにより、小規模エリア内のデー
タ伝送を高速化し少量データを送受信しリアルタイム制
御する場合、リアルタイム制御性が著しく向上する。
【００４２】たとえば、スタートビットおよび優先コー
ド部分を計１オクテッド（８ビット）としビットレート
１Ｍｂｐｓで伝送し、ＨＤＬＣ送信フレーム部分を１６
オクテッドとし４Ｍｂｐｓで伝送できる。この場合、通
信フレーム全体の伝送時間は優先コード部分８μｓ，Ｈ
ＤＬＣ送信フレーム部分３２μｓであり、最も優先度の
高い通信フレームは、最長でも約４０μｓの待ち時間の
後に、平均ビットレート３．２Ｍｂｐｓで伝送すること
が可能である。
ド部分を計１オクテッド（８ビット）としビットレート
１Ｍｂｐｓで伝送し、ＨＤＬＣ送信フレーム部分を１６
オクテッドとし４Ｍｂｐｓで伝送できる。この場合、通
信フレーム全体の伝送時間は優先コード部分８μｓ，Ｈ
ＤＬＣ送信フレーム部分３２μｓであり、最も優先度の
高い通信フレームは、最長でも約４０μｓの待ち時間の
後に、平均ビットレート３．２Ｍｂｐｓで伝送すること
が可能である。
【００４３】
【発明の効果】以上説明したように、本発明によるシリ
アルバス通信システムは、データの送信フレームおよび
優先コードのビット列を互いに異なるパルス波形の電気
信号に変換する手段を持ち、送信フレームのビット列を
送出する前に優先コードのビット列を単極性パルス信号
に変換しシリアルバスに送出し、ビット毎に衝突検出し
バス調停し、優先コードの送出後に送信フレームを送出
している。そのため、バス調停に要する時間が短時間と
なる。同時に、送信フレームのビット列を双極性パルス
信号に変換しシリアルバスに送出できるため、シリアル
バスの放電時定数に依存せずに、送信フレーム部分のビ
ットレートも高く設定できる。
アルバス通信システムは、データの送信フレームおよび
優先コードのビット列を互いに異なるパルス波形の電気
信号に変換する手段を持ち、送信フレームのビット列を
送出する前に優先コードのビット列を単極性パルス信号
に変換しシリアルバスに送出し、ビット毎に衝突検出し
バス調停し、優先コードの送出後に送信フレームを送出
している。そのため、バス調停に要する時間が短時間と
なる。同時に、送信フレームのビット列を双極性パルス
信号に変換しシリアルバスに送出できるため、シリアル
バスの放電時定数に依存せずに、送信フレーム部分のビ
ットレートも高く設定できる。
【００４４】また、送受信フレームのビット列の送受信
周波数を優先コードのビット列の送受信周波数の整数倍
とし、優先コードのビット列をＡＭＩ信号に変換しシリ
アルバスに送出することにより、受信クロック信号ＲＣ
Ｋを再生成するため必要とするＰＬＬ回路クロックリカ
バリー期間が、優先コードのビット列の送出期間と兼用
でき、通信フレーム全体の伝送時間を更に高速にでき
る。
周波数を優先コードのビット列の送受信周波数の整数倍
とし、優先コードのビット列をＡＭＩ信号に変換しシリ
アルバスに送出することにより、受信クロック信号ＲＣ
Ｋを再生成するため必要とするＰＬＬ回路クロックリカ
バリー期間が、優先コードのビット列の送出期間と兼用
でき、通信フレーム全体の伝送時間を更に高速にでき
る。
【００４５】そのため、小規模エリア内のデータ伝送を
高速化し少量データを送受信しリアルタイム制御する場
合、リアルタイム制御性が著しく向上するなどの効果が
ある。
高速化し少量データを送受信しリアルタイム制御する場
合、リアルタイム制御性が著しく向上するなどの効果が
ある。
【図１】本発明のシリアルバス通信システムの実施形態
１を示すブロック図である。
１を示すブロック図である。
【図２】図１におけるトランシーバ部の動作例を示す波
形図である。
形図である。
【図３】図１におけるバス調停部およびＨＤＬＣ部の詳
細構成例を示すブロック図である。
細構成例を示すブロック図である。
【図４】図１における端末装置の送受信動作を示す流れ
図である。
図である。
【図５】本発明のシリアルバス通信システムの実施形態
２におけるバス調停部を示すブロック図である。
２におけるバス調停部を示すブロック図である。
【図６】従来のシリアルバス通信システムの構成例１を
示すブロック図である。
示すブロック図である。
【図７】従来のシリアルバス通信システムの構成例２を
示す説明図である。
示す説明図である。
１ シリアルバス ２ 端末装置 ３ トランシーバ部 ４ バス調停部 ５ ＨＤＬＣ部 ６，７ セレクタ ８ インバータ ９，１０ ラインドライバ １１ 差動増幅回路 １２ 定電流源 １３，２２ コンパレータ ２０ シフトレジスタ ２１ ＰＷＭ変調回路 ２３ ＰＷＭ復調回路 ２４ フレームクロック生成回路 ２５ ＰＬＬ回路 ２６ ゼロ消去回路 ２７ ＣＲＣチェック回路 ２８ 受信シフトレジスタ ２９ アドレス比較回路 ３０ フラグ検出回路 ３１ 受信データバッファ ３２ 送信シフトレジスタ ３３ ＣＲＣ発生回路 ３４ ゼロ挿入回路 ３５ フラグ発生回路 ３６ 送信データバッファ ３８ 送信クロック発生回路 ３９ 優先コードレジスタ ＡＬ 衝突検出信号 ＥＮ ラインドライバのイネーブル端子 ＦＣＫ フレーム同期信号 ＰＢ 優先コードのビット列 ＲＣＫ 受信クロック信号 ＲＸ 受信信号 ＴＣＫ 送信クロック信号 ＴＸ 送信フレームのビット列 ＶＬ 通信ケーブル間電圧
Claims (7)
- 【請求項１】 一対の通信ケーブルからなるシリアルバ
スと、このシリアルバスを共通の伝送路とし固有の優先
コードにより送信順序を調停し相互にデータを送受信す
る複数の端末装置と、を有するシリアルバス通信システ
ムにおいて、前記各端末装置が、前記データのビット列
をフレーム単位で送受信する処理を行うフレーム処理部
と、前記優先コードのビット列を生成し前記シリアルバ
ス上に送出された前記優先コードの送出衝突を検出し前
記優先コードに応じて前記データの送信順序を調停する
バス調停部と、前記データの送受信フレーム期間を示す
フレーム同期信号により前記データの送信フレームおよ
び前記優先コードのビット列を互いに異なるパルス波形
の電気信号に変換し前記シリアルバスを介して前記デー
タを送受信するトランシーバ部と、を備えることを特徴
とするシリアルバス通信システム。 - 【請求項２】 前記トランシーバ部が、入力信号および
その反転信号が別々に入力されイネーブル端子からの駆
動制御により前記一対の通信ケーブルのそれぞれを駆動
する一対のラインドライバと、前記イネーブル端子の活
性電圧および前記優先コードのビット列を入力し前記フ
レーム同期信号により選択し前記イネーブル端子に出力
する制御セレクタと、前記データの送信フレームのビッ
ト列および前記優先コードの極性信号を入力し前記フレ
ーム同期信号により選択し前記入力信号を出力する入力
セレクタと、を有する、請求項１記載のシリアルバス通
信システム。 - 【請求項３】 前記トランシーバ部が、前記一対の通信
ケーブルのそれぞれに差動入力端子を接続し差動増幅す
る差動増幅器と、この差動増幅器の出力に接続され前記
フレーム同期信号によりオフ制御される定電流源と、前
記差動増幅器の出力を基準電圧と比較し受信信号として
出力するコンパレータと、を備える、請求項１または２
記載のシリアルバス通信システム。 - 【請求項４】 前記トランシーバ部が、ビット値“１”
および“０”に対応して異なるパルス幅を持つ単極性パ
ルス波形の電気信号に前記優先コードのビット列を変換
し、前記送信フレームのビット列を双極性ＮＲＺ（Ｎｏ
ｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）パルス波形の電気
信号に変換する、請求項１，２または３記載のシリアル
バス通信システム。 - 【請求項５】 前記バス調停部が、ビット値“１”およ
び“０”に対応して異なるパルス幅を持つ信号に前記優
先コードのシリアル変換信号を変調し前記優先コードの
ビット列として出力する変調器を備え、前記トランシー
バ部が、前記極性信号として定レベルを入力する、請求
項１，２，３または４記載のシリアルバス通信システ
ム。 - 【請求項６】 前記送受信フレームのビット列の送受信
周波数を前記優先コードのビット列の送受信周波数の整
数倍とし、前記トランシーバ部が、ビット値“１”に対
応して順に極性反転させた双極性ＲＺ（Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ）パルス波形のＡＭＩ（Ａｌｔｅｒｎａ
ｔｅＭａｒｋ Ｉｎｖｅｒｓｉｏｎ）信号に前記優先コ
ードのビット列を変換し、前記送信フレームのビット列
を双極性ＮＲＺパルス波形の電気信号に変換する、請求
項１，２または３記載のシリアルバス通信システム。 - 【請求項７】 前記バス調停部が、前記優先コードのシ
リアル変換信号をＲＺパルス波形に変調し前記優先コー
ドのビット列として出力し且つこのビット列のビット値
“１”に対応して順に反転させた信号を前記極性信号と
して出力する変調回路と、前記送受信フレームのビット
列の送受信周波数を分周し前記優先コードのビット列の
送受信周波数とする分周回路と、を備える、請求項１，
２，３または６記載のシリアルバス通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105487A JP2806873B2 (ja) | 1996-04-25 | 1996-04-25 | シリアルバス通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105487A JP2806873B2 (ja) | 1996-04-25 | 1996-04-25 | シリアルバス通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09294131A JPH09294131A (ja) | 1997-11-11 |
| JP2806873B2 true JP2806873B2 (ja) | 1998-09-30 |
Family
ID=14408958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8105487A Expired - Fee Related JP2806873B2 (ja) | 1996-04-25 | 1996-04-25 | シリアルバス通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806873B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4999006B2 (ja) * | 2008-04-21 | 2012-08-15 | 独立行政法人産業技術総合研究所 | シリアルバス伝送システム |
| US8351489B2 (en) | 2009-06-08 | 2013-01-08 | King Fahd University Of Petroleum And Minerals | Two-phase return-to-zero asynchronous transceiver |
| CN115277298B (zh) * | 2022-08-27 | 2024-03-26 | 广东东菱电源科技有限公司 | 串行总线上实现两信道独立通讯方法 |
-
1996
- 1996-04-25 JP JP8105487A patent/JP2806873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09294131A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278872C (en) | Serial data bus for sci, spi and buffered spi modes of operation | |
| JP5348263B2 (ja) | データ伝送装置、データ伝送システムおよびデータ伝送方法 | |
| CN1171398C (zh) | 集成电路之间的串行数据通信 | |
| US10824583B2 (en) | Bus device and method for operating a bus device | |
| CN101431390B (zh) | 一种数据串行传输的电路和方法 | |
| JP5963783B2 (ja) | Ｃａｎバスモジュールおよび自動速度検出を有するマイクロコントローラ | |
| US7096302B2 (en) | Method and apparatus for accelerating detection of serial bus device speed signals | |
| JPH0752877B2 (ja) | インタ−モジユ−ルデ−タ通信用シリアルデ−タバス | |
| JPH03191633A (ja) | データ転送方式 | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| EP0831621B1 (en) | Communication control apparatus | |
| JP2806873B2 (ja) | シリアルバス通信システム | |
| JPH07505748A (ja) | 可変持続時間パルス幅変調を使用した多重配線方式 | |
| CN111478840A (zh) | 用于总线系统的双速率仲裁中继设备 | |
| US20060155816A1 (en) | Data transmission system and data transmission device | |
| JP3241980B2 (ja) | 多重通信システム | |
| Umehara et al. | Ringing mitigation schemes for controller area network | |
| Sato et al. | Poster: Symbol detection with OR rule for CAN FD | |
| JPH0659054B2 (ja) | デ−タ伝送装置 | |
| JPS623626B2 (ja) | ||
| JPH04349732A (ja) | 通信装置 | |
| JP2002073430A (ja) | エラー・メッセージを送信するための装置および方法 | |
| JPH11127219A (ja) | データ転送装置 | |
| JPS5958939A (ja) | バス接続伝送方式 | |
| JPS5961334A (ja) | デ−タ衝突検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980623 |
|
| LAPS | Cancellation because of no payment of annual fees |