CN102292950B - 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法 - Google Patents

驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法 Download PDF

Info

Publication number
CN102292950B
CN102292950B CN201080004938.0A CN201080004938A CN102292950B CN 102292950 B CN102292950 B CN 102292950B CN 201080004938 A CN201080004938 A CN 201080004938A CN 102292950 B CN102292950 B CN 102292950B
Authority
CN
China
Prior art keywords
differential
circuit
signal line
current potential
differential signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080004938.0A
Other languages
English (en)
Other versions
CN102292950A (zh
Inventor
西冈伸一郎
小松义英
末永宽
增田耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102292950A publication Critical patent/CN102292950A/zh
Application granted granted Critical
Publication of CN102292950B publication Critical patent/CN102292950B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Abstract

在差动信号的通信系统中，驱动器电路经由差动信号线对与接收器电路连接，在不进行数据发送时，使差动信号线对维持一定电位，在进行数据发送时，以规定电位输出差动信号。接收器电路在检测到差动信号线对的电位的状态的定时，进行掉电状态与通常状态的切换。

Description

驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
技术领域
本发明涉及差动串行传送，特别涉及收发电路中的消耗电力削减的技术。
背景技术
近年来，为了在与LSI(Large Scale Integration)端子数和EMI(Electro Magnetic Interference)噪声有关的严格制约下进行高速传送，进行差动串行传送的差动接口正在普及。这种差动接口中的进行数据发送的驱动器电路和进行数据接收的接收器电路由以恒定电流源进行动作的电路构成，所以，在不传送有效数据的期间也消耗电力。
因此，需要用于在这种期间内对流过电路的一部分或全部的电流进行限制的技术，用于实现该技术的结构在专利文献1中所有记载。
图15是示出专利文献1所涉及的现有的差动接口电路的概略结构的图。在图15中，驱动器电路900具有进行差动传送的电流驱动型驱动器901以及进行单端传送的电压驱动型驱动器902。并且，接收器电路903具有电流/电压转换电路904、比较器905以及电力控制电路906，该接收器电路903经由差动信号线D+和D-与驱动器电路900连接。在驱动器电路900中，电压驱动型驱动器902输出掉电电位或唤醒电位，针对接收器电路903进行掉电通知或唤醒通知。接收器电路903接收到掉电通知后，通过电力控制电路906，对流过电流/电压转换电路904和比较器905的至少一方的电流进行限制。
现有技术文献
专利文献
专利文献1：日本特开2005-236931号公报
发明的概要
但是，在专利文献1所记载的接口电路中，虽然在掉电时实现了节电化，但是，相反，需要额外搭载用于针对接收器电路903进行掉电通知或唤醒通知的电压驱动型驱动器902。
发明内容
发明要解决的课题
本发明是鉴于上述问题而完成的，其目的在于，提供如下的驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法：能够实现掉电时的节电化，而且，不使用电压驱动型驱动器就能够进行掉电状态与除此之外的通常状态之间的切换。
解决课题的手段
为了解决上述课题，本发明的接收器电路经由成对的差动信号线与驱动器电路连接，其特征在于，该接收器电路具有：差动接收器，其经由所述差动信号线接收从所述驱动器电路送出的通过规定的编码传送方式编码后的数据即差动信号；检测电路，其检测如下情况：所述驱动器电路在比通过所述编码传送方式确定的差动信号线的电位固定的最长期间长的期间中、送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号，由此，保持一定电位的该差动信号线的电位的状态成为第一状态；以及接收器控制单元，其在所述检测电路检测到第一状态时，使所述差动接收器从禁用切换为启用。
为了解决上述课题，本发明的驱动器电路经由成对的差动信号线与接收器电路连接，其特征在于，该驱动器电路具有：状态维持电路，其在不传送数据的期间，使差动信号线对维持一定电位；以及差动驱动器，其在传送数据时，在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号。
并且，为了解决上述课题，本发明的控制方法用于具有经由成对的差动信号线连接的驱动器电路和接收器电路的通信系统，其特征在于，该控制方法包括以下步骤：状态维持步骤，在不传送数据的期间，所述驱动器电路使差动信号线对维持一定电位；送出步骤，在传送数据时，所述驱动器电路在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号；接收步骤，所述接收器电路经由所述差动信号线接收差动信号；检测步骤，所述接收器电路检测到由于送出所述第一固定差动信号而使保持一定电位的所述差动信号线的电位的状态成为第一状态；以及接收器控制步骤，所述接收器电路在所述检测步骤检测到第一状态时，使进行所述接收步骤的差动接收器从禁用切换为启用。
发明效果
根据本发明，能够提供如下的通信系统：不需要用于从驱动器电路对接收器电路通知通常状态与掉电状态的切换定时的电压驱动型驱动器，利用简化了电路结构的驱动器电路，对接收器电路的通常状态与掉电状态之间的切换进行控制，以便削减消耗电力。
附图说明
图1是示出实施方式1的通信系统的整体结构的图。
图2是示出驱动器电路106的详细结构的图。
图3是示出差动驱动器201的详细结构的图。
图4是示出接收器电路107的详细结构的图。
图5是示出控制部108的详细结构的图。
图6是驱动器模式控制信号DMODE和接收器模式控制信号RMODE的状态迁移图。
图7是接口电路的动作时序图。
图8是示出实施方式2的驱动器电路500的详细结构的图。
图9是示出差动驱动器501的详细结构的图。
图10是示出接收器电路600的详细结构的图。
图11是接口电路的动作时序图。
图12是不输出差动Low固定信号和差动High固定信号时的接口电路的动作时序图。
图13是示出接收器电路700的详细结构的图。
图14是示出接收器控制部800的详细结构的图。
图15是示出现有的接口电路的结构的图。
具体实施方式
<实施方式1>
<概要>
图1示出本发明的实施方式1的通信系统的整体结构。
实施方式1的通信系统包括主机装置100和目标装置101，主机装置100与目标装置101经由差动信号线对102和差动信号线对103连接，该差动信号线对102由D0+信号线和流过与流过D0+信号线的信号的相位相反的信号的D0-信号线构成，该差动信号线对103同样由D1+信号线和D1-信号线构成。主机装置100的驱动器电路106a与目标装置101的接收器电路107b经由差动信号线对102连接，驱动器电路106a在数据发送时，输出高侧(正侧)电位VDP的信号与低侧(负侧)电位VDN的信号的差动信号。
驱动器电路106a与接收器电路107b不进行数据收发的期间处于为了削减消耗电力而对流过电路的一部分的电流进行限制的掉电状态，对该期间的差动信号线对102双方均输出0V的信号，差动振幅为0。驱动器电路106a在主机装置100中产生发送对象数据时、接收器电路107b在存在接收数据时，即从驱动器电路106a通知了存在发送对象数据时，成为不对流过电路的电流进行限制的通常状态。即，驱动器电路106a在主机装置100中产生发送对象数据时，在发送对象数据的发送之前，输出在一定时间内从D0+信号线持续输出负侧电位VDN的信号并从D0-信号线持续输出正侧电位VDP的信号的差动Low固定信号。由此，D0-信号线的电位向正侧电位VDP迁移。利用8b/10b方式对发送数据进行编码，如果按照该方式，则在超过5比特的发送时间时，不输出相同电位的信号。这里的一定时间是6比特以上的时间，在该时间中输出相同电位连续的差动信号。
另一方面，接收器电路107b具有检测电路，在检测电路检测到由于驱动器电路106a输出差动Low固定信号而在D0+信号线和D0-信号线中产生差动振幅即电位差、且该差动振幅为阈值VTH以上的振幅后，成为通常状态。由此，驱动器电路106a能够对接收器电路107b通知从掉电状态向通常状态迁移的定时。
<详细结构>
下面，设主机装置100为个人计算机、目标装置101为半导体存储卡，说明图1的通信系统的详细结构。并且，在以下的说明中，关于D0+、D0-、D1+和D1-，全部删除0、1，而表述为D+和D-。
主机装置100具有接口电路104a和数据处理部105。进而，接口电路104a具有驱动器电路106a、接收器电路107a以及控制部108a。
数据处理部105是与通信中的物理层和数据链路层相当的接口电路104a的上位层，具有进行与基于用户操作等的请求对应的数据处理的功能。并且，在主机装置100的接收器电路107a与目标装置101的驱动器电路106b之间进行数据收发的情况下，数据处理部105还具有对接收到的数据进行处理的功能。
目标装置101具有接口电路104b和后端部109。目标装置101中的接口电路104b采用与主机装置100中的接口电路104a相同的结构，驱动器电路106b、接收器电路107b以及控制部108b分别采用与接口电路104a的驱动器电路106a、接收器电路107a以及控制部108a相同的结构。
后端部109是与通信中的物理层和数据链路层相当的接口电路104b的上位层，具有对接收到的数据进行处理的功能。并且，在主机装置100的接收器电路107a与目标装置101的驱动器电路106b之间进行数据收发的情况下，后端部109还具有对发送数据进行处理的功能。后端部109使用非易失性存储器和存储器控制器。
此时，接口电路104a和接口电路104b在主机装置100与目标装置101之间对称连接，所以，下面，以在经由差动信号线对102连接的驱动器电路106a与接收器电路107b之间进行数据收发时的功能为中心进行说明。
另外，在以下的详细结构的说明中，全部删除a、b的记号，如106、107、108那样仅由数字表述。
<驱动器电路106的详细结构>
图2示出本实施方式1的驱动器电路106的详细结构。
驱动器电路106具有差动驱动器201和驱动器控制部202。
图3示出差动驱动器201的详细结构。
差动驱动器201具有：逆变器1001、P沟道晶体管1002、P沟道晶体管1003、N沟道晶体管1004、N沟道晶体管1005、调节器1006、OR电路1007以及OR电路1008，差动驱动器201具有经由差动信号线发送差动信号的功能以及在掉电状态时使差动信号线保持0V的功能。
具体而言，如下所述实现上述功能。如图7所示，差动驱动器201输出作为差动信号的中心电位的共模电位VCM(这里为0.2V)与由差动振幅VPP(这里为0.4V)确定的正侧电位VDP和负侧电位VDN的差动信号。
下拉启用信号PE是使驱动器启用信号DE(后述)反转后的信号，在通常状态下为Low。并且，输入信号Data_In、即发送数据列中的一个比特是输入信号Data_In本身的信号即DI和利用逆变器1001使输入信号Data_In反转后的信号即DI#的互补输入信号。在输入信号Data_In为High时，DI为High，P沟道晶体管1002截止，N沟道晶体管1004导通，所以，D-信号线接地，输出0V(差动信号的负侧电位VDN)的信号。此时，DI#为Low，P沟道晶体管1003导通，N沟道晶体管1005截止，所以，D+信号线输出作为电压源发挥作用的调节器1006的输出电压、这里为0.4V(差动信号的正侧电位VDP)的信号。将上述从D-信号线输出0V的信号并从D+信号线输出0.4V的信号的差动信号称为差动High信号。同样，在输入信号Data_In为Low时，从D+信号线输出0V的信号，从D-信号线输出0.4V的信号，将该差动信号称为差动Low信号。并且，在掉电状态下，驱动器启用信号DE为Low，所以，下拉启用信号PE为High。此时，与输入信号Data_In无关，DI、DI#均为High。此时，P沟道晶体管1002和P沟道晶体管1003均截止，N沟道晶体管1004和N沟道晶体管1005均导通，所以，D+信号线和D-信号线均接地而成为0V。并且，此时，电流不流过调节器1006，所以，差动驱动器201能够抑制电力的消耗。
驱动器控制部202具有根据驱动器模式控制信号DMODE(后述)的输入而对差动驱动器201的启用状态和禁用状态进行控制的功能。具体而言，通过链路控制器402(后述)，在驱动器模式控制信号DMODE表示工作模式时、即存在发送对象数据时，驱动器控制部202使驱动器启用信号DE为High。由此，下拉启用信号PE为Low，差动驱动器201成为启用状态。另一方面，在驱动器模式控制信号DMODE表示非工作模式时、即不存在发送对象数据时，驱动器控制部202使驱动器启用信号DE为Low。由此，下拉启用信号PE为High，差动驱动器201成为禁用状态。这里，差动驱动器201的启用状态是能够输出差动信号的状态，电流始终流过差动驱动器201内的调节器1006，所以消耗电力。差动驱动器201的禁用状态是无法输出差动信号的状态，电流不流过调节器1006，所以，能够抑制电力的消耗。在驱动器电路106中，将差动驱动器201禁用的状态称为掉电状态，将差动驱动器201启用的状态称为通常状态。
<接收器电路107的详细结构>
图4示出本实施方式1的接收器电路107的详细结构。
接收器电路107具有差动接收器301、振幅检测电路302、接收器控制部303以及振幅检测电路控制部304。
差动接收器301由基于晶体管的差动放大器等构成，具有经由差动信号线接收差动信号的功能。
并且，虽然没有图示，但是，为了实现差动信号线的阻抗匹配，在差动接收器301的前级，在D+信号线与D-信号线之间连接有100Ω左右的终端电阻。
振幅检测电路302由与D+信号线和D-信号线连接的比较器构成，具有对D+信号线与D-信号线的差动振幅的大小进行检测的功能。具体而言，振幅检测电路302的+端子与D-信号线连接，-端子与D+信号线连接，对差动振幅、这里为从+端子的输入电位减去-端子的输入电位而得到的电位差进行检测，如果差动振幅的大小为阈值VTH以上、这里为0.2V以上，则输出High，如果差动振幅的大小小于阈值VTH(包含负值)，则输出Low。
优选振幅检测电路302具有磁滞特性，以便稳定地检测差动信号线。
接收器控制部303具有对差动接收器301的启用状态和禁用状态进行控制的功能。具体而言，当从振幅检测电路302受理High后、即振幅检测电路302检测到差动振幅的大小为阈值VTH以上后，接收器控制部303使接收器启用信号RE为High，差动接收器301成为启用状态。当从振幅检测电路302受理Low后、即振幅检测电路302检测到差动振幅的大小小于阈值VTH后，接收器控制部303使接收器启用信号RE为Low，差动接收器301成为禁用状态。这里，差动接收器301的启用状态是能够接收差动信号的状态，电流始终流过差动接收器301内，所以消耗电力。差动接收器301的禁用状态是无法接收差动信号的状态，不流过电流，所以，能够抑制电力的消耗。在接收器电路107中，将差动接收器301禁用的状态称为掉电状态，将差动接收器301启用的状态称为通常状态。
振幅检测电路控制部304具有对振幅检测电路302的启用状态和禁用状态进行控制的功能。这里，振幅检测电路302的禁用状态表示，对振幅检测结果进行屏蔽处理，使振幅检测结果无效，这里，视为始终检测到差动振幅为阈值VTH以上。由此，能够防止振幅检测电路302检测到通常状态时的差动信号的振幅小于阈值VTH，而从通常状态切换为掉电状态。
<控制部108的详细结构>
并且，图5示出控制部108的详细结构。
控制部108包括数据转换部401和链路控制器402。
数据转换部401还包括编码部403、并行/串行转换部404、CDR(Clock Data Recovery)电路405、串行/并行转换部406以及解码部407。
链路控制器402进行接口电路整体的控制，具有对驱动器模式控制信号DMODE和接收器模式控制信号RMODE进行控制的功能。
图6(a)示出驱动器模式控制信号DMODE的状态迁移图。
在主机装置100中不存在发送对象数据时，链路控制器402使驱动器模式控制信号DMODE为非工作模式，在存在发送对象数据时，链路控制器402使驱动器模式控制信号DMODE为工作模式。
图6(b)示出接收器模式控制信号RMODE的状态迁移图。
在接收器电路107b接收到从D+信号线持续输出负侧电位VDN的信号并从D-信号线持续输出正侧电位VDP的信号的差动Low固定信号时，链路控制器402使接收器模式控制信号RMODE为工作模式，在接收器电路107b接收到从D+信号线持续输出正侧电位VDP的信号并从D-信号线持续输出负侧电位VDN的信号的差动High固定信号时，链路控制器402使接收器模式控制信号RMODE为非工作模式。从控制部108b向后端部109通知接收器模式控制信号RMODE，在接收器模式控制信号RMODE为非工作模式时，后端部109不对接收到的数据进行处理。
编码部403具有将从链路控制器402受理的8比特的并行发送数据转换为10比特的编码数据的功能。该传送用的编码方式即编码传送方式是8b/10b方式，在以该方式进行编码的情况下，在10比特的编码数据中，相同比特最大仅连续5比特。并且，还送出同步码。在8b/10b方式中，同步码不是在通常的数据传送中使用的D码，而使用控制用的特殊K码和这些码的组合。例如，作为特殊K码之一的K28.5被称为逗点字符，是在任意2个8b/10b码的组合中不会生成的图案，所以，被用作同步码。
并行/串行转换部404具有根据由PLL电路409(后述)生成的数据时钟而将由编码部403转换后的10比特的编码数据转换为串行发送数据的功能，并行/串行转换部404向驱动器电路106a输出转换后的串行发送数据。
振荡器408存在于装置内，具有生成基准时钟的功能。
PLL电路409具有根据由振荡器408生成的基准时钟而生成在数据收发中使用的高速数据时钟的功能。
CDR电路405包括PLL电路409，具有如下功能：进行数据时钟和串行数据的边缘的相位对齐，以便去除由接收器电路107b接收的串行数据所包含的跳动(时间轴方向的信号偏差)。由接收器电路107b接收的串行数据是经由差动信号线和输入输出端子而由接收器电路107b接收的，所以包含跳动。
串行/并行转换部406具有如下功能：检测在有效数据前附加的同步码并进行码同步，将此后的有效数据转换为正确的10比特的编码数据。这里，以一定时间从各差动信号线输出相同电位的信号，由此，将差动Low固定信号和差动High固定信号作为在8b/10b方式中不会产生的全部比特为“0”或“1”的编码数据进行接收，所以，能够检测差动Low固定信号和差动High固定信号。在检测到差动Low固定信号和差动High固定信号的情况下，将检测到的情况通知给链路控制器402。
解码部407具有按照8b/10b方式将由串行/并行转换部406转换后的10比特的编码数据解码为8比特的原始数据的功能。
<动作>
下面，参照图1～图5所示的本实施方式1的结构对本实施方式1的通信系统的动作进行说明。图7示出本实施方式1的接口电路的动作时序图。这里，图1所示的通信系统中的接口电路采用在主机装置100与目标装置101之间对称连接的结构，所以，仅对经由差动信号线对102连接的驱动器电路106a和接收器电路107b的动作进行说明。
在主机装置100中不存在发送对象数据的期间内，驱动器电路106a处于掉电状态，即，差动驱动器201处于禁用状态，D+信号线和D-信号线双方均接地而成为0V，处于差动振幅为0的状态。此时，接收器电路107b也处于掉电状态。
在时刻T1，在主机装置100中产生发送对象数据后，通过控制部108a，驱动器模式控制信号DMODE向工作模式迁移。当驱动器模式控制信号DMODE迁移到工作模式后，驱动器控制部202使驱动器启用信号DE为High，差动驱动器201成为启用状态。差动驱动器201输出差动Low固定信号，D-信号线向0.4V(差动信号的正侧电位VDP)附近迁移，另一方面，D+信号线依然维持0V(差动信号的负侧电位VDN)附近。
在D-信号线向0.4V迁移的中途的时刻T2，振幅检测电路302检测到差动信号线对102的振幅大小为阈值VTH即0.2V以上，接收器控制部303使接收器启用信号RE为High，差动接收器301成为启用状态。
在时刻T3，当D-信号线到达0.4V后，差动接收器301接收差动Low固定信号。
在时刻T4，驱动器电路106a在发送对象数据的发送之前开始发送同步码。并且，接收器电路107b接收到差动Low固定信号，由此，通过控制部108b，接收器模式控制信号RMODE成为工作模式。当接收器模式控制信号RMODE成为工作模式后，目标装置101成为能够对接收到的数据进行处理的状态，进而，通过振幅检测电路控制部304，振幅检测电路302成为禁用状态。然后，接收同步码并进行码同步。
在时刻T5，结束了一定的同步码的发送后的驱动器电路106a发送包单位的发送对象数据，接收器电路107b接收包。这里，包是如下的数据列：在有效数据的前后分别附加具有SOP(Start Of Packet)或EOP(End Of Packet)功能的特殊K码，由此，接收侧能够判别有效数据的开头和末尾。
在时刻T6，驱动器电路106a在包发送结束后，发送差动High固定信号。在接收器电路107b中，差动接收器301接收差动High固定信号。
在时刻T7，接收器电路107b接收差动High固定信号，将接收到差动High固定信号的情况传达到控制部108b后，通过控制部108b，接收器模式控制信号RMODE成为非工作模式。当接收器模式控制信号RMODE成为非工作模式后，振幅检测电路控制部304使振幅检测电路302成为启用状态。
在时刻T8，振幅检测电路302检测到差动信号线对102的振幅大小小于阈值VTH即0.2V，接收器控制部303使接收器启用信号RE为Low，差动接收器301成为禁用状态。
这里，振幅检测电路302检测到差动High固定信号、即从时刻T6到T7连续输出的D+信号线的0.4V的信号和D-信号线的0V的信号，由此，振幅检测电路302迅速地在稳定状态下检测到小于阈值VTH。
由此，利用不使用电压驱动型驱动器的简化结构，驱动器电路106a能够对接收器电路107b通知掉电状态和通常状态的切换定时。
<实施方式2>
在上述实施方式1中，驱动器电路106a使不发送数据的期间的差动信号线对102的各个信号线的电位保持0V，但是，在实施方式2中，使不发送数据的期间的差动信号线对102的各个信号线的电位保持比差动信号的正侧电位VDP高的上拉电位VPU。这里，将上拉电位VPU设定为1.2V。
<结构>
本实施方式2的通信系统将图1的通信系统的驱动器电路106a置换为图8所示的驱动器电路500(后述)，将接收器电路107b置换为图10所示的接收器电路600(后述)。
图8示出本实施方式2的驱动器电路500的详细结构。本实施方式2的驱动器电路500具有差动驱动器501、驱动器控制部502以及上拉电阻503。
图9示出差动驱动器501的详细结构。
差动驱动器501具有：逆变器1101、P沟道晶体管1102、P沟道晶体管1103、N沟道晶体管1104、N沟道晶体管1105、调节器1106以及晶体管1107，差动驱动器501具有经由差动信号线发送差动信号的功能。逆变器1101～调节器1106与差动驱动器201的逆变器1001～调节器1006相同。
在通常状态、即驱动器启用信号DE为High的情况下，在输入信号Data_In为High时，差动驱动器501输出差动High信号，在输入信号Data_In为Low时，差动驱动器501输出差动Low信号。
在驱动器启用信号DE为Low的情况下，晶体管1107截止，差动信号线对102成为高阻抗状态。此时，通过与1.2V的电源连接的上拉电阻503，差动信号线对102的电位维持上拉电位VPU。并且，此时，电流不流过调节器1106，所以，能够抑制差动驱动器501的电力消耗。
驱动器控制部502具有与驱动器控制部202相同的功能。
上拉电阻503的一端与差动信号线对102连接，另一端与1.2V的电源连接，具有在差动信号线对102为高阻抗状态时使差动信号线对102保持上拉电位VPU的功能。另外，优选上拉电阻503的电阻值为数10kΩ到100kΩ以上，以削减掉电状态下的消耗电流。
图10示出本实施方式2的接收器电路600的详细结构。本实施方式2的接收器电路600具有差动接收器601、电平检测电路602、接收器控制部603以及电平检测电路控制部604。
电平检测电路602由CMOS缓冲器这种数字电路构成，具有检测D+信号线的电位的功能。具体而言，在D+信号线的电位为设定为上拉电位VPU与差动信号的正侧电位VDP之间的阈值电位V’TH以上的情况下，检测到差动信号线为上拉电位VPU，在D+信号线的电位低于阈值电位V’TH的情况下，检测到差动信号线不是上拉电位VPU。优选电平检测电路602具有磁滞特性，以便稳定地检测差动信号线。
电平检测电路控制部604具有对电平检测电路602的启用状态和禁用状态进行控制的功能。具体而言，在接收器模式控制信号RMODE表示非工作模式的期间，使电平检测电路602为启用状态，在接收器模式控制信号RMODE表示工作模式的期间，使电平检测电路602为禁用状态。
这里，电平检测电路602的禁用状态表示，对电平检测结果进行屏蔽处理，使电平检测结果无效，这里，视为电平检测电路602始终检测到差动信号线不是上拉电位VPU。由此，能够防止电平检测电路602检测到通常状态的差动信号，而从通常状态切换为掉电状态。
<动作>
图11示出本实施方式2的接口电路的动作时序图。
在主机装置100中不存在发送对象数据的期间内，驱动器电路500处于掉电状态，通过上拉电阻503，该期间的差动信号线对102维持1.2V的上拉电位VPU。此时，接收器电路600也处于掉电状态。
在图11的时刻T1，在主机装置100中产生发送对象数据后，通过控制部108a，驱动器模式控制信号DMODE向工作模式迁移。当驱动器模式控制信号DMODE迁移到工作模式后，驱动器控制部502使驱动器启用信号DE为High，差动驱动器501成为启用状态。当差动驱动器501成为启用状态后，输出差动Low固定信号。
在D+信号线向0V迁移的中途的时刻T2，电平检测电路602检测到D+信号线的电位低于阈值电位V’TH后，通过接收器控制部603，使接收器启用信号RE为High，差动接收器601成为启用状态。这里，从D+信号线持续输出更低电位即0V的信号，所以，不进行比特迁移，而迁移电位。因此，与检测输出0.4V的信号的D-信号线相比，接收器电路600能够可靠地检测到差动信号线的电位迁移到阈值电位V’TH以下，进而，不进行比特迁移，所以，能够检测到稳定的电位。
在时刻T3，当D+信号线的电位到达0V、D-信号线的电位到达0.4V后，接收器电路600接收差动Low固定信号。
在时刻T4，驱动器电路500在发送对象数据的发送之前开始发送同步码。并且，接收器电路600接收到差动Low固定信号后，通过控制部108b，接收器模式控制信号RMODE成为工作模式，目标装置101成为能够对接收到的数据进行处理的状态。然后，接收同步码并进行码同步。
在时刻T5，结束了一定的同步码的发送后的驱动器电路500发送包单位的数据，接收器电路600接收包。
在时刻T6，驱动器电路500在包发送结束后，开始发送差动High固定信号。接收器电路600接收差动High固定信号。
在时刻T7，驱动器电路500结束发送差动High固定信号后，通过控制部108a，驱动器模式控制信号DMODE成为非工作模式。当驱动器模式控制信号DMODE成为非工作模式后，通过驱动器控制部502，使驱动器启用信号DE为Low，差动驱动器501成为禁用状态。然后，D+信号线开始从0.4V附近向上拉电位VPU即1.2V附近迁移。另一方面，接收器电路600接收差动High固定信号，将接收到差动High固定信号的情况传达到控制部108b后，通过控制部108b，接收器模式控制信号RMODE成为非工作模式，目标装置101不对此后接收到的数据进行处理。由此，能够防止对从时刻T7到时刻T8的不定期间内接收到的数据进行错误处理。
在时刻T8，电平检测电路602检测到D+信号线的电位为阈值电位V’TH以上，通过接收器控制部603，使接收器启用信号RE为Low，差动接收器601成为禁用状态。
由此，利用不使用电压驱动型驱动器的简化结构，驱动器电路500能够对接收器电路600通知掉电状态和通常状态的切换定时。
<补充>
以上，以实施方式1、2为例说明了本发明的驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法，但是，还能够如下所述对例示的通信系统进行变形，本发明当然不限于上述实施方式所示的通信系统。
(1)在上述实施方式中，驱动器电路在从掉电状态向通常状态迁移时输出差动Low固定信号，在从通常状态向掉电状态迁移时输出差动High固定信号，但是，驱动器电路也可以在从掉电状态向通常状态迁移时输出差动High固定信号，在从通常状态向掉电状态迁移时输出差动Low固定信号。在实施方式2的情况下，接收器电路600检测D-信号线的电位，由此，与检测D+信号线相比，能够可靠地检测到差动信号线的电位低于阈值电位V’TH，并且，在迁移到上拉电位VPU时，还从差动信号的正侧电位VDP开始迁移，所以，与检测D+信号线相比，能够提前检测到成为阈值电位V’TH以上。
(2)驱动器电路也可以不输出差动Low固定信号和差动High固定信号。
图12示出不输出差动Low固定信号和差动High固定信号时的接口电路的动作时序图。
此时的通信系统的结构将实施方式2的通信系统的接收器电路600置换为图13所示的接收器电路700，将上拉电阻503与3.3V的电源电压连接，下面进行说明。
接收器电路700具有差动接收器701、电平检测电路702以及接收器控制部703。差动接收器701和接收器控制部703具有与接收器电路600的差动接收器601和接收器控制部603相同的功能。电平检测电路702与D+信号线和D-信号线双方连接，具有检测双方的电位的功能。
在时刻T1，在主机装置100中产生发送数据后，通过控制部108a，驱动器模式控制信号DMODE向工作模式迁移。当驱动器模式控制信号DMODE迁移到工作模式后，驱动器控制部502使驱动器启用信号DE为High，差动驱动器501成为启用状态。当差动驱动器501成为启用状态后，输出差动Low信号和差动High信号，由此，差动信号线的电位向差动信号的正侧电位VDP和差动信号的负侧电位VDN迁移。
在差动信号线的电位向差动信号的正侧电位VDP和差动信号的负侧电位VDN迁移的中途的时刻T2，接收器电路700检测到差动信号线的至少一方的电位低于阈值电位V”TH，接收器控制部703使接收器启用信号RE为High，由此，差动接收器701成为启用状态，接收器模式控制信号RMODE成为工作模式。
从时刻T3到时刻T4的动作与实施方式2的从时刻T4到时刻T5的动作相同，驱动器电路500进行同步码的发送和包的发送，接收器电路700接收同步码，进行码同步，并接收包。
在时刻T5，当驱动器电路500结束发送包后，通过控制部108a，驱动器模式控制信号DMODE成为非工作模式。当驱动器模式控制信号DMODE成为非工作模式后，通过驱动器控制部502，驱动器启用信号DE为Low，差动驱动器501成为禁用状态。然后，差动信号线对102开始向上拉电位VPU迁移。
在时刻T6，接收器电路700检测到差动信号线的至少一方的电位为阈值电位V”TH以上，由此，接收器控制部703使接收器启用信号RE为Low，差动接收器701成为禁用状态，通过控制部108b，接收器模式控制信号RMODE成为非工作模式。
此时，电平检测电路702也可以检测双方的差动信号线，将对各检测结果进行逻辑和、逻辑积等而得到的结果作为最终检测结果。
并且，接收器控制部703也可以如图14所示的接收器控制部800那样，采用在接收器控制部703中包括电平检测电路702的结构。接收器控制部800包括电平判定电路801、电平判定电路802以及NAND电路803，电平判定电路801检测D+信号线的电位，电平判定电路802检测D-信号线的电位，NAND电路803将双方的结果作为输入，并输出接收器启用信号RE。此时，也可以直接将接收器启用信号RE作为接收器模式控制信号RMODE。
但是，在该结构中，在差动信号线从上拉电位VPU向差动信号的正侧电位VDP和差动信号的负侧电位VDN迁移时、或者从差动信号的正侧电位VDP和差动信号的负侧电位VDN向上拉电位VPU迁移时，比特迁移，在阈值电位V”TH附近产生不定期间。因此，在通过上拉电阻对差动信号线对102进行上拉的情况下，认为实施方式2是更好的实施方式。
(3)在上述实施方式中，差动驱动器通过调节器进行电压驱动，但是，差动驱动器也可以通过定电流源进行电流驱动。
(4)在上述实施方式中，驱动器控制部202根据控制部108a控制的驱动器模式控制信号DMODE对驱动器启用信号DE进行控制，但是，也可以采用如下结构：在控制部108a中包括驱动器控制部202，从该控制部108a直接输出驱动器启用信号DE。
(5)在上述实施方式中，接收器控制部303从振幅检测电路302受理High后，使接收器启用信号RE为High，从振幅检测电路302受理Low后，使接收器启用信号RE为Low，但是，为了输出稳定的接收器启用信号RE，例如，也可以在从振幅检测电路302受理规定数以上的High后，使接收器启用信号RE为High，受理规定数以上的Low后，使接收器启用信号RE为Low。由此，能够防止在本来不应该进行切换的情况下，在检测到差动信号线的电位迁移时进行差动接收器的切换。
(6)在上述实施方式中，目标装置101为半导体存储卡，但是，目标装置101也可以是通信设备、显示装置或照相机装置等。在目标装置101是通信设备的情况下，后端部109使用包括RF(RadioFrequency)收发设备、基带电路和MAC(Media Access Control)电路的通信模块。在目标装置101如显示装置或照相机装置那样在与主机装置100之间进行单向高速传送的情况下，接口电路104分别具有驱动器电路106或接收器电路107中的一方即可。并且，也可以采用主机装置100对目标装置101发送时钟的结构。
(7)在上述实施方式中，编码部403和解码部407中的编码方式使用8b/10b方式，但是，也可以采用64b/66b方式或其他方式。
(8)在上述实施方式1中，驱动器电路106不使用下拉电阻，差动驱动器201使掉电状态的差动信号线对保持0V，但是，驱动器电路106也可以具有接地的下拉电阻，通过下拉电阻使差动信号线保持0V。此时的图2所示的差动驱动器201的详细结构与图9所示的差动驱动器501相同，在驱动器启用信号DE为Low时，差动信号线对102成为高阻抗状态，此时，通过下拉电阻，差动信号线对102双方均保持0V。
(9)在上述实施方式1中，振幅检测电路302的+端子与D-信号线连接，-端子与D+信号线连接，检测从+端子的输入电位减去-端子的输入电位而得到的电位差作为差动振幅，但是，振幅检测电路也可以检测差动振幅的绝对值。此时，振幅检测电路的结构为，对与振幅检测电路302相同的比较器以及+端子与D+信号线连接、-端子与D-信号线连接、并检测从+端子的输入电位减去-端子的输入电位而得到的电位差作为差动振幅的比较器进行OR连接。
(10)在上述实施方式中，振幅检测电路302和电平检测电路602由CMOS缓冲器这种数字电路实现，但是，振幅检测电路302和电平检测电路602也可以由包括模拟电路的比较器的施密特触发电路实现。并且，振幅检测电路302和电平检测电路602的禁用状态也可以是停止电源供给的状态。
(11)在上述实施方式2中，上拉电阻503连接在驱动器电路500侧的差动信号线上，但是，不限于驱动器电路500侧，只要连接在与接收器电路600之间的差动信号线上即可。进而，上拉电阻503不仅可以是外置的电阻器，还可以是由半导体芯片内的晶体管形成的单片电阻，该情况下，也可以采用如下结构：仅在驱动器电路500为掉电状态时，上拉电阻与上拉电位连接。
(12)也可以部包合上述各实施方式和各变形例。
下面，进一步对本发明的一个实施方式的驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法的变形例和各效果进行说明。
(a)本发明的一个实施方式的接收器电路(参照图4)经由成对的差动信号线与驱动器电路连接，该接收器电路具有：差动接收器(差动接收器301)，其经由所述差动信号线接收从所述驱动器电路送出的通过规定的编码传送方式编码后的数据即差动信号；检测电路(振幅检测电路302)，其检测如下情况：所述驱动器电路在比通过所述编码传送方式确定的差动信号线的电位固定的最长期间长的期间中、送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号，由此，保持一定电位的该差动信号线的电位的状态成为第一状态；以及接收器控制单元(接收器控制部303)，其在所述检测电路检测到第一状态时，使所述差动接收器从禁用切换为启用。
这里，第一固定差动信号例如是差动Low固定信号，长的期间是说明书记载的一定时间。即，当按照编码传送方式即8b/10b方式对差动Low固定信号进行编码时，仅在最长5比特的发送时间内输出相同电位的信号，相同电位连续6比特的时间以上。并且，差动接收器的启用状态是能够接收差动信号的状态，电流始终流过差动接收器内，所以消耗电力。差动接收器的禁用状态是无法接收差动信号的状态，不流过电流，所以，能够抑制电力的消耗。在接收器电路中，设差动接收器禁用的状态为掉电状态，差动接收器启用的状态为通常状态。
由此，接收器电路检测到由于驱动器电路输出第一固定差动信号而使保持一定电位的差动信号线的电位的状态迁移到第一状态，能够从掉电状态切换为通常状态，所以，能够通过简化的驱动器电路通知接收器电路从掉电状态切换为通常状态的切换定时。
另外，差动接收器例如由实施方式1的差动接收器301构成，检测电路例如由实施方式1的振幅检测电路302构成，接收器控制单元例如由接收器控制部303构成。
(b)也可以成为，所述检测电路检测如下情况：所述驱动器电路在比通过所述编码传送方式确定的差动信号线的电位固定的最长期间长的期间中、送出使所述差动信号线对的各线分别保持不同的特定电位且与所述第一固定差动信号不同的第二固定差动信号，由此，所述差动信号线的电位的状态成为第二状态，在所述检测电路检测到第二状态时，所述接收器控制单元使所述差动接收器从启用切换为禁用。
这里，第二固定差动信号例如是差动High固定信号，差动High固定信号是在6比特以上的时间中使与差动Low固定信号时不同的相同电位连续的差动信号。
由此，接收器电路检测到由于驱动器电路输出第二固定差动信号而使差动信号线的电位的状态迁移到第二状态，能够从通常状态切换为掉电状态，所以，能够通过简化的驱动器电路通知接收器电路从通常状态切换为掉电状态的切换定时。
(c)也可以成为，所述检测电路检测所述差动信号线对的差动振幅的大小，所述检测电路判定为所述差动信号线对的差动振幅达到规定大小，由此，检测到成为所述第一状态，所述检测电路判定为所述差动信号线对的差动振幅成为接近0的大小以下。
这里，例如，第一状态是差动信号线对的振幅大小成为阈值VTH以上的状态，第二状态是差动信号线对的振幅大小小于阈值VTH的状态。
由此，检测电路检测差动信号线对的振幅大小，所以，在检测电路检测到振幅大小成为规定大小、例如阈值VTH以上而成为第一状态的情况下，接收器电路能够从掉电状态向通常状态迁移，在检测电路检测到振幅大小小于阈值VTH而成为二状态的情况下，接收器电路能够从通常状态向掉电状态迁移。
(d)也可以成为，所述接收器电路还具有检测电路控制单元，该检测电路控制单元在受理了基于所述差动接收器接收到所述第一固定差动信号的信号时，使所述检测电路禁用，在受理了基于所述差动接收器接收到所述第二固定差动信号的信号时，使所述检测电路启用。
由此，接收器电路在通常状态时使检测电路成为禁用状态，所以，能够防止检测在通常状态时由于数据传送而变化的差动信号线，而从通常状态切换为掉电状态。
(e)也可以成为，所述检测电路检测所述差动信号线对的至少一方的电位，所述检测电路判定为由于所述驱动器电路输出第一固定差动信号而使所述差动信号线的电位成为比上拉电位低的电位，该上拉电位是比数据传送时的差动信号的高侧电位高的电位，由此，检测到成为所述第一状态，所述检测电路判定为由于所述驱动器电路输出第二固定差动信号而使差动信号线的电位为接近上拉电位的电位，由此，检测到成为所述第二状态。
这里，例如，第一状态是差动信号线的至少一方的电位比设定为上拉电位与差动信号的正侧电位之间的阈值电位V’TH低的状态，第二状态是差动信号线的至少一方的电位为阈值电位V’TH以上的状态。
由此，检测电路检测差动信号线的至少一方的电位，所以，在检测电路判定为由于驱动器电路输出第一固定差动信号而使差动信号线的电位成为比上拉电位低的电位，该上拉电位是比数据传送时的差动信号的正侧电位高的电位，由此检测到成为第一状态的情况下，接收器电路能够从掉电状态向通常状态迁移，在检测电路判定为由于驱动器电路输出第二固定差动信号而使差动信号线的电位为接近上拉电位的电位，由此检测到成为第二状态的情况下，接收器电路能够从通常状态向掉电状态迁移。
(f)本发明的一个实施方式的驱动器电路经由成对的差动信号线与接收器电路连接，该驱动器电路具有：状态维持电路，其在不传送数据的期间，使差动信号线对维持一定电位；以及差动驱动器，其在传送数据时，在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号。
由此，驱动器电路输出第一固定差动信号，从而使保持一定电位的差动信号线对的电位的状态迁移，能够对接收器电路通知从掉电状态切换为通常状态的切换定时，所以，能够利用不具有电压驱动型驱动器的简化的电路结构，对接收器电路通知从掉电状态切换为通常状态的切换定时。
(g)也可以成为，所述驱动器电路还具有驱动器控制单元，该驱动器控制单元在不传送数据的期间，使差动驱动器禁用，在传送数据时，使差动驱动器启用，在所述驱动器控制单元使所述差动驱动器禁用之前，所述差动驱动器在比通过所述编码传送方式确定的差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位且与所述第一固定差动信号不同的差动信号即第二固定差动信号，使差动驱动器禁用。
由此，在通过驱动器控制单元使差动驱动器禁用之前，驱动器电路输出第二固定差动信号，使差动信号线对的电位的状态迁移，由此，能够对接收器电路通知从通常状态切换为掉电状态的切换定时，所以，能够利用不具有电压驱动型驱动器的简化的电路结构，对接收器电路通知从通常状态切换为掉电状态的切换定时。
(h)也可以成为，所述状态维持电路是所述差动驱动器内的电路的一部分，在所述差动驱动器中，在不传送数据时，以数据传送时的差动信号的振幅范围内的电位，使所述差动信号线对维持一定电位。
由此，驱动器电路在不发送数据时，作为差动驱动器内的电路的一部分的状态维持电路在差动驱动器中，使差动信号线对维持一定电位，使差动振幅为0，在发送数据时，差动驱动器输出差动信号，从而产生差动振幅，所以，能够对接收器电路通知通常状态与掉电状态的切换定时。
(i)也可以成为，在所述差动驱动器中，在不传送数据时，所述状态维持电路使所述差动信号线对维持0V。
这里，状态维持电路例如是与图3所示的差动驱动器内的下拉启用信号PE的输入有关的电路，在下拉启用信号PE表示High时，差动信号线双方均接地，所以，通过状态维持电路，差动驱动器能够使差动信号线对双方均保持0V。
由此，驱动器电路在不发送数据时，作为差动驱动器内的电路的一部分的状态维持电路在差动驱动器中，使差动信号线对维持0V，使差动振幅为0，在发送数据时，差动驱动器输出差动信号，从而产生差动振幅，所以，能够对接收器电路通知通常状态与掉电状态的切换定时。
(j)也可以成为，所述状态维持电路是上拉电阻，在不传送数据时，使所述差动信号线对维持比数据传送时的差动信号的高侧电位高的电位即上拉电位。
由此，驱动器电路在不发送数据时，通过状态维持电路、这里为上拉电阻，使差动信号线对维持比差动信号的正侧电位高的上拉电位，在发送数据时，在数据发送之前输出第一固定差动信号，在结束数据发送时，在通过驱动器控制单元使差动驱动器禁用之前，输出第二固定差动信号，所以，能够对接收器电路通知通常状态与掉电状态的切换定时。
(k)本发明的一个实施方式的通信系统具有经由成对的差动信号线连接的驱动器电路和接收器电路，所述驱动器电路具有：状态维持电路，其在不传送数据的期间，使差动信号线对维持一定电位；以及差动驱动器，其在传送数据时，在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号；所述接收器电路具有：差动接收器，其经由所述差动信号线接收差动信号；检测电路，其检测到由于所述驱动器电路送出所述第一固定差动信号而使所述差动信号线的电位的状态成为第一状态；以及接收器控制单元，其在所述检测电路检测到第一状态时，使所述差动接收器从禁用切换为启用。
由此，在上述通信系统中，驱动器电路输出在送出发送对象数据时的编码传送方式中不会产生的第一固定差动信号，从而使保持一定电位的差动信号线的电位的状态改变，由此，对接收器电路通知从掉电状态切换为通常状态的切换定时，接收器电路能够从掉电状态向通常状态迁移，所以，能够实现如下的通信系统：通过不包括电压驱动型驱动器的简化的驱动器电路，通知接收器电路从掉电状态切换为通常状态的定时。
产业上的可利用性
本发明能够应用于不使电路结构复杂化且在驱动器电路与接收器电路之间进行同步的可靠的掉电控制的驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法，是有用的。
标号说明
100：主机装置；101：目标装置；102、103：差动信号线；104：接口电路；105：数据处理部；106、500：驱动器电路；107、600、700：接收器电路；108：控制部；109：后端部；201、501：差动驱动器；202、502：驱动器控制部；301、601、701：差动接收器；302：振幅检测电路；303、603、703：接收器控制部；304：振幅检测电路控制部；401：数据转换部；402：链路控制器；403：编码部；404：并行/串行转换部；405：CDR电路；406：串行/并行转换部；407：解码部；408：发信器；409：PLL电路；503：上拉电阻；604：电平检测电路控制部。

Claims (12)

1.一种接收器电路，该接收器电路经由成对的差动信号线与驱动器电路连接，其特征在于，该接收器电路具有：
差动接收器，经由所述差动信号线接收从所述驱动器电路送出的通过规定的编码传送方式编码后的数据即差动信号；
检测电路，检测如下情况：所述驱动器电路在比通过所述编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中、送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号，由此，保持一定电位的该差动信号线的电位的状态成为第一状态；以及
接收器控制单元，在所述检测电路检测到第一状态时，使所述差动接收器从禁用切换为启用。
2.如权利要求1所述的接收器电路，其特征在于，
所述检测电路检测如下情况：所述驱动器电路在比通过所述编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中、送出使所述差动信号线对的各线分别保持不同的特定电位且与所述第一固定差动信号不同的第二固定差动信号，由此，所述差动信号线的电位的状态成为第二状态；
在所述检测电路检测到第二状态时，所述接收器控制单元使所述差动接收器从启用切换为禁用。
3.如权利要求2所述的接收器电路，其特征在于，
所述检测电路检测所述差动信号线对的差动振幅的大小；
所述检测电路判定为所述差动信号线对的差动振幅达到了规定大小，由此，检测到成为所述第一状态，所述检测电路判定为所述差动信号线对的差动振幅成为接近0的大小以下，由此，检测到成为所述第二状态。
4.如权利要求3所述的接收器电路，其特征在于，
所述接收器电路还具有检测电路控制单元，该检测电路控制单元在受理了基于所述检测电路接收到所述第一固定差动信号的信号时，使所述检测电路禁用，在受理了基于所述差动接收器接收到所述第二固定差动信号的信号时，使所述检测电路启用。
5.如权利要求2所述的接收器电路，其特征在于，
所述检测电路检测所述差动信号线对的至少一方的电位；
所述检测电路判定为由于所述驱动器电路输出第一固定差动信号而使所述差动信号线的电位成为比上拉电位低的电位，该上拉电位是比数据传送时的差动信号的高侧电位高的电位，由此，检测到成为所述第一状态，所述检测电路判定为由于所述驱动器电路输出第二固定差动信号而使差动信号线的电位为接近上拉电位的电位，由此，检测到成为所述第二状态。
6.一种驱动器电路，该驱动器电路经由成对的差动信号线与接收器电路连接，其特征在于，该驱动器电路具有：
状态维持电路，在不传送数据的期间，使差动信号线对维持一定电位；以及
差动驱动器，在传送数据时，在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号。
7.如权利要求6所述的驱动器电路，其特征在于，
所述驱动器电路还具有驱动器控制单元，该驱动器控制单元在不传送数据的期间，使差动驱动器禁用，在传送数据时，使差动驱动器启用；
在所述驱动器控制单元使所述差动驱动器禁用之前，所述差动驱动器在比通过所述编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位且与所述第一固定差动信号不同的差动信号即第二固定差动信号，使差动驱动器禁用。
8.如权利要求7所述的驱动器电路，其特征在于，
所述状态维持电路是所述差动驱动器内的电路的一部分，在所述差动驱动器中在不传送数据时，以数据传送时的差动信号的振幅范围内的电位，使所述差动信号线对维持一定电位。
9.如权利要求8所述的驱动器电路，其特征在于，
在所述差动驱动器中在不传送数据时，所述状态维持电路使所述差动信号线对维持0V。
10.如权利要求7所述的驱动器电路，其特征在于，
所述状态维持电路是上拉电阻，在不传送数据时，使所述差动信号线对维持比数据传送时的差动信号的高侧电位高的电位即上拉电位。
11.一种通信系统，该通信系统具有经由成对的差动信号线连接的驱动器电路和接收器电路，其特征在于，
所述驱动器电路具有：
状态维持电路，在不传送数据的期间，使差动信号线对维持一定电位；以及
差动驱动器，在传送数据时，在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号；
所述接收器电路具有：
差动接收器，经由所述差动信号线接收差动信号；
检测电路，检测到由于所述驱动器电路送出所述第一固定差动信号而使所述差动信号线的电位的状态成为第一状态；以及
接收器控制单元，在所述检测电路检测到第一状态时，使所述差动接收器从禁用切换为启用。
12.一种控制方法，该控制方法用于具有经由成对的差动信号线连接的驱动器电路和接收器电路的通信系统，其特征在于，该控制方法包括以下步骤：
状态维持步骤，在不传送数据的期间，所述驱动器电路使差动信号线对维持一定电位；
送出步骤，在传送数据时，所述驱动器电路在经由所述差动信号线对送出通过规定的编码传送方式编码后的数据作为差动信号之前，在比通过该编码传送方式确定的、差动信号线的电位固定的最长期间长的期间中，送出使所述差动信号线对的各线分别保持不同的特定电位的第一固定差动信号；
接收步骤，所述接收器电路经由所述差动信号线接收差动信号；
检测步骤，所述接收器电路检测到由于送出所述第一固定差动信号而使保持一定电位的所述差动信号线的电位的状态成为第一状态；以及
接收器控制步骤，所述接收器电路在所述检测步骤检测到第一状态时，使进行所述接收步骤的差动接收器从禁用切换为启用。
CN201080004938.0A 2009-11-13 2010-11-01 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法 Expired - Fee Related CN102292950B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009259618 2009-11-13
JP2009-259618 2009-11-13
JP2009-264506 2009-11-20
JP2009264506 2009-11-20
PCT/JP2010/006430 WO2011058714A1 (ja) 2009-11-13 2010-11-01 ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法

Publications (2)

Publication Number Publication Date
CN102292950A CN102292950A (zh) 2011-12-21
CN102292950B true CN102292950B (zh) 2014-12-03

Family

ID=43991388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080004938.0A Expired - Fee Related CN102292950B (zh) 2009-11-13 2010-11-01 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法

Country Status (5)

Country Link
US (2) US8548070B2 (zh)
EP (1) EP2501088B1 (zh)
JP (1) JP5645272B2 (zh)
CN (1) CN102292950B (zh)
WO (1) WO2011058714A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956143B2 (ja) * 2006-11-02 2012-06-20 株式会社東芝 半導体メモリカード、ホスト装置、及びデータ転送方法
EP2383948B1 (en) * 2009-11-13 2018-07-11 Panasonic Intellectual Property Management Co., Ltd. Interface circuit, and interface system
CN102292950B (zh) * 2009-11-13 2014-12-03 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
JP5677206B2 (ja) * 2011-06-13 2015-02-25 ルネサスエレクトロニクス株式会社 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法
MY169838A (en) 2011-12-28 2019-05-16 Intel Corp Power management for data ports
JP5860772B2 (ja) * 2012-06-27 2016-02-16 ルネサスエレクトロニクス株式会社 通信回路及び半導体装置
WO2014038448A1 (ja) * 2012-09-04 2014-03-13 シャープ株式会社 インターフェース回路および表示装置
TWI468066B (zh) * 2012-10-02 2015-01-01 Mstar Semiconductor Inc 行動業界處理器介面之實體層接收器
US9024665B2 (en) * 2013-03-13 2015-05-05 Intel Corporation Transmitter with voltage and current mode drivers
US9374004B2 (en) * 2013-06-28 2016-06-21 Intel Corporation I/O driver transmit swing control
JP6163930B2 (ja) * 2013-07-18 2017-07-19 船井電機株式会社 信号伝送装置及び信号伝送方法
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
JP6470156B2 (ja) * 2015-09-24 2019-02-13 株式会社Ｓｏｋｅｎ 通信ノード
JP6790435B2 (ja) 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
JP6460049B2 (ja) * 2016-05-31 2019-01-30 株式会社デンソー リンギング抑制回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1778081A (zh) * 2003-09-05 2006-05-24 精工爱普生株式会社 发送电路、接收电路、接口电路及电子设备
EP1662658A1 (en) * 2003-09-05 2006-05-31 Seiko Epson Corporation Data transfer control apparatus and electronic device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828204A (en) * 1973-04-16 1974-08-06 Hughes Aircraft Co Sensitive pulse threshold detector
JPS59125144A (ja) 1982-12-30 1984-07-19 ソニー株式会社 デイジタル信号伝送方法
JPH0846648A (ja) * 1994-07-29 1996-02-16 Okuma Mach Works Ltd 通信装置
US6160851A (en) * 1998-02-26 2000-12-12 National Semiconductor Corporation Line driver calibration circuit
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
EP1330083B1 (en) * 2000-10-05 2009-03-25 Panasonic Corporation Digital data transmitter
JP4517502B2 (ja) 2000-12-12 2010-08-04 ソニー株式会社 Ｉｃカード、ｉｃカードシステムおよびデータ処理装置
US7177418B2 (en) * 2002-07-22 2007-02-13 Texas Instruments Incorporated Power efficient ADSL central office downstream class G power switch
CN1820295A (zh) * 2003-05-07 2006-08-16 东芝松下显示技术有限公司 El显示装置及其驱动方法
JP3891185B2 (ja) * 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
CN102801615A (zh) * 2003-10-15 2012-11-28 高通股份有限公司 高数据速率接口
US7817727B2 (en) * 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
JP2008005114A (ja) * 2006-06-21 2008-01-10 Seiko Epson Corp 受信装置および送受信システム
US7898295B1 (en) * 2009-03-19 2011-03-01 Pmc-Sierra, Inc. Hot-pluggable differential signaling driver
CN102292950B (zh) * 2009-11-13 2014-12-03 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1778081A (zh) * 2003-09-05 2006-05-24 精工爱普生株式会社 发送电路、接收电路、接口电路及电子设备
EP1662658A1 (en) * 2003-09-05 2006-05-31 Seiko Epson Corporation Data transfer control apparatus and electronic device

Also Published As

Publication number Publication date
EP2501088A4 (en) 2017-02-15
US8774319B2 (en) 2014-07-08
US20110268198A1 (en) 2011-11-03
CN102292950A (zh) 2011-12-21
JPWO2011058714A1 (ja) 2013-03-28
US8548070B2 (en) 2013-10-01
EP2501088B1 (en) 2019-07-17
US20130336428A1 (en) 2013-12-19
JP5645272B2 (ja) 2014-12-24
WO2011058714A1 (ja) 2011-05-19
EP2501088A1 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102292950B (zh) 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
TW589793B (en) Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US10027504B2 (en) Protocol-assisted advanced low-power mode
US8885735B2 (en) Methods and apparatus for signaling on a differential link
US7486117B2 (en) Differential current driver and data transmission method
CN107408093B (zh) 高速隔离及光学usb
JP6185171B2 (ja) 多相クロック生成方法
WO2005025163A1 (ja) トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
TW201304471A (zh) 具有ｕｓｂ２．０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路
US7885254B2 (en) Delay insensitive data transfer apparatus with low power consumption
US8964905B1 (en) Low power serial link
CN101103582A (zh) 通信设备和方法
US20090222603A1 (en) Bus communication system
US20080133799A1 (en) Control and slow data transmission method for serial interface
JP2000183920A (ja) Ｕｓｂ情報伝送装置
JP4543897B2 (ja) 信号伝送システム
US8027405B2 (en) Data communication using constant total current
WO2021150653A1 (en) Eusb2 to usb 2.0 data transmission with surplus sync bits
ES2843002T3 (es) Comunicación bidireccional
JP6933258B2 (ja) 通信回路、通信システム及び通信方法
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
Dzatko PCI Express Pipe Overview
den Besten High-Speed Serial Wired Interface for Mobile Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141203

Termination date: 20191101

CF01 Termination of patent right due to non-payment of annual fee