CN1778081A - 发送电路、接收电路、接口电路及电子设备 - Google Patents

发送电路、接收电路、接口电路及电子设备 Download PDF

Info

Publication number
CN1778081A
CN1778081A CNA2004800104556A CN200480010455A CN1778081A CN 1778081 A CN1778081 A CN 1778081A CN A2004800104556 A CNA2004800104556 A CN A2004800104556A CN 200480010455 A CN200480010455 A CN 200480010455A CN 1778081 A CN1778081 A CN 1778081A
Authority
CN
China
Prior art keywords
circuit
signal line
differential signal
power
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800104556A
Other languages
English (en)
Other versions
CN100583850C (zh
Inventor
柴田幸成
斋藤伸之
长谷川智良
石田卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1778081A publication Critical patent/CN1778081A/zh
Application granted granted Critical
Publication of CN100583850C publication Critical patent/CN100583850C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Telephone Function (AREA)

Abstract

本发明公开了发送电路、接收电路、接口电路及电子设备。发送电路包括电流驱动差动信号线的电流驱动型驱动器和电压驱动型驱动器，其中，电压驱动型驱动器，在普通传输模式中，电压驱动型驱动器使发送电路与差动信号线的连接断开，在功率下降模式中，电压驱动型驱动器使发送电路与差动信号线的连接接通，从而电压驱动差动信号线，其中，电压驱动型驱动器向差动信号线输出用于将接收电路设置为功率下降模式的功率下降电压或用于解除接收电路的功率下降模式的唤醒电压。电流驱动型驱动器在普通传输模式时，通过电流驱动差动信号线，向接收电路发送功率下降指令。

Description

发送电路、接收电路、接口电路 及电子设备
技术领域
本发明涉及发送电路、接收电路、接口电路及电子设备。
背景技术
近年，作为以降低EMI(电磁干扰)噪声等为目的的接口，LVDS(Low Voltage Differential Signaling：低压差动信号传输)等的高速串行传输接口受到广泛关注。在这种高速串行传输接口中，发送电路通过差动信号发送经串行处理的数据，接收电路通过将差动信号进行差动放大来实现数据传输。在日本特开2002-314397号公报等中披露了这种高速串行传输接口的现有技术。
但是，在这种高速串行传输接口中，由于在发送电路或接收电路中流动的是恒定电流，所以节电化的实现受到限制。另一方面，如果断开该恒定电流的路径，则存在着无法传输所有数据的问题。因此，在这样的高速串行传输接口的发送电路或接收电路中，存在着如何实现功率下降模式的设置或解除的问题。
发明内容
鉴于上述技术缺陷，本发明的目的在于提供防止对传输性能产生不利影响的同时，实现功率下降模式的设置或解除的发送电路、接收电路、接口电路及电子设备。
本发明涉及一种通过差动信号线连接至接收电路的发送电路，包括：电流驱动型驱动器，用于电流驱动差动信号线；以及电压驱动型驱动器，在普通传输模式中，使其与差动信号线的连接断开；在功率下降模式中，使其与差动信号线的连接接通，从而电压驱动差动信号线，其中，所述电压驱动型驱动器向差动信号线输出用于将所述接收电路设置为功率下降模式的功率下降电压或用于解除所述接收电路的功率下降模式的唤醒电压。
根据本发明，在普通传输模式中，电压驱动型驱动器和差动信号线的连接处于断开状态，电流驱动型驱动器电流驱动差动信号线，所以，可以进行普通传输。另一方面，在功率下降模式中，电压驱动型驱动器和差动信号线的连接处于接通状态。而且，电压驱动型驱动器通过电压驱动向差动信号线(第一信号线、第二信号线中的至少一个)输出功率下降电压或唤醒电压。因此，根据本发明，除了差动信号线以外，无需另设置用于传输功率下降电压或唤醒电压的信号线。其结果是，可以减少信号线的数量、实现功率下降，同时还可以达到电路的小规模化、组装简单化等。
而且，在本发明中，所述电流驱动型驱动器在普通传输模式时，还可以通过电流驱动差动信号线，将功率下降指令发送到所述接收电路。
这样，除了差动信号线以外，无需另设置用于传输功率下降指令的信号线。其结果是，可以减少信号线的数量、实现功率下降，同时还可以达到电路的小规模化等。
而且，在本发明中，所述电流驱动型驱动器还可以包括：第一电流源，设置于差动信号线的第一信号线侧的第一输出节点和第一电源之间；以及第二电流源，设置于差动信号线的第二信号线侧的第二输出节点和第一电源之间，此外，所述电压驱动型驱动器还包括：电压输出电路，用于输出所述功率下降电压或所述唤醒电压；以及开关元件，设置于所述第一输出节点和第二输出节点中的至少一个和所述电压输出电路的输出之间，在普通传输模式中处于断开状态，在功率下降模式中处于连接状态。
这样，在普通传输模式中，由于开关元件处于断开状态，所以，可以使电压输出电路与差动信号线的连接处于断开状态。另一方面，在功率下降模式模式中，由于开关元件处于接通状态，所以，可以通过电压驱动向差动信号线输出来自于电压输出电路的功率下降电压或唤醒电压。
而且，本发明涉及一种使用差动信号线的接口电路，包括：上述任一发送电路，通过第一差动信号线连接至对方装置的接收电路，电流驱动第一差动信号线；以及接收电路，通过第二差动信号线连接至电流驱动第二差动信号线的对方装置的发送电路。其中，连接至所述第二差动信号线的所述接收电路包括唤醒检测电路，在普通传输模式中，将其设置为禁止状态，在功率下降模式中，将其设置为使能状态，当对方装置的发送电路通过驱动电压向所述第二差动信号线输出唤醒电压时，检测输出的唤醒电压，解除功率下降模式。
这样，通过向对方装置的接收电路输出功率下降电压，或输出唤醒电压，可以将对方装置的接收电路设置为功率下降模式、或解除功率下降模式。而且，在此基础上，通过唤醒检测电路检测由对方装置的发送电路输出的唤醒电压，从而可以解除本装置的接收电路的功率下降模式。
本发明涉及一种使用差动信号线的接口电路，包括：上述任一发送电路，通过第一差动信号线连接至对方装置的接收电路，电流驱动第一差动信号线；接收电路，通过第二差动信号线连接至电流驱动第二差动信号线的对方装置的发送电路。其中，连接至所述第二差动信号线的所述接收电路包括唤醒检测电路，所述唤醒检测电路，通过由对方装置的发送电路向所述第二差动信号线输出功率下降电压，从而在将接收电路设置为功率下降模式之后、并检测出解除功率下降模式时，输出唤醒信号。
这样，通过向对方装置的接收电路输出功率下降电压，或输出唤醒电压，可以将对方装置的接收电路设置为功率下降模式、或解除功率下降模式。而且，在此基础上，如果通过对方装置解除本装置的功率下降模式时，可以利用唤醒信号向上层逻辑电路传递功率下降模式的解除。
而且，本发明涉及一种接收电路，其通过差动信号线连接至电流驱动差动信号线的发送电路，包括：电流·电压变换电路，根据流动于差动信号线的电流进行电流·电压变换，输出构成差动电压信号的第一电压信号、第二电压信号；比较器，比较所述第一电压信号、第二电压信号，并输出输出信号；唤醒检测电路，在普通传输模式中，被设置为禁止状态，在功率下降模式中，被设置为使能状态，当所述发送电路通过电压驱动向差动信号线输出唤醒电压时，检测输出的唤醒电压，并输出用于解除功率下降模式的信号。
根据本发明，在普通传输模式中，通过电流 ·电压变换电路或比较器实现普通传输，同时，将唤醒检测电路设置为禁止状态。另一方面，在功率下降模式中，将唤醒检测电路设置为使能状态。而且，唤醒检测电路通过检测发送电路输出的唤醒电压可以解除功率下降模式。因此，根据本发明，即使不设置与差动信号线不同的、用于传输唤醒电压的信号线，也可以检测出向差动信号线输出的唤醒电压，并可以解除功率下降模式。其结果是，可以减少信号线的数量、实现功率下降，同时，还可以达到电路的小规模化、组装简单化等。
而且，在本发明中，还可以包括：功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线来发送功率下降指令时，根据由所述比较器进行比较的比较结果，检测所发送的功率下降指令；功率下降设置电路，当通过所述功率下降检测电路检测出功率下降指令时，将所述电流·电压变换电路及所述比较器中的至少一个设置为功率下降模式，而且，将所述唤醒检测电路设置为使能状态。
在本发明中，发送电路通过电流驱动差动信号线的方式向接收电路发送功率下降指令。于是，根据比较器的比较结果(比较器的输出信号、或对比较器的输出信号实施了串行/并行变换等的预定处理的信号)，检测功率下降指令。而且，如果检测出功率下降指令，则将所述电流·电压变换电路及所述比较器中的至少一个设置为功率下降模式，从而实现节电化。而且，可以将唤醒检测电路设置为使能状态。这样，在本发明中，检测通过电流驱动差动信号线发送的功率下降指令，并进行功率下降模式的设置。因此，除了差动信号线以外，无需另设置用于传输功率下降指令的信号线。
而且，在本发明中，所述功率下降设置电路包括保持电路，当检测出功率下降指令时，保持功率下降设置信息，直到解除功率下降模式，其中，当功率下降设置信息被保持在所述保持电路中时，所述功率下降设置电路可以将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式，而且，将所述唤醒检测电路设置为使能状态。
这样，只要功率下降设置信息保持在所述保持电路中，就可以维持功率下降模式，可以实现稳定的功率下降动作。而且，只清除保持电路的功率下降设置信息，就可以解除功率下降模式。
而且，在本发明中也可以当检测出唤醒电压时，所述功率下降设置电路解除功率下降模式，将所述电流·电压变换电路和所述比较器中的至少一个设置为普通传输模式，而且，将所述唤醒检测电路设置为禁止状态。
这样，解除功率下降模式之后，再开始使用所述电流·电压变换电路或所述比较器的普通传输。而且，唤醒检测电路由于被设置为禁止状态，所以防止错误的检测动作。
而且，在本发明中也可以通过差动信号线连接至接收电路的所述发送电路通过电流驱动差动信号线发送多个功率下降指令；所述功率下降设置电路通过所述功率下降检测电路检测出多个功率下降指令时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
这样，当发生传输错误时，也可以实现稳定的功率下降动作。
而且，在本发明中也可以是，所述发送电路将通过扩展位宽的编码方式所得到的特殊代码作为功率下降指令传输，所述功率下降检测电路通过检测所述特殊代码，从而检测出功率下降指令。
这样，功率下降指令的发送就变得简单。
而且，本发明涉及一种接收电路，其通过差动信号线连接至电流驱动差动信号线的发送电路，包括：电流·电压变换电路，根据流动于差动信号线的电流进行电流·电压变换，输出构成差动电压信号的第一电压信号、第二电压信号；比较器，比较所述第一电压信号、第二电压信号，并输出输出信号；唤醒检测电路，通过所述发送电路向所述差动信号线输出功率下降电压，从而在将接收电路设置为功率下降模式之后、并检测出解除功率下降模式时，输出唤醒信号。
根据本发明，在普通传输模式中，通过电流·电压变换电路或比较器实现普通传输。另一方面，如果发送电路向差动信号线输出功率下降电压时，则接收电路被设置为功率下降模式。而且，其后，如果通过发送电路解除接收电路的功率下降模式时，可以使用唤醒信号向上层逻辑电路等传递功率下降模式的解除。
而且，在本发明中也可以包括：功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线来发送功率下降指令时，根据由所述比较器进行比较的比较结果，检测所发送的功率下降指令；以及功率下降设置电路，当通过所述功率下降检测电路检测出功率下降指令、并通过所述发送电路向差动信号线输出了功率下降电压时，将所述电流·电压变换电路及所述比较器中的至少一个设置为功率下降模式。
在本发明中，发送电路通过电流驱动差动信号线向接收电路发送功率下降指令。由此，接收电路可以进行向功率下降模式过渡的准备。而且，其后，发送电路通过电压驱动向差动信号线输出功率下降电压。于是，电流·电压变换电路及比较器中的至少一个被设置为功率下降模式，可以实现节电化。
而且，本发明也可以是，所述唤醒检测电路在检测功率下降指令、所述功率下降检测电路的输出信号激活之后，当差动信号线的电压电平从功率下降电压电平变化到其他电压电平时，激活唤醒信号。
例如，当功率下降电压电平为高电平时，其他电压电平为低电平或接近于低电平的电平。而且，当功率下降电压电平为低电平时，其他电压电平为高电平或接近于高电平的电压电平。
而且，本发明涉及一种具有差动信号接口的接口电路，包括：上述任一接收电路，通过第一差动信号线连接至电流驱动第一差动信号线的对方装置的发送电路；以及发送电路，通过第二差动信号线连接至对方装置的接收电路，电流驱动第二差动信号线，其中，连接至所述第二差动信号线的所述发送电路包括：电流驱动型驱动器，电流驱动所述第二差动信号线；以及电压驱动型驱动器，在普通传输模式中，使所述发送电路与所述第二差动信号线的连接为断开；在功率下降模式中，使所述发送电路与所述第二差动信号线的连接为接通，从而电压驱动所述第二差动信号线；其中，所述电压驱动型驱动器向差动信号线输出用于将所述接收电路设置为功率下降模式的功率下降电压或用于解除所述接收电路的功率下降模式的唤醒电压。
这样，通过检测由对方装置的发送电路输出的功率下降电压或唤醒电压，可以进行本装置的接收电路的功率下降模式的设置或解除，同时，通过向对方装置的接收电路输出功率下降电压或唤醒电压，可以进行对方装置的接收电路的功率下降模式的设置或解除。
而且，本发明涉及一种具有差动信号接口的接口电路，包括：上述任一数据传输用接收电路，通过数据传输用差动信号线，连接至电流驱动数据传输用差动信号线的数据传输用发送电路；以及时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接至电流驱动时钟脉冲传输用差动信号线的时钟脉冲传输用发送电路，其中，所述数据传输用接收电路，当解除所述数据传输用接收电路的功率下降模式时，输出用于解除所述时钟脉冲传输用接收电路的功率下降模式的信号。
这样，当解除时钟脉冲传输用接收电路的功率下降模式时，也可以解除时钟脉冲传输用接收电路的功率下降模式。由此，可以防止在时钟脉冲传输用差动信号线上附加多余的元件等情况的发生，可以防止传输性能降低。
而且，本发明涉及一种电子设备，包括上述任一接口电路、通信装置、处理器、摄像装置及显示装置中的至少一个。
附图说明
图1是接口电路的构成例。
图2是发送电路、接收电路的构成。
图3是发送电路、接收电路的详细的第一构成例示意图。
图4是发送电路、接收电路的比较例。
图5是用于说明第一构成例的动作的波形图。
图6是用于说明第一构成例的动作的波形图。
图7A是利用特殊码的方法(方法)的说明图。
图7B是利用特殊码的方法的说明图。
图7C是利用特殊码的方法的说明图。
图8A是时钟脉冲传输用功率下降模式的设置或解除的方法说明图。
图8B是时钟脉冲传输用功率下降模式的设置或解除的方法说明图。
图9是本实施例的功率下降控制方法说明图。
图10是本实施例的功率下降控制方法说明图。
图11是发送电路、接收电路的详细的第二构成例示意图。
图12是用于说明第二构成例的动作的波形图。
图13是用于说明第一构成例的动作的波形图。
图14是发送电路、接收电路的详细的第三构成例示意图。
图15A是反相电路的详细示例。
图15B是反相电路的详细示例。
图15C是反相电路的详细示例。
图16是电子设备的构成例。
具体实施方式
下面，对本发明的优选实施例进行详细说明。而且，以下说明的实施例并未对记载在权利要求的范围内的本实施例的内容进行不当的限定，在本实施例中所说明的构成的全部并不一定都是作为解决本发明的技术问题所必须的。
1.接口电路
首先，利用图1对本实施例的接口电路进行说明。而且，在本实施例中，主机装置10是提供时钟脉冲的一侧；目标装置30是将提供来的时钟脉冲作为系统时钟脉冲使用并动作的一侧。
图1中，DTO+、DTO-是主机装置10(广义上为装置)向目标装置30(广义上为装置)输出的数据(OUT数据)。CLK+、CLK-是主机装置10向目标装置30提供的时钟脉冲。主机装置10与CLK+/-的边缘(上升沿、下降沿)同步输出DTO+/-。因此，目标装置30可以利用CLK+/-对DTO+/-进行采样输入。而且，在图1中，目标装置30根据由主机装置10提供的时钟脉冲CLK+/-进行动作。即，CLK+/-成为目标装置30的系统时钟脉冲。因此，PLL(PhaseLocked Loop：锁相回路)电路12(广义为时钟脉冲生成电路)设置于主机装置中，而在目标装置30中没有设置。
DTI+、DTI-是目标装置30向主机装置10输出的数据(IN数据)。STB+、STB-是目标装置30向主机装置10提供的选通脉冲(广义为时钟脉冲)。目标装置30根据由主机装置10提供的时钟脉冲CLK+/-生成STB+/-并输出。而且，目标装置30与STB+/-的边缘(上升沿、下降沿)同步输出DTI+/-。因此，主机装置10可以利用STB+、STB-对DTI+/-进行采样输入。
发送电路(驱动电路)通过电流驱动与DTO+/-、CLK+/-、DTI+/-、STB+/-的各个对应的差动信号线来发送DTO+/-、CLK+/-、DTI+/-、STB+/-。而且，为了实现更高速的传输，可以设置大于等于两对的DTO+/-、DTI+/-的各差动信号线。
主机装置10的接口电路20包括OUT传输(广义为数据传输)用发送电路22、时钟脉冲传输用发送电路24及IN传输(广义为数据传输)用接收电路26、选通脉冲输送(广义为时钟脉冲传输)用接收电路28。目标装置30的接口电路40包括OUT传输用接收电路42、时钟脉冲传输用接收电路44及IN传输用发送电路46、选通脉冲传输用发送电路48。而且，其结构也可以是不包括这些电路模块的一部分。
OUT传输用发送电路22、时钟脉冲传输用发送电路24分别通过电流驱动DTO+/-、CLK+/-的差动信号线发送DTO+/-、CLK+/-。OUT传输用接收电路42、时钟脉冲传输用接收电路44分别根据流动于DTO+/-、CLK+/-的差动信号线的电流进行电流·电压变换，并进行通过电流·电压变换得到的差动电压信号(第一电压信号、第二电压信号)的比较处理(差动放大处理)，从而接收DTO+/-、CLK+/-。
IN传输用发送电路46、选通脉冲传输用发送电路48分别通过电流驱动DTI+/-、STB+/-的差动信号线发送DTI+/-、STB+/-。IN传输用接收电路26、选通脉冲传输使用接收电路28分别根据流动于DTI+/-、STB+/-的差动信号线的电流进行电流·电压变换，进行通过电流·电压变换得到的差动电压信号(第一电压信号、第二电压信号)的比较处理(差动放大处理)，从而接收DTI+/-、STB+/-。
2.发送电路、接收电路的构成
图2表示本实施例的发送电路(驱动电路)、接收电路的构成例。而且，以下主要对用于DTO+/-的发送电路、接收电路的构成、动作进行说明，用于CLK+/-、DTI+/-、STB+/-的发送电路、接收电路的构成、动作与其相同。
发送电路50包括电流驱动型驱动器60、电压驱动型驱动器70。接收电路80包括电流·电压变换电路90、比较器100、功率下降检测电路110、功率下降设置电路120、唤醒检测电路130(唤醒检测缓冲器)。而且，其结构也可以是省略上述电路模块的一部分。
电流驱动型驱动器60是电流驱动DTO+/-的差动信号线(串行信号线)的驱动器。具体地讲，电流驱动型驱动器60交替地重复进行使电流在DTO+信号线(广义为差动信号线的第一信号线)上流动的电流驱动、及使电流在DTO-信号线(广义为差动信号线的第二信号线)上流动的电流驱动。或者，也可以交替地重复进行在第一电流路径上的电流驱动、及在第二电流路径上的电流驱动，其中，第一电流路径(从DTO+至DTO-的电流路径)将DTO+的信号线作为去路、将DTO-的信号线作为回路；第二电流路径(从DTO-至DTO+的电流路径)将DTO-的信号线作为去路、将DTO+的信号线作为回路。电流驱动型驱动器60可以由开关元件(晶体管)等构成，其中，开关元件(晶体管)等用于对电流源(恒流源)进行电流控制、或用于对使电流源的电流在信号线DTO+/-上流动进行电流控制。
电压驱动型驱动器70，在普通传输模式中使与DTO+/-的差动信号线的连接断开，在功率下降模式中使与差动信号线的连接接通，驱动差动信号线。在功率下降模式时，该电压驱动型驱动器70向差动信号线输出功率下降电压(用于将接收电路80设置为功率下降电压模式的电压)、或唤醒电压(用于解除接收电路80的功率下降电压模式的电压)。电压驱动型驱动器70可以包括输出CMOS电压电平(可以使CMOS的晶体管导通·截止的电压电平)的功率下降电压或唤醒电压的电路、及使该电路的输出与差动信号线的连接接通、断开的开关元件(晶体管)等。
而且，所谓普通传输模式，是指在装置之间(主机装置、目标装置之间)进行普通传输数据及时钟脉冲的模式。所谓功率下降模式是指限制在包括装置的发送电路、接收电路、或其他电路上流动的电流、或使其截止而达到节电化的模式。而且，电压驱动是指例如用CMOS电压电平使差动信号线的电压变化的驱动。与此相对，在电流驱动中，用小于CMOS电压电平的微电压使差动信号线的电压发生变化。
电流·电压变换电路90根据在差动信号线上流动的电流进行电流·电压变换，输出构成差动信号的第一电压信号VS1、第二电压信号VS2。具体地讲，发送电路50电流驱动DTO+信号线时，电流·电压变换电路90根据在DTO+信号线中流动的电流进行电流·电压变换，生成第一电压信号VS1。而且，发送电路50电流驱动DTO-信号线时，电流·电压变换电路90根据在DTO-信号线中流动的电流进行电流·电压变换，生成第二电压信号VS2。或者也可以是，发送电路50交替地重复进行在从DTO+至DTO-的第一电流路径上的电流驱动、及在从DTO-至DTO+的第二电流路径上的电流驱动时，电流·电压变换电路90在设置于DTO+的输入节点和DTO-的输入节点之间的电阻元件(终端电阻)的两端生成第一电压信号VS1、第二电压信号VS2。
比较器(运算放大器)100比较第一电压信号VS1、第二电压信号VS2(将VS1、VS2之间的信号放大)，然后输出输出信号CQ(放大信号)。当VS1一侧的电压大于VS2时，比较器100根据CMOS电压电平(在CMOS电压电平下)输出例如H电平(逻辑“1”)的输出信号CQ。当当VS2一侧的电压大于VS1时，根据CMOS电压电平输出例如L电平(逻辑“0”)的输出信号CQ。
功率下降检测电路110是检测功率下降指令的电路。具体地讲，在普通传输模式时，发送电路50通过电流驱动差动信号线发送功率下降指令时(发送包含功率下降指令的传输数据)，根据比较器100的检测结果，检测发送的功率下降指令。此时也可以是，功率下降检测电路110将来自于比较器100的输出信号CQ从串行数据变换为并行数据，根据变换后的并行数据(广义为检测结果)检测功率下降指令。或者也可以是，根据串行数据的输出信号CQ(广义为检测结果)直接检测功率下降指令。
功率下降设置电路120是将接收电路80设置为功率下降模式的电路。具体地讲，当检测出功率下降指令时，将电流·电压变换电路90或比较器100设置为功率下降模式。此时也可以是，只将电流·电压变换电路90及比较器100中的任一个设置为功率下降模式，或将双方都设置为功率下降模式。或者也可以是，将包括在接收电路80的其他电路设置为功率下降模式，或是将包括在具有接收电路80的装置的其他电路设置为功率下降模式。
唤醒检测电路130是用于检测唤醒状态的电路。具体地讲，例如，检测通过电压驱动型驱动器70向差动信号线(DTO+、DTO-的至少一个)输出的唤醒电压。而且，当检测出唤醒电压时，解除基于功率下降设置电路120的功率下降模式的设置，接收电路80例如转移到普通传输模式。或者，唤醒检测电路130也可以是如下电路：通过向差动信号线输出功率下降电压而将接收电路80设置为功率下降模式之后，当检测出功率下降模式的解除时，输出唤醒信号。
在本实施例中，发送电路50通过电流驱动差动信号线向接收电路80发送功率下降指令。而且，功率下降检测电路110当检测出发送的功率下降指令时，功率下降设置电路120将电流·电压变换电路90及比较器100设置为功率下降模式。因此，根据本实施例，通过电流·电压变换电路90及比较器100，在功率下降模式时，可以限制或断开稳定流动的电流，实现节电化。
而且，根据本实施例，发送电路50可以将接收电路80单独(个别)设置为功率下降模式。即，在图1中，OUT传输用发送电路22、时钟脉冲传输用发送电路24可以分别单独将OUT传输用接收电路42、时钟脉冲传输用接收电路44设置为功率下降模式。或者，单独地将IN传输用接收电路26、选通脉冲传输用接收电路28设置为功率下降模式。因此，可以进行更严密的、更智能化的功率下降控制。
而且，根据本实施例，利用通过差动信号线的普通传输模式发送功率下降指令，所以，不需要另外设置用于发送功率下降指令的专用控制信号线。因此，可以减少信号线的数量，实现电路的小规模化、安装的简单化、产品的低成本化。
而且，根据本实施例，在功率下降模式时，电压驱动型驱动器70电连接至差动信号线，并通过差动信号线向接收电路80输出唤醒电压。而且，当通过唤醒检测电路130检测唤醒电压时，解除功率下降模式。因此，在将电流·电压变换电路90及/或比较器100被设置为功率下降模式之后、且基于差动信号线的电流驱动不能发送功率下降解除指令时，发送电路50也可以解除接收电路80的功率下降模式。而且，因为功率下降模式的解除是通过基于唤醒电压的差动信号线的电压驱动进行的，所以，无需另外设置用于发送功率下降解除指令的专用控制信号线。其结果是，可以减少信号线的数量，实现电路的小规模化、组装的简单化、产品的低成本化。
或者，根据本实施例，在发送功率下降指令之后，通过电压驱动型驱动器70向差动信号线输出功率下降电压时，接收电路80被设置为功率下降模式。然后，当检测出功率下降模式的解除时，唤醒检测电路130输出唤醒信号。由此，可以简化功率下降的设置和解除的顺序。
而且，根据本实施例，在普通传输模式中，电气断开电压驱动型驱动器70和差动信号线的连接。因此，可以将带给电流驱动差动信号线的普通传输的不利影响控制在最小范围。
3.第一构成例
图3示出发送电路、接收电路的详细的第一构成例。而且，发送电路、接收电路没有必要包括图3的全部的电路要素，也可以省略其中的一部分。
发送电路的电流驱动型驱动器60包括设置于DTO+(广义为第一信号线)侧的第一输出节点NQA和VSS(广义为第一电源)之间的N型(广义为第一导电型)晶体管TR1A(广义为第一电流源)。而且，包括设置于DTO-(广义为第二信号线)侧的第二输出节点NQB和VSS之间的N型(广义为第一导电型)晶体管TR1B(广义为第二电流源)。具体地讲，晶体管TR1A，其漏极端子连接有输出节点NQA、其栅极端子输入有正向的第一输入信号IN+、其源极端子连接有VSS。晶体管TR1B，其漏极端子连接有输出节点NQB、其栅极端子输入有负向的第二输入信号IN-、其源极端子连接有VSS。在由所述晶体管TR1A、TR1B构成的电流源中，使某种程度的电流流动。
当输入信号DIN+激活(H电平)时，晶体管TR1A导通，电流在从接收电路的DTO+一侧的输入节点NIA到发送电路的输出节点NQA的路径上流动。另一方面，当输入信号DIN-激活时，晶体管TR1B导通，电流在从接收电路的DTO-一侧的输入节点NIB到发送电路的输出节点NQB的路径上流动。因此，通过交替地使输入信号DIN+、DIN-激活，可以电流驱动DTO+/-的差动信号线。
而且，在图3中，晶体管TR1A、TR1B兼有电流源的功能、控制在电流源中流动的电流的功能。但是，也可以通过晶体管TR1A(广义为开关元件)和设置于TR1A与VSS之间的电流源(例如，在栅极端子输入基准电压的晶体管)构成设置于节点NQA与VSS之间的电流源。而且，也可以通过晶体管TR1B(广义为开关元件)和设置于TR1B与VSS之间的电流源构成设置于节点NQB与VSS之间的电流源。这样，通过晶体管TR1A、TR1B的导通/截止控制，可以实现使所述电流源(恒流源)的电流在DTO+/-的差动信号线上流动、或不流动的控制。或者，设置于节点NQA与VSS之间的电流源也可以由如下电流源(恒流源)构成：当输入信号DIN+激活(H电平)时，较大的电流(恒流)流动，当输入信号DIN+处于非激活(L电平)状态时，较小的电流(恒流)流动。而且，设置于节点NQB与VSS之间的电流源也可以由如下电流源(恒流源)构成：当输入信号DIN-激活(H电平)时，较大的电流(恒流)流动，当输入信号DIN-处于非激活(L电平)状态时，较小的电流(恒流)流动。而且，在图3中，通过晶体管TR1A、TR1B实现的电流源，当DIN+、DIN-激活时，进行使电流从接收电路侧向发送电路侧流动的控制，但是，也可以进行使电流从发送电路侧向接收电路侧流动的控制。此时，第一电流源例如为VDD。
发送电路的电压驱动型驱动器70包括N型晶体管TR2A(广义为开关元件)。晶体管TR2A具有开关元件的作用，其在普通传输模式中处于截止状态、在功率下降传输模式中处于导通状态。晶体管TR2A在其源极端子连接有输出节点NQA(也可以是NQB)、在其漏极端子连接有电压输出电路72的输出。而且，晶体管TR2A根据在其栅极端子输入的功率下降输入信号PDIN，在普通传输模式中处于截止状态、在功率下降传输模式中处于导通状态。从而，电压驱动型驱动器70在普通传输模式时，与差动信号线非电连接，在功率下降传输模式时，与差动信号线电连接。而且，在连接至差动信号线时，可以由电压输出电路72电压驱动差动信号线。
而且，唤醒输入信号XWUPIN、功率下降模式输入信号PDIN由作为物理层电路的发送电路的上位层(连接层、应用层)产生。即，在将接收电路设置为功率下降模式时，上位层使信号PDIN激活(H电平)。而且，在解除接收电路的功率下降模式时，上位层使信号XWUPIN激活(L电平)。
电压输出电路72(电压输出缓冲器)是输出CMOS电压电平的信号XWUPIN、电压驱动差动信号线的电路。电压输出电路72在功率下降模式时(功率下降模式的初期时)用CMOS电压电平输出例如H电平的电压。另一方面，在解除功率下降模式时，用CMOS电压电平输出例如L电平的电压(唤醒电压)。
而且，在图3中，将构成电压驱动型驱动器70的电压输出电路72及晶体管TR2A设置在DTO+一侧(VDD与NQA之间)，但是，也可以设置在DTO-一侧(VDD与NQB之间)。或者，也可以在DTO+侧和DTO-侧双方都设置电压驱动型驱动器70的一部分或全部。
接收电路的电流·电压变换电路90包括设置于输入节点NIA和VSS(第一电源)之间的晶体管TR3A(广义上为接收电路侧的第一电流源)、及设置于输入节点NIB和VSS之间的晶体管TR3B(广义上为接收电路侧的第二电流源)。在由所述晶体管TR3A、TR3B构成的电流源中使某种程度的电流流动。这样，在晶体管TR3A、TR3B中使电流稳定地连续流动，由此，当晶体管TR1A、TR1B截止时，也可以将输入节点NIA、NIB、电压输入节点NVA、NVB的电压保持在规定的范围内。从而可以提高电流·电压变换电路90的动作速度。
而且，在图3中，当晶体管TR3A、TR3B还兼有电流源的功能、控制在电流源中流动的电流的功能。但是，也可以由晶体管TR3A(广义上为开关元件)及设置于晶体管TR3A和VSS之间的电流源(例如，在栅极端子输入有基准电压的晶体管)构成设置于节点NIA和VSS(第一电源)之间的电流源。而且，也可以由晶体管TR3B(广义上为开关元件)及设置于晶体管TR3B和VSS之间的电流源构成设置于节点NIB和VSS之间的电流源。
电流·电压变换电路90包括其输入连接至输入节点NIA的第一反相电路INV1A(电压放大电路)、以及其输入连接至输入节点NIB的第二反相电路INV1B(电压放大电路)。而且，还包括其源极端子连接至输入节点NIA、其栅极端子连接至反相电路INV1A的输出、其漏极端子连接至电压输出节点NVA的N型晶体管TR4A(广义上为第一可变电阻元件)。而且，还包括其源极端子连接至输入节点NIB、其栅极端子连接至反相电路INV1B的输出、其漏极端子连接至电压输出节点NVB的N型晶体管TR4B(广义上为第二可变电阻元件)。
晶体管TR4A、TR4B分别作为根据输入节点NIA、NIB的电压(电位)来改变地控制阻抗的可变电阻元件而发挥作用。而且，反相电路INV1A、INV1B分别作为将输入节点NIA、NIB的电压放大并控制晶体管TR4A、TR4B的导通电阻的电路而发挥作用。具体地讲，晶体管TR1A、TR1B导通、输入节点NIA、NIB的电压变化到L(低)电平一侧时，反相电路INV1A、INV 1B将该电压变化进行放大。然后，反相电路INV1A、INV1B的输出电压变化到H(高)电平一侧，晶体管TR4A、TR4B的导通电阻变小。由此，可以通过晶体管TR1A、TR1B将流动的电流的变化进行放大(加速)，可以使电压输出节点NVA、NVB的电压迅速地向L电平一侧变化。即，通过设置TR4A、TR4B、INV1A、INV1B，可以将在节点NIA、NIB(晶体管TR1A、TR1B)的微小电流变化进行放大，并可以传递给节点NVA、NVB(晶体管TR5A、TR5B)。而且，也可以是不设置晶体管TR4A、TR4B、反相电路INV1A、INV1B的构成。
电流·电压变换电路90包括设置于电压输出节点NVA和VDD(广义上为第二电源)之间的P型(广义上为第二导电型)晶体管TR5A(广义上为第一电流·电压变换元件)、及置于电压输出节点NVB和VDD之间的P型晶体管TR5B(广义上为第二电流·电压变换元件)。具体地讲，晶体管TR5A、TR5B的源极端子分别连接至VDD、其栅极端子和漏极端子分别连接至电压输出节点NVA、NVB。这些晶体管TR5A、TR5B作为将在VDD和电压输出节点NVA、NVB之间流动的电流变换为电压的电流·电压变换元件(负载元件)而发挥作用。而且，也可以不使用晶体管TR5A、TR5B(负载晶体管)而使用电阻等其他电路元件构成电流·电压变换元件。
电流·电压变换电路90包括设置于DTO+的信号线和输入节点NIA之间的电阻RA、及设置于DTO-的信号线和输入节点NIB之间的电阻RB。这些电阻RA、RB是用于阻抗匹配(微调)的电阻。而且，也可以是不设置电阻RA、RB的构成。
将比较器100的输出信号输入到电平移位器102中，并进行电压电平的变换(例如，从2.8V变换到1.8V)。电平移位器102的反转输出信号被输入到串行/并行变换电路104。而且，也可以是，将比较器100的反转输出信号(负逻辑)输入到电平移位器102，将电平移位器102的输出信号(正逻辑)输入到串行/并行变换电路104。
串行/并行变换电路104将来自于比较器100的串行数据变换为并行数据。从串行/并行变换电路104输出的并行数据存储于FIFO中，并向后级的上位层电路(物理层的上位层)输出。
功率下降检测电路110根据来自于串行/并行变换电路104的并行数据(并行信号)检测功率下降指令。具体地讲，在普通传输模式中，检测在由发送电路发送的数据中所包括的功率下降指令。而且，还可以基于比较器100的输出信号直接地检测功率下降指令。
功率下降检测电路110包括指令译码器112和功率下降脉冲生成电路114。指令译码器112通过译码处理检测功率下降指令。例如，发送电路将通过扩展位宽的编码方式(8B/10B编码)生成的特殊代码作为功率下降指令传输时，通过指令译码器112的译码处理检测分配有功率下降指令的特殊代码。功率下降脉冲生成电路114在检测出功率下降指令时生成功率下降脉冲信号PDPLS。该功率下降脉冲生成电路114还进行信号PDPLS的生成时间(生成时序)的调整处理。
功率下降设置电路120包括保持电路122、延迟电路124、电平移位器126、电平移位器128。而且，也可以是省略所述电路模块的一部分的构成。
在检测出功率下降指令时，保持电路122保持功率下降信息(功率下降设置标志)，直到解除功率下降模式。具体地讲，当信号PDPLS激活(L电平)时，保持电路122被置位，并保持逻辑“1”(功率下降设置信息)。通过带有复位端子、置位端子的RS型触发器等可以实现保持电路122。
将保持电路122的输出信号输入到延迟电路124，并进行信号的延迟处理。延迟电路124的输出信号被输入到电平移位器126，并进行电压的电平变换(从1.8V变换到2.8V)。作为电平移位器126的输出信号的正逻辑功率下降信号PD被输入到比较器100的使能端子XEN(负逻辑)和唤醒检测电路130的使能端子EN(正逻辑)。作为电平移位器126的反转输出信号的负逻辑功率下降信号XPD被输入到晶体管TR3A、TR3B的栅极端子。
唤醒检测电路130(唤醒检测缓冲器)是当发送电路向差动信号线输出唤醒电压时检测输出的唤醒电压的电路。唤醒检测电路130以CMOS电压电平动作，检测CMOS电压电平的唤醒电压。而且，在图3中，唤醒检测电路130连接至DTO+信号线，但是也可以是连接至DTO-信号线或连接至DTO+、DTO-双方的信号线的构成。
在普通传输模式中，由于信号PD4为L电平，所以，比较器100处于使能状态，同时，唤醒检测电路130处于禁止状态。而且，由于信号XPD为高电平，所以，晶体管TR3A、TR3B导通。另一方面，当检测出功率下降指令时，由于信号PD为高电平，所以，比较器100处于禁止状态，并设置为功率下降模式(动作电流截止或受到限制的模式)的同时，将唤醒检测电路130设置为使能状态。而且，由于信号XPD为低电平，所以，晶体管TR3A、TR3B截止，电压·电流变换电路90被设置为功率下降模式。
另一方面，在功率下降模式期间，当电压输出电路72输出L电平的唤醒电压时，设置为使能状态的唤醒检测电路130检测出唤醒电压，并输出作为用于解除功率下降模式的信号的XWUPPLS。然后，通过电平移位器128将来自于唤醒检测电路130的L电平的脉冲信号XWUPPLS输入到保持电路122的复位端子时，保持电路122被复位。从而，清除功率下降设置信息(逻辑“1”)后，解除功率下降模式。
而且，在图4中，作为比较例，示出了不设置电压驱动型驱动器70、功率下降检测电路110、功率下降设置电路120时的发送电路、接收电路的构成。
4.动作
下面，利用图5、图6的波形图对图3的第一构成例的动作进行说明。首先，对普通传输模式时的动作进行说明。如图5所示，在普通传输模式中，由于信号PDIN为L电平，所以，晶体管TR2A处于截止状态，而且，由于功率下降信号PD为L电平，所以，晶体管TR3A、TR3B导通。而且，由于晶体管TR2A截止，所以，将电压驱动型驱动器70从差动信号线上电气断开。由于晶体管TR3A、TR3B导通，所以，普通的动作电流流动于电流·电压变换电路90，可以实现普通传输。即，图3的构成与图4的构成等效。
在普通传输模式中，发送电路、接收电路动作如下：当晶体管TR1A、TR1B截止时，输入节点NIA、NIB的电压例如为1V左右。然后，当DTO+侧的晶体管TR1A导通时，电流通过差动信号线在VSS(GND)侧流动。因此，输入节点NIA的电压略微下降。于是，INA的电压通过反相电路INV1A被反转，INV1A的输出电压上升，从而，晶体管TR4A导通电阻变低。而且，流动于晶体管TR5A的电流增多，VDD、NVA之间的电压差(TR5A的漏极·源极之间电压)变大，从而，电压输出节点NVA的电压下降。同样，当DTO-侧的晶体管TR1B导通时，此次电压输出节点NVB的电压下降。比较器100比较电压输出节点NVA、NVB的电压差，并放大，从而检测数据“0”、“1”。
下面，对发送功率下降指令时的动作进行说明。在图5的A1中，发送电路向接收电路发送功率下降指令。这样，在本实施例中，由于在电流驱动差动信号线的普通传输模式下发送功率下降指令，所以，不必设置多余的信号线。
而且，如图5的A2所示，也可以是发送电路电流驱动差动信号线发送多个功率下降指令。而且，也可以是，功率下降设置电路120将检测出多个功率下降指令作为条件，将电流·电压变换电路90或比较器电路100设置为功率下降模式。
这样，即使是当发送并检测多个功率下降指令而发生传输错误时，也可以防止将接收电路80误设为功率下降模式。即，当将接收电路80被误设为功率下降模式时，很难使其恢复，但是，当发送并检测多个功率下降指令时，就可以防止这样的情况于未然。
下面，对设置功率下降时的动作进行说明。如图5的3A所示，当信号PDIN为H电平时，晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且，如A4所示，电压驱动型驱动器70以CMOS电压电平将H电平的电压输出到差动信号线，从而，晶体管TR4A截止。这样，通过晶体管TR4A处于截止状态，从而可以防止无用电流在从晶体管TR5A开始通过TR4A、DTO+、TR2A到达电压输出电路72的路径上流动，实现节电化。
当发送电路发送功率下降指令时，如图5的A5所示，在经过期间TD1之后，功率下降脉冲信号PDPLS激活(L电平)。该期间TD1可以通过功率下降脉冲生成电路114进行调整。而且，当信号PDPLS激活时，在保持电路122上置位逻辑“1”。而且，如A6所示，在经过期间TD2之后，功率下降信号PD激活。而且，该期间TD2可以通过延迟电路124进行调整。
而且，当功率下降信号PD激活时，晶体管TR3A、TR3B截止，同时比较器100处于禁止状态，所以，可以使在电流·电压变换电路90或比较器100中稳定流动的动作电流断开、实现节能化。而且，由于将唤醒检测电路130设置为使能状态，所以，可以检测出向差动信号线输出的唤醒电压。
下面，利用图6对功率下降模式解除时的动作进行说明。如图6的B1所示，在功率下降模式时，以CMOS电压电平将H电平电压输出到DTO+(DTO-也可以)的信号线。而且，当解除功率下降模式时，如B2所示，电压输出电路72以CMOS电压电平将L电平的唤醒电压输出到DTO+的信号线。而且，经过TD3的期间后，信号PDIN为L电平，因此，晶体管TR2A截止，电压输出电路72从DTO+信号线上断开。
当输出唤醒电压时，设置为使能状态的唤醒检测电路130检测该唤醒电压，如B4所示，使信号XWUPPLS为L电平。所以，保持电路122被复位为逻辑“0”，在经过期间TD4后，如B5所示，功率下降信号PD为L电平。于是，晶体管TR3A、TR3B导通，同时，比较器100处于使能状态，解除功率下降模式。而且，唤醒检测电路130处于禁止状态。而且，如B6所示，差动信号线在不确定期间之后处于空闲(idle)状态，成为可以进行普通传输的状态。
5.使用特殊代码的功率下降指令的发送
在本实施例中，如图7A所示，可以在主机装置10、目标装置30(发送电路)中设置编码电路11、31。编码电路11、31例如用扩展位宽的编码方式对数据进行编码。作为这种编码方式，例如，有将8位数据变换为10位数据的8B/10B编码等方式。通过该8B/10B编码，如图7B所示，即使是0或1连续的数据，编码后信号的位变化增多，可减少由噪音等原因引起的传输错误。而且，通过该8B/10B编码(化)，由于将位宽从8位扩展为10位，除数据之外，还可以发送图7C所示的特殊代码(与控制码同义)。
在本实施例中，如图7A所示，在特殊代码中分配有功率下降指令，并进行发送。而且，通过图3中的指令译码器112的译码处理，检测分配有功率下降指令的特殊代码，从而检测出功率下降指令。这样，如果熟练地利用编码方式，可以降低传输错误的发生，同时，可以简单地实现通过电流驱动差动信号线来发送和检测功率下降指令。而且，可以简单地实现将特殊代码分配到包的启动代码或结束代码中，并进行数据发送。
而且，在编码电路11、31中所进行的编码方式只要是扩展位宽的编码就足够了，并不限定于8B/10B编码。
6.时钟脉冲传输用接收电路的功率下降模式的设置
根据本实施例，在图1中，发送电路22、24、46、48可以将对应的接收电路42、44、26、28单独(个别)地设置为功率下降模式。因此，可以通过CLK+/-的差动信号线传输功率下降指令或唤醒电压，其中，功率下降指令用于将时钟脉冲传输用接收电路44设置为功率下降模式，唤醒电压用于解除其功率下降模式。同样，可以通过STB+/-的差动信号线传输功率下降指令或唤醒电压，其中，功率下降指令用于将选通脉冲发送用(广义为时钟脉冲发送用)的接收电路28设置为功率下降模式，唤醒电压用于解除其功率下降模式。
但是，如图8A所示，通过CLK+/-、STB+/-的差动信号线传输的信号的频率(频带)高于通过DTO+/-、DTI+/-的差动信号线传输的信号的频率。因此，在CLK+/-、STB+/-的差动信号线一侧设置本实施例中说明的功率下降检测电路或功率下降设置电路或电压驱动型驱动器时，可能对传输速度或传输可靠性带来不利影响。尤其是，如果在CLK+/-、STB+/-的差动信号线一侧设置电压驱动型驱动器时，就会在差动信号线上附加晶体管的漏极端子或栅极端子的寄生电容，对传输性能产生不利影响的可能性较大。
因此，在图8B中，通过OUT传输用差动信号线DTO+/-，传输功率下降指令(以下称之为时钟脉冲传输用功率下降指令)或唤醒电压(以下称之为时钟脉冲传输用唤醒电压)，其中，传输功率下降指令用于将时钟脉冲传输用接收电路44设置为功率下降模式，唤醒电压用于解除其功率下降模式。
即，在将时钟脉冲传输用接收电路44设置为功率下降模式时，OUT传输用发送电路22通过DTO+/-的差动信号线将时钟脉冲传输用功率下降指令发送到OUT传输用接收电路42。而且，当OUT传输用接收电路42包含的功率下降设置电路，在作为通过DTO+/-所发送的功率下降指令、时钟脉冲传输用功率下降指令被检测出时，将功率下降指令输出到时钟脉冲传输用接收电路44。然后，将时钟脉冲传输用接收电路44包括的电流·电压变换电路或比较器设置为功率下降模式。
另一方面，当解除时钟脉冲传输用接收电路44的功率下降模式时，OUT传输用发送电路22(电压驱动型驱动器)向DTO+/-信号线输出唤醒电压。而且，OUT传输用接收电路42包括的唤醒检测电路，当检测来自于OUT传输用发送电路22的唤醒电压时，输出用于解除OUT传输用接收电路42和时钟脉冲传输用接收电路44双方的功率下降模式的信号。
根据如上所述，即使不通过CLK+/-的差动信号线传输功率下降指令或唤醒电压也没有问题。因此，可以防止对通过CLK+/-差动信号线所进行的时钟脉冲传输的传输性能带来不利影响。
而且，关于用于将选通脉冲用接收电路26设置为功率下降模式的功率下降指令或用于解除其功率下降指令的唤醒电压可以通过IN传输用差动信号线DTI+/-发送。而且，用于将时钟脉冲传输用接收电路设置为功率下降模式的功率下降指令、和用于将数据传输用接收电路设置为功率下降模式的功率下降指令既可以是不同代码的指令，也可以是相同代码的指令。
7.功率下降控制的详细内容
下面，对功率下降控制的详细内容进行说明。在本实施例中，如图9、图10所示，定义有各种状态。在图9、图10中，装置禁止状态是电子设备整体(主机装置及目标装置)被设置为功率下降模式的状态。目标禁止状态(期间T1)是指停止从主机装置向目标装置的时钟脉冲的提供、停止目标装置的全部功能。时钟脉冲的供给停止是在目标变为禁止状态之后进行。
OUT空闲状态(期间T2)是指OUT传输(从主机装置向目标装置的传输)的空闲状态(包传输和包传输之间的状态)。在该OUT空闲状态中，主机侧发送电路、目标侧接收电路由于未被设置为功率下降模式，所以，可以立即进行普通传输，但是，在这些电路中，电流稳定地流动，并消耗电力。OUT传输状态(期间T3)是指进行OUT传输的状态。
OUT禁止状态(期间T4)是指OUT传输停止状态。在该状态中，在主机侧发送电路和目标侧接收电路中稳定流动的电流通过功率下降模式而变为截止状态，从而，可以实现节能化。而且，主机侧发送电路通过向目标侧接收电路输出唤醒电压，从而可以解除功率下降模式，再次启动停止的传输。
IN空闲状态(期间T5)是指IN传输(从目标装置向主机装置的传输)的空闲状态。在该IN空闲状态中，目标侧发送电路、主机侧接收电路由于未被设置为功率下降模式，所以，可以立即进行普通传输，但是，在这些电路中，电流稳定地流动，并消耗电力。IN传输状态(期间T6)是指进行IN传输的状态。
IN禁止状态(期间T7)是指IN传输停止状态。在该状态中，在目标侧发送电路和主机侧接收电路中稳定流动的电流通过功率下降模式而变为截止状态，从而，可以实现节电化。而且，目标侧发送电路通过向主机侧接收电路输出唤醒电压，从而可以解除功率下降模式，再次启动停止的传输。
而且，在图9中，“主机功能”表示主机侧的系统功能，“目标侧CLKIN”表示向目标装置的时钟脉冲输入的有无，“目标功能”表示目标侧的系统功能。“DTO发送”表示主机侧的TDO+/-的发送功能，“DTI接收”表示主机侧的DTI+/-的接收功能。“DTI发送”表示目标侧的DTI+/-的发送功能，“DTO接收”表示目标侧的DTO+/-的接收功能。“CLK发送”表示CLK+/-的发送功能，“CLK接收”表示CLK+/-的接收功能。而且，在图9中，“○”表示这些功能为使能状态(动作状态)，“×”表示这些功能为禁止状态(功率下降状态)。而且，“-”表示无关。而且，在图10中，“S”表示包传输的启动代码，“E”表示包传输的结束代码。这些启动代码、结束代码例如利用8B/10B编码生成。
在图10的C1中，OUT传输为空闲状态，在C2中，通过OUT传输传输包。在C3中，变为OUT禁止状态，主机侧发送电路和目标侧接收电路被设置为功率下降模式。在C4中，变为目标禁止状态，在该状态中，如C5所示，也停止了CLK+/-的供给，并停止目标装置的所有功能。
在图10的C6中，IN传输变为空闲状态，在C7中，通过IN传输传输包。在C8中，变为IN禁止状态，目标侧发送电路和主机侧接收电路被设置为功率下降模式。在C9中，变为目标禁止状态。而且，如C10、C11所示，只在进行普通的IN传输时，目标侧向主机侧供给STB+/-。
根据本实施例，各发送电路可以将对应的接收电路单独设置为功率下降模式、或解除其功率下降模式。因此，在图9、图10所示的各状态中，可以实现优选的功率下降模式的设置、解除，可以实现更智能化的功率下降控制。
8.第二构成例
下面，利用图11对本实施例的发送电路、接收电路的第二构成例的详细内容进行说明。而且，在图11中，与图3相同符号的电路模块的构成及动作，因为与图3的第一构成例大致相同，所以省略其说明。
在图11中，功率下降检测电路110包括指令译码器112和功率下降信号生成电路115。指令译码器112通过译码处理检测功率下降指令。当检测出功率下降指令时，功率下降信号生成电路115输出H电平(激活)的目标侧功率下降信号TPDW。
当通过功率下降检测电路110检测出功率下降指令、发送电路将功率下降电压输出到差动信号线(DTO+、DTO-)时，功率下降设置电路120将电流·电压变换电路90或比较器100设置为功率下降模式。具体地讲，功率下降设置电路120包括“与”电路AND1。而且，当来自于功率下降信号生成电路115的目标侧功率下降信号TPDW和其电压电平根据差动信号线的状态而发生变化的主机侧功率下降信号HPDW同时变为H电平(激活)时，使功率下降信号PD为H电平(激活)并输出。而且，当功率下降信号PD为H电平时，比较器100为禁止状态，同时，晶体管TR3A、TR3B截止，接收电路被设置为功率下降模式。
唤醒检测电路130检测功率下降模式的解除并输出唤醒信号TWUP。具体地讲，唤醒检测电路130，通过发送电路向差动信号线输出功率下降电压而将接收电路设置为功率下降模式之后，当解除功率下降模式时，使唤醒信号TWUP为H电平(激活)并输出。而且，当唤醒信号TWUP为H电平时，将后级的逻辑电路(比物理层更上位层的电路)唤醒。
下面，利用图12、图13的波形图对图11的第二构成例的动作进行说明。如图12的D1所示，当发送电路向接收电路发送功率下降指令时，功率下降检测电路110检测该功率下降指令。然后，当检测出功率下降指令时，功率下降信号生成电路115如D2所示输出H电平的信号TPDW。
下面，当信号PDIN变为H电平时，发送电路的晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且，电压驱动型驱动器70如图12的D3所示用CMOS电压电平向差动信号线输出H电平的功率下降电压时，如D4所示，信号HPDW变为H电平(激活)。于是，信号HPDW、TPDW同时变为H电平，所以，从功率下降设置电路120输出的功率下降信号PD如D5所示变为H电平。而且，当功率下降信号PD变为H电平(激活)时，比较器100成为禁止状态，同时，晶体管TR3A、TR3B截止，接收电路被设置为功率下降模式。
而且，如利用图8A、8B所说明的，优选方式是，信号PD变为H电平、数据传输用接收电路(42、26)被设置为功率下降模式时，时钟脉冲传输用接收电路(44、28)也能被设置为功率下降模式。而且，优选方式是，当解除数据传输用接收电路的功率下降模式时，也解除时钟脉冲传输用接收电路的功率下降模式。此时，可以是，例如，数据传输用接收电路将信号PD输出到时钟脉冲传输用接收电路，根据该PD信号，进行时钟脉冲传输用接收电路的功率下降模式的设置或解除。
当信号HPDW变为H电平时，在唤醒检测电路130中所包括的RS触发器电路(NAND1、NAND2)的输出节点NA、NB如图12的D6、D7所示，分别变为L电平、H电平。此时，信号HPDW的节点ND是H电平，所以，如D8所示，唤醒检测电路130输出的唤醒信号TWUP仍为L电平(非激活)。
接着，信号PDIN变为L电平，如图13的E1所示，晶体管TR2A截止。由此，停止向差动信号线的功率下降电压的供给，解除功率下降模式，如E2所示，差动信号线变为空闲状态。而且，在该空闲状态中，由于发送电路晶体管TR1A、TR1B同时变为截止状态，所以，差动信号线的电压电平例如变为1V左右的低电压。因此，如E3所示，信号HPDW变为L电平，如E4所示，功率下降信号PD变为L电平(非激活)。由此，比较器100变为使能状态，同时，晶体管TR3A、TR3B变为导通状态，解除接收电路的功率下降模式。而且，如利用图8A、8B所说明的那样，也解除时钟脉冲传输用接收电路(44、28)的功率下降模式。
而且，在晶体管TR2A变为截止状态后，也可以通过使晶体管TR1A或TR1B导通将信号HPDW设置为L电平。或者也可以是，使晶体管TR2A在一定期间内导通，在该一定期间内，通过电压输出电路72输出L电平的电压，将信号HPDW设置为L电平。
当信号HPDW的节点ND为L电平时，唤醒检测电路130的节点NB为H电平、节点NC为L电平，所以，如图13的E5所示，唤醒信号TWUP为H电平。而且，将唤醒信号TWUP为H电平作为触发，唤醒后级的逻辑电路(物理层电路的上层电路)。而且，当信号TWUP为H电平时，经过其一定期间后，如E6所示，功率下降信号生成电路115使信号TPDW为L电平。由此，如E7、E8所示节点NA、NB的电压分别为H电平、L电平，唤醒信号TWUP返回L电平。
下面，对在图3、图5、图6中说明的第一构成例和在图11～图13中说明的第二构成例的不同进行说明。
首先，在第一构成例中，如图5的A5所示，检测功率下降指令、并经过一定期间TD1之后，脉冲信号PDPLS变为L电平。由此，如A6所示，信号PD变为H电平，接收电路被设置为功率下降模式。
与此相对应，在第二构成例中，如图12的D1、D2所示，检测功率下降指令，信号TPDW变为H电平，而且，如D3、D4所示，发送电路向差动信号线输出H电平的功率下降电压时，如D5所示，信号PD变为H电平，接收电路被设置为功率下降模式。
而且，在第一构成例中，如图6的B2所示，当晶体管电路输出L电平的唤醒电压时，图B5所示，信号PD为L电平，解除接收电路的功率下降模式。
与此相对应，在第二构成例中，如图13的E2所示，当停止向基于发送电路的差动信号线的功率下降电压的供给时，图E4所示，信号PD为L电平，解除接收电路的功率下降模式。而且，图E5所示，唤醒信号TWUP为H电平，后级的上位层的逻辑电路被唤醒。
即，在第一构成例中，只将检测出功率下降指令作为条件，进行功率下降模式的设置。因此，需要用于设置图5的期间DT1、期间DT2的延迟电路。这是因为，当如图5的A4所示的差动信号线变为H电平的时间(timing：时序)比A5所示的脉冲信号PDPLS变为L电平的时间慢时，图3的保持电路则被复位，功率下降模式被解除。而且，由于发送电路一侧无法知道接收电路一侧的信号延迟的状态，所以，当设有这样的延迟电路时，时间调整变得复杂化，顺序设计变难。
与此相对应，在第二构成例中，如图12的D2所示，只是检测出功率下降指令，不进行功率下降模式的设置，如D3、D4所示，在功率下降指令的检测之后，将发送电路输出了功率下降电压作为条件，进行功率下降模式的设置。即，将检测出功率下降指令作为条件，进行向功率下降模式转移的准备，将检测出功率下降电压的输出作为条件，转移到功率下降模式。这样，就不需要第一构成例中所需要的延迟电路，可以简化时间(timing)调整、简化顺序设计。
而且，在第二构成例中，在图12的D8时间中，必须使唤醒信号TWUP仍为L电平，另一方面，在图13的E5的时间中，需要使唤醒信号TWUP为H电平。但是，在图12的期间TA1和图13的期间TA2中，信号HPDW都为L电平，信号TPDW都为H电平，信号状态为相同的状态。而且，在如图12的D8的时间和图13的E5的时间之间的期间中，时钟脉冲也停止，必须只根据信号状态区别期间TA1和期间TA2。
所以，在第二构成例中设置有图11所示构成的唤醒检测电路130。即，在第二构成例中，唤醒检测电路130的RS触发器电路(NAND1、NSND2)通过保持节点NA、NB的电压状态，可以区别图12的期间TA1和图13的期间TA2。这样，唤醒检测电路130，在检测出功率下降指令、功率下降检测电路110的输出信号TPDW变为H电平(激活)后，当差动信号线的电压电平从功率下降电压(例如H电平)变化到其他电压电平(例如1V)时(信号HPDW从H电平变化到L电平时)，成为使唤醒信号TWUP为H电平的电路。如果是这样的电路，在图12的D8的时间中，唤醒信号TWUP不会成为H电平，在图13的E5时间中，唤醒信号TWUP成为H电平。
9.第三构成例
下面，利用图14对本实施例的发送电路、接收电路的第三构成例进行详细地说明。而且，在图14中，与图3、图11相同符号的电路模块的构成及动作与图3、图11的第一构成例、第二构成例大致相同，所以，省略其说明。
图14的第三构成例与图11的第二构成例不同的部分是发送电路的构成。具体地讲，在图14中，发送电路的电流驱动型驱动器60(第一电流源、第二电流源)包括N型(第一导电型)晶体管TR11A、TR12A和电流源IHS。而且，包括N型(第一导电型)晶体管TR11B、TR12B和电流源ILS。
这里，晶体管TR11A设置于输出节点NQA和电流源IHS之间。具体地讲，晶体管TR11A，其栅极端子输入有输入信号DIN+、其漏极端子连接有输出节点NQA、其源极端子连接有电流源IHS。晶体管TR12A设置于输出节点NQB和电流源IHS之间。具体地讲，晶体管TR12A的栅极端子输入有输入信号DIN-、其漏极端子连接有输出节点NQB、其源极端子连接有电流源IHS。
晶体管TR11B设置于输出节点NQA和电流源ILS之间。具体地讲，晶体管TR11B，其栅极端子输入有输入信号DIN-、其漏极端子连接有输出节点NQA、其源极端子连接有电流源ILS。晶体管TR12B设置于输出节点NQB和电流源ILS之间。具体地讲，晶体管TR12B，其栅极端子输入有输入信号DIN+、其漏极端子连接有输出节点NQB、其源极端子连接有电流源ILS。
电流源IHS设置于晶体管TR11A及晶体管TR12A和VSS(第一电源)之间。该IHS是可以使大于电流源ILS的电流(例如500μA)流动的电流源，例如，可以由将第一基准电压输入到栅极端子的晶体管等构成。
电流源ILS设置于晶体管TR11B及晶体管TR12B和VSS(第一电源)之间。该ILS是可以使小于电流源IHS的电流(例如100μA)流动的电流源，例如，可以由将小于第一基准电压的第二基准电压输入到栅极端子的晶体管等构成。
当输入信号DIN+为激活(H电平)、输入信号DIN-为非激活(L电平)时，晶体管TR11A、TR12B导通，晶体管TR12A、TR11B截止。从而，在DTO+上较大的电流(例如500μA)流动、在DTO-上较小的电流(例如100μA)流动。另一方面，当输入信号DIN+非激活、输入信号DIN-激活时，晶体管TR11A、TR12B截止，晶体管TR12A、TR11B导通。因此，在DTO+上较小的电流流动、在DTO-上较大的电流流动。
而且，在图15A、图15B、图15C中，示出反相电路(反转电路)INV1A、INV1B的具体例子。在图15A中，反相电路INV1A(INV1B)由在VDD、VSS之间串联的N型(第一导电型)晶体管TR20、TR21构成。而且，VDD(第二电源)连接至晶体管TR20的栅极端子，输入节点NIA(NIB)连接至晶体管TR21的栅极端子。而且，也可以用负载电阻代替晶体管TR20。在图15B中，反相电路INV1A(INV1B)由在VDD、VSS之间串联的P型(第二导电型)晶体管TR22和N型(第一导电型)晶体管TR23构成。而且，输入节点NIA(NIB)连接至晶体管TR22、TR23的栅极端子。在图15C中，反相电路INV1A(INV1B)由运算放大器OP构成。将基准电压输入到运算放大器的第一输入(正侧)，将输入节点NIA(NIB)连接至第二输入(负侧)。
在图3、图11、图14中，由晶体管TR4A(TR4B)和反相电路INV1A(INV1B)构成的电路作为低阻抗生成电路发挥作用。通过在由该低阻抗生成电路生成的阻抗(Z1)上增补电阻RA(RB)的阻抗(Z2)，可以使DTO+(DTO-)的差动信号线的特定阻抗(Z0)和接收电路的阻抗进行阻抗整合(Z0＝Z1+Z2)。而且，根据电子设备的种类，存在着差动信号线的长度发生变化、差动信号线的特定电阻发生变化的情况。此时，优选方式是，使电阻RA(RB)为可变电阻。这样，由低阻抗生成电路(TR4A及INV1A电路、TR4B及INV1B电路)和电阻RA(RB)构成的电路可以作为阻抗调整电路发挥作用。而且，即使差动信号线的特定阻抗发生变化，也可以进行阻抗整合。而且，差动信号线的特定阻抗低，可以只用低阻抗生成电路的输入阻抗进行阻抗整合等时，也可以是不设置电阻RA(RB)的构成。
10.电子设备
图16示出本实施例的电子设备的构成例。该电子设备包括本实施例中说明的接口电路502、512、514、522、532。而且，还包括基带引擎500(广义为通信设备)、应用引擎(广义为处理器)、照相机540(广义为摄像设备)、或LCD 550(广义为显示设备)。而且，也可以是省略这些的一部分的构成。根据图16的构成，可以实现具有照相功能和LCD(Liquid Crystal Display：液晶显示)显示功能的便携式电话。但是，本实施例的电子设备并不限于便携式电话，可以适用于数字相机、PDA、电子记事本、电子字典、和便携式信息终端等各种电子设备。
如图16所示，在设置于基带引擎500的主机侧接口电路502、和设置于应用引擎510(图示引擎)的目标侧接口电路512之间，进行在图1～图3、图11等说明的数据传输。而且，即使是在设置于应用引擎510的主机侧接口电路514、设置于照相机接口电路520或LCD接口530的目标侧接口电路522、532之间，也可以进行在图1～图3、图11等中说明的数据传输。
便携式电话等的便携式信息设备由设置用于输入电话号码或文字的按钮(字符面板)的第一设备部分、设置有主LCD(LiquidCrystal Display，液晶显示)或子LCD或照相机(一个或多个装置)的第二设备部分、连接第一设备部分和第二设备部分的铰接等连接部分构成。而且，图16的基带引擎500、应用引擎510、接口电路(数据传输控制装置)502、512、514可以设置于第一设备部分。而且，接口电路522、532、照相机接口520、LCD接口530、照相机540、LCD 550可以设置于第二设备部分。而且，在现有技术的方法中，利用并行总线(系统总线)传输第一设备部分(第一基板)和第二设备部分(第二基板)之间的数据。
对此，根据本实施例，可以使用串行总线的差动信号线进行第一设备部分(第一基板)和第二设备部分(第二基板)之间的数据传输。因此，可以显著减少通过第一设备部分和第二设备部分的连接部分的配线的数量，简化连接部分的设计和组装。而且，还降低EMI噪音的发生。而且，由于可以进行更智能化的功率下降控制，所以，可以实现电子设备的进一步的节电化。
而且，本发明并不限于在所述实施例中说明的内容，可以实施各种变形。例如，在说明书或附图中，作为广义或同义用语(第一导电型、第二导电型、第一电源、第二电源、装置、时钟脉冲、数据传输、串行信号线、通信装置、处理器、设想装置、显示装置等)所引用的用语(N型、P型、VSS、VDD、主机装置·目标装置、选通脉冲、IN传输OUT传输、差动信号线、基带引擎、应用引擎、照相机、LCD等)在说明书或附图以外的其他记载中也可以被广义或同义用语所代替。
而且，应用本实施例的接收电路或发送电路的接口电路也并不限于在图1等中的说明的内容。而且，接收电路或发送电路的具体构成也并不限于在图3、图11、图14等中的说明的内容。

Claims (19)

1.一种发送电路，通过差动信号线连接至接收电路，其特征在于，包括：
电流驱动型驱动器，用于电流驱动差动信号线；以及
电压驱动型驱动器，在普通传输模式中，使其与差动信号线的连接断开；在功率下降模式中，使其与差动信号线的连接接通，从而电压驱动差动信号线，
其中，所述电压驱动型驱动器向差动信号线输出用于将所述接收电路设置为功率下降模式的功率下降电压或用于解除所述接收电路的功率下降模式的唤醒电压。
2.根据权利要求1所述的发送电路，其特征在于：所述电流驱动型驱动器在普通传输模式时，通过电流驱动差动信号线，向所述接收电路发送功率下降指令。
3.根据权利要求1所述的发送电路，其特征在于：
所述电流驱动型驱动器包括：
第一电流源，设置于差动信号线的第一信号线侧的第一输出节点和第一电源之间；以及
第二电流源，设置于差动信号线的第二信号线侧的第二输出节点和第一电源之间，
所述电压驱动型驱动器包括：
电压输出电路，用于输出所述功率下降电压或所述唤醒电压；以及
开关元件，设置于所述第一输出节点、第二输出节点中的至少一个和所述电压输出电路的输出之间，在普通传输模式中处于断开状态，在功率下降模式中处于连接状态。
4.一种使用差动信号线的接口电路，其特征在于，包括：
根据权利要求1所述的发送电路，通过第一差动信号线连接至对方装置的接收电路，电流驱动第一差动信号线；以及接收电路，通过第二差动信号线连接至电流驱动第二差动信号线的对方装置的发送电路；
其中，连接至所述第二差动信号线的所述接收电路包括唤醒检测电路，所述唤醒检测电路，在普通传输模式中，被设置为禁止状态，在功率下降模式中，被设置为使能状态，当对方装置的发送电路通过电压驱动向所述第二差动信号线输出唤醒电压时，检测输出的唤醒电压，并输出用于解除功率下降模式的信号。
5.一种使用差动信号线的接口电路，其特征在于，包括：根据权利要求1所述的发送电路，通过第一差动信号线连接至对方装置的接收电路，电流驱动第一差动信号线；以及接收电路，通过第二差动信号线连接至电流驱动第二差动信号线的对方装置的发送电路；
其中，连接至所述第二差动信号线的所述接收电路包括唤醒检测电路，所述唤醒检测电路，在通过由对方装置的发送电路向所述第二差动信号线输出功率下降电压从而在将接收电路设置为功率下降模式之后、并检测出解除功率下降模式时，输出唤醒信号。
6.一种接收电路，通过差动信号线连接至电流驱动差动信号线的发送电路，其特征在于，包括：
电流·电压变换电路，根据流动于差动信号线的电流进行电流·电压变换，输出构成差动电压信号的第一电压信号、第二电压信号；
比较器，比较所述第一电压信号、所述第二电压信号，并输出输出信号；以及
唤醒检测电路，在普通传输模式中，被设置为禁止状态，在功率下降模式中，被设置为使能状态，当所述发送电路通过电压驱动向差动信号线输出唤醒电压时，检测输出的唤醒电压，并输出用于解除功率下降模式的信号。
7.根据权利要求6所述的接收电路，其特征在于，包括：
功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线来发送功率下降指令时，根据由所述比较器比较的比较结果，检测所发送的功率下降指令；以及功率下降设置电路，当通过所述功率下降检测电路检测出功率下降指令时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式，而且，将所述唤醒检测电路设置为使能状态。
8.根据权利要求7所述的接收电路，其特征在于：
所述功率下降设置电路包括保持电路，当检测出功率下降指令时，所述保持电路保持功率下降设置信息，直到功率下降模式被解除，
其中，当功率下降设置信息被保持在所述保持电路中时，所述功率下降设置电路可以将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式，而且，将所述唤醒检测电路设置为使能状态。
9.根据权利要求7所述的接收电路，其特征在于：当检测出唤醒电压时，所述功率下降设置电路解除功率下降模式，将所述电流·电压变换电路和所述比较器中的至少一个设置为普通传输模式，而且，将所述唤醒检测电路设置为禁止状态。
10.根据权利要求7所述的接收电路，其特征在于：
通过差动信号线连接至接收电路的所述发送电路通过电流驱动差动信号线发送多个功率下降指令；
所述功率下降设置电路通过所述功率下降检测电路检测出多个功率下降指令时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
11.根据权利要求7所述的接收电路，其特征在于：
所述发送电路将通过扩展位宽的编码方式所得到的特殊代码作为功率下降指令进行传输，
所述功率下降检测电路通过检测所述特殊代码，从而检测功率下降指令。
12.一种接收电路，通过差动信号线连接至电流驱动差动信号线的发送电路，其特征在于，包括：
电流·电压变换电路，根据流动于差动信号线的电流进行电流·电压变换，输出构成差动电压信号的第一电压信号、第二电压信号；
比较器，比较所述第一电压信号、所述第二电压信号，并输出输出信号；以及
唤醒检测电路，在通过所述发送电路向所述差动信号线输出功率下降电压，从而在将接收电路设置为功率下降模式之后、并检测出解除功率下降模式时，输出唤醒信号。
13.根据权利要求12所述的接收电路，其特征在于，包括：
功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线来发送功率下降指令时，根据由所述比较器比较的比较结果，检测所发送的功率下降指令；以及功率下降设置电路，当通过所述功率下降检测电路检测出功率下降指令、并通过所述发送电路向差动信号线输出了功率下降电压时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
14.根据权利要求13所述的接收电路，其特征在于：所述唤醒检测电路，在检测出功率下降指令、所述功率下降检测电路的输出信号激活之后、并且差动信号线的电压电平从功率下降电压电平变化到其他电压电平时，激活唤醒信号。
15.一种接口电路，包括差动信号接口，其特征在于，包括：根据权利要求6所述的接收电路，通过第一差动信号线连接至电流驱动第一差动信号线的对方装置的发送电路；以及发送电路，通过第二差动信号线连接至对方装置的接收电路，电流驱动第二差动信号线，
其中，连接至所述第二差动信号线的所述发送电路包括：电流驱动型驱动器，电流驱动所述第二差动信号线；以及
电压驱动型驱动器，在普通传输模式中，使与所述第二差动信号线的连接断开；在功率下降模式中，使与所述第二差动信号线的连接接通，从而电压驱动所述第二差动信号线；其中，所述电压驱动型驱动器向差动信号线输出用于将所述接收电路设置为功率下降模式的功率下降电压或用于解除所述接收电路的功率下降模式的唤醒电压。
16.一种接口电路，具有差动信号接口，其特征在于，包括：
根据权利要求12所述的接收电路，通过第一差动信号线连接至电流驱动第一差动信号线的对方装置的发送电路；以及发送电路，通过第二差动信号线连接至对方装置的接收电路，电流驱动第二差动信号线，
其中，连接至所述第二差动信号线的所述发送电路包括：电流驱动型驱动器，电流驱动所述第二差动信号线；电压驱动型驱动器，在普通传输模式中，使与所述第二差动信号线的连接断开，在功率下降模式中，使与所述第二差动信号线的连接接通，从而电压驱动所述第二差动信号线，
其中，所述电压驱动型驱动器向差动信号线输出用于将所述接收电路设置为功率下降模式的功率下降电压或用于解除所述接收电路的功率下降模式的唤醒电压。
17.一种接口电路，具有差动信号接口，其特征在于，包括：
根据权利要求6所述的数据传输用接收电路，通过数据传输用差动信号线，连接至电流驱动数据传输用差动信号线的数据传输用发送电路；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接至电流驱动时钟脉冲传输用差动信号线的时钟脉冲传输用发送电路，
其中，所述数据传输用接收电路，当解除所述数据传输用接收电路的功率下降模式时，输出用于解除所述时钟脉冲传输用接收电路的功率下降模式的信号。
18.一种接口电路，具有差动信号接口，其特征在于，包括：
根据权利要求12所述的数据传输用接收电路，通过数据传输用差动信号线，连接至电流驱动数据传输用差动信号线的数据传输用发送电路；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接至电流驱动时钟脉冲传输用差动信号线的时钟脉冲传输用发送电路，
其中，所述数据传输用接收电路，当解除所述数据传输用接收电路的功率下降模式时，输出用于解除所述时钟脉冲传输用接收电路的功率下降模式的信号。
19.一种电子设备，其特征在于，包括：
根据权利要求4、5、15至18所述的任一项接口电路；以及
通信装置、处理器、摄像装置及显示装置中的至少一个。
CN200480010455A 2003-09-05 2004-09-06 发送电路、接收电路、接口电路及电子设备 Expired - Fee Related CN100583850C (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2003314056 2003-09-05
JP314056/2003 2003-09-05
JP2004014413 2004-01-22
JP014413/2004 2004-01-22
JP065939/2004 2004-03-09
JP2004065939A JP3807407B2 (ja) 2003-09-05 2004-03-09 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
PCT/JP2004/012932 WO2005025163A1 (ja) 2003-09-05 2004-09-06 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器

Publications (2)

Publication Number Publication Date
CN1778081A true CN1778081A (zh) 2006-05-24
CN100583850C CN100583850C (zh) 2010-01-20

Family

ID=34279564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480010455A Expired - Fee Related CN100583850C (zh) 2003-09-05 2004-09-06 发送电路、接收电路、接口电路及电子设备

Country Status (6)

Country Link
US (2) US7218146B2 (zh)
EP (1) EP1662734B1 (zh)
JP (1) JP3807407B2 (zh)
KR (1) KR100716687B1 (zh)
CN (1) CN100583850C (zh)
WO (1) WO2005025163A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292950A (zh) * 2009-11-13 2011-12-21 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
CN103202011A (zh) * 2010-09-29 2013-07-10 原子能和辅助替代能源委员会 数据导线中的欧姆电压降为零的成像装置
CN105743486A (zh) * 2014-12-30 2016-07-06 联发科技股份有限公司 驱动电路及驱动电路的控制方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4026593B2 (ja) 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
JP3726911B2 (ja) * 2004-05-24 2005-12-14 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器
KR100780942B1 (ko) * 2005-08-26 2007-12-03 삼성전자주식회사 신호 전송 장치 및 신호 전송 방법
EP1997288A1 (en) * 2006-03-09 2008-12-03 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
US7739528B2 (en) * 2006-06-09 2010-06-15 Broadcom Corporation Method for managing and controlling the low power modes for an integrated circuit device
JP2008005114A (ja) * 2006-06-21 2008-01-10 Seiko Epson Corp 受信装置および送受信システム
JP2008028442A (ja) * 2006-07-18 2008-02-07 Ricoh Co Ltd 電流駆動型差動ドライバを備える半導体装置及び電流駆動差動ドライバの動作制御方法
TW200824309A (en) * 2006-11-20 2008-06-01 Lite On Technology Corp Receiver of a FM system
US7877707B2 (en) * 2007-01-06 2011-01-25 Apple Inc. Detecting and interpreting real-world and security gestures on touch and hover sensitive devices
CN101675632B (zh) * 2007-06-05 2012-11-21 松下电器产业株式会社 接收电路及数据传输系统
KR100909067B1 (ko) * 2007-12-18 2009-07-23 한국전자통신연구원 일정 순환 주기 전원 차단 기법을 적용한 웨이크업 수신기및 웨이크업 방법
JP2010057098A (ja) * 2008-08-29 2010-03-11 Panasonic Corp インターフェース通信装置
KR101000289B1 (ko) 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
JP2010206268A (ja) * 2009-02-27 2010-09-16 Denso Corp 通信システム、及びノード
JP5358349B2 (ja) * 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
CN102282815B (zh) * 2009-11-13 2014-11-19 松下电器产业株式会社 接口电路以及接口系统
TW201128918A (en) * 2010-02-12 2011-08-16 Ind Tech Res Inst Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US8188764B2 (en) 2010-03-18 2012-05-29 Sandisk Technologies Inc. Efficient electrical hibernate entry and recovery
US8543856B2 (en) * 2011-08-20 2013-09-24 Freescale Semiconductor Inc Semiconductor device with wake-up unit
WO2013089698A1 (en) * 2011-12-14 2013-06-20 Intel Corporation Multi-supply sequential logic unit
KR20150018179A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 반도체 집적회로 및 그를 포함하는 반도체 시스템
KR102110157B1 (ko) 2014-02-06 2020-05-14 삼성전자주식회사 송신기 회로 및 이를 포함하는 송수신 시스템
JP6721696B2 (ja) * 2016-09-23 2020-07-15 キオクシア株式会社 メモリデバイス
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム
US10320589B1 (en) * 2017-12-30 2019-06-11 Texas Instruments Incorporated Signal isolation circuit
JP6662398B2 (ja) 2018-02-27 2020-03-11 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
US11416053B2 (en) * 2018-07-31 2022-08-16 Hewlett-Packard Development Company, L.P. Operating modes of a computer display
US10826810B1 (en) * 2019-09-30 2020-11-03 International Business Machines Corporation Versatile signal detector circuit using common mode shift with all-pass characteristics
US11899061B2 (en) * 2021-06-14 2024-02-13 Apple Inc. Voltage monitoring circuit for interface

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345919B2 (ja) * 1992-09-29 2002-11-18 松下電器産業株式会社 リモコン装置
JPH06132968A (ja) 1992-10-20 1994-05-13 Sharp Corp 電源制御機能を備える通信装置
JPH07264042A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 高速インタフェース回路
JP3506508B2 (ja) * 1994-10-20 2004-03-15 和泉電気株式会社 データ伝送方法およびデータ伝送システム
JPH08162942A (ja) 1994-11-29 1996-06-21 Mitsubishi Electric Corp 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム
US5838723A (en) * 1996-03-28 1998-11-17 Micro Linear Corporation Dual 10BASE-T and 100BASE-TX transmission termination circuit
KR100276257B1 (ko) * 1997-04-07 2000-12-15 이형도 전원공급장치 판별기능을 갖는 유무선 겸용키보드장치 및 그 제어방법
US6472903B1 (en) * 1999-01-08 2002-10-29 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6437599B1 (en) * 2000-11-06 2002-08-20 Xilinx, Inc. Programmable line driver
JP2002314397A (ja) * 2001-04-17 2002-10-25 Seiko Epson Corp 差動信号出力回路
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3891185B2 (ja) * 2003-09-05 2007-03-14 セイコーエプソン株式会社 レシーバ回路、インターフェース回路、及び電子機器
US6977526B2 (en) * 2004-01-22 2005-12-20 Broadcom Corporation Fully differential input buffer with wide signal swing range
KR100585168B1 (ko) * 2004-12-22 2006-06-02 삼성전자주식회사 다중경로 입력버퍼회로
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器
JP4816152B2 (ja) * 2005-05-02 2011-11-16 セイコーエプソン株式会社 受信回路、差動信号受信回路、インターフェース回路及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292950A (zh) * 2009-11-13 2011-12-21 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
CN102292950B (zh) * 2009-11-13 2014-12-03 松下电器产业株式会社 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
CN103202011A (zh) * 2010-09-29 2013-07-10 原子能和辅助替代能源委员会 数据导线中的欧姆电压降为零的成像装置
CN105743486A (zh) * 2014-12-30 2016-07-06 联发科技股份有限公司 驱动电路及驱动电路的控制方法
CN105743486B (zh) * 2014-12-30 2018-12-07 联发科技股份有限公司 驱动电路及驱动电路的控制方法

Also Published As

Publication number Publication date
JP3807407B2 (ja) 2006-08-09
US7218146B2 (en) 2007-05-15
EP1662734A4 (en) 2007-09-05
US7298172B2 (en) 2007-11-20
WO2005025163A1 (ja) 2005-03-17
JP2005236931A (ja) 2005-09-02
EP1662734B1 (en) 2016-03-09
CN100583850C (zh) 2010-01-20
KR20060052668A (ko) 2006-05-19
KR100716687B1 (ko) 2007-05-09
EP1662734A1 (en) 2006-05-31
US20070182452A1 (en) 2007-08-09
US20060097753A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN1778081A (zh) 发送电路、接收电路、接口电路及电子设备
CN100337403C (zh) 接收电路、接口电路、以及电子设备
CN1771662A (zh) 数据传输控制装置及电子设备
CN1667966A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1156817C (zh) 内置ram驱动器及使用它的显示单元和电子仪器
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1702640A (zh) 发送电路、数据传输控制装置及电子设备
CN1385829A (zh) 显示控制器、显示装置及电子设备
CN1402495A (zh) 电源控制电路、电子仪器、及其充电方法
CN1283308A (zh) 半导体集成电路
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1756297A (zh) 数据发送装置、数据接收装置、数据收发装置及收发方法
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1518221A (zh) 脉冲输出电路，移位寄存器，和电子设备
CN1770329A (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN1742438A (zh) 组合传输器
CN1190742C (zh) 发送电路、数据传输控制装置及电子机器
CN1385797A (zh) 集成电路装置、电子装置及集成电路装置中的配置方法
CN1166060C (zh) 电压容许接口电路
CN1350234A (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1272763C (zh) 显示装置
CN1264276C (zh) 电平位移电路
CN1838100A (zh) 数据传输控制装置及电子设备
CN1251096C (zh) 数据传送控制装置及电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20190906

CF01 Termination of patent right due to non-payment of annual fee