CN100337403C - 接收电路、接口电路、以及电子设备 - Google Patents

接收电路、接口电路、以及电子设备 Download PDF

Info

Publication number
CN100337403C
CN100337403C CNB2004800104541A CN200480010454A CN100337403C CN 100337403 C CN100337403 C CN 100337403C CN B2004800104541 A CNB2004800104541 A CN B2004800104541A CN 200480010454 A CN200480010454 A CN 200480010454A CN 100337403 C CN100337403 C CN 100337403C
Authority
CN
China
Prior art keywords
circuit
differential signal
signal line
power
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800104541A
Other languages
English (en)
Other versions
CN1778046A (zh
Inventor
柴田幸成
斋藤伸之
长谷川智良
石田卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1778046A publication Critical patent/CN1778046A/zh
Application granted granted Critical
Publication of CN100337403C publication Critical patent/CN100337403C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明公开了一种接收电路，该接收电路包括：电流·电压变换电路，基于在差动信号线上流动的电流进行电流·电压变换，并输出电压信号；比较器，比较电压信号并输出输出信号；功率下降检测电路，在发送电路在普通传输模式时通过电流驱动差动信号线发送功率下降指令的情况下，基于比较器的比较结果，检测发送的功率下降指令；以及功率下降设置电路，当检测出功率下降指令时，将电流·电压变换电路和比较器中的至少一个设置为功率下降模式。

Description

接收电路、接口电路、以及电子设备
技术领域
本发明涉及接收电路、接口电路、以及电子设备。
背景技术
近年，作为以降低EMI(电磁干扰)噪音等为目的的接口，LVDS(Low Voltage Differential Signaling：低压差动信号传输)等的高速串行传输接口受到广泛关注。在这种高速串行传输接口中，发送电路通过差动信号(Differential Signals)发送经串行处理的数据，接收电路通过将差动信号差动放大来实现数据的传输。在日本特开2002-314397号公报等中披露了这种高速串行传输接口的现有技术。
但是，在这种高速串行传输接口中，由于在发送电路或接收电路中流动的是恒定电流，因此节电化的实现就受到限制。另一方面，如断开该恒定电流的路径，则存在着无法传输所有的数据的问题。因此，在这样的高速串行传输接口的发送电路或接收电路中，如何实现功率下降模式的设置或解除成为技术问题。
发明内容
本发明克服了上述技术问题，目的在于提供通过可实现功率下降模式的设置从而实现节电化等的接收电路、接口电路、以及电子设备。
本发明涉及的接收电路，通过差动信号线与电流驱动差动信号线的发送电路连接，所述接收电路包括：电流·电压变换电路，基于在差动信号线上流动的电流进行电流、电压变换，输出构成差动电压信号的第一、第二电压信号；比较器，用于比较所述第一、第二电压信号，并输出输出信号；功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线发送功率下降指令时，基于所述比较器的结果，检测所发送的功率下降指令；以及功率下降设置电路，当通过所述功率下降检测电路检测出功率下降指令时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
本发明中，发送电路通过电流驱动差动信号线，发送功率下降指令到接收电路。于是，基于比较器的比较结果(比较器的输出信号，或对比较器的输出信号进行了串行/并行变换等的预定处理的信号等)检测功率下降指令。并且，当检测功率下降指令时，电流·电压变换电路和比较器中的至少一个被设置为功率下降模式，从而实现节电化。这样，在本发明中，通过电流驱动差动信号线发送的功率下降指令，并进行检测功率下降模式(进行向功率下降模式过转移的准备的模式)的设置。因此，没有必要在差动信号线之外另设置功率下降指令传输用信号线。其结果，可减少信号线的数量，实现节电化，并且可实现电路的小规模化、安装的简易化等。另外，本发明的范围也包含下面的情况：当不仅需要满足检测出功率下降指令的条件，还需要满足其他的条件(例如向差动信号线输出功率下降电压的条件)时，将电流·电压变换电路或比较器设置为功率下降模式。
另外，在本发明中，所述功率下降设置电路包括保持电路，在检测出功率下降指令时，所述保持电路保持功率下降设置信息，直到功率下降模式被解除，在所述保持电路中保持有功率下降设置信息时，可以将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
这样，只要在保持电路中保持功率下降设置信息，就可维持功率下降模式，实现稳定的功率下降动作。而且只要清除保持电路中的功率下降设置信息就可解除功率下降模式。
另外，在本发明中，所述电流·电压变换电路可以包括：第一电流源，设置在差动信号线的第一信号线侧的第一输入节点和第一电源之间；第一可变电阻元件，设置在输出所述第一电压信号的第一电压输出节点和所述第一输入节点之间，基于所述第一输入节点的电压，可变地控制电阻；第一电流·电压变换元件，设置在第二电源和所述第一电压输出节点之间，将流动于第二电源和所述第一电压输出节点之间的电流变换为电压；第二电流源，设置在差动信号线的第二信号线侧的第二输入节点和第一电源之间；第二可变电阻元件，设置在输出所述第二电压信号的第二电压输出节点和所述第二输入节点之间，基于所述第二输入节点的电压，可变地控制电阻；以及第二电流·电压变换元件，设置在第二电源和所述第二电压输出节点之间，将流动于第二电源和所述第二电压输出节点之间的电流变换为电压。
这样，通过根据第一、第二输入节点的电压来改变第一、第二可变电阻元件的电阻，从而可以迅速改变第一、第二电压输出节点的电压。
另外在本发明中，所述电流·电压变换电路还包括：第一反相电路，所述第一反相电路的输入与所述第一输入节点连接；以及第二反相电路，所述第二反相电路的输入与所述第二输入节点连接，所述第一可变电阻元件可以是第一导电型第一晶体管，所述第一导电型的第一晶体管，其源极端子与所述第一输入节点连接，其栅极端子与所述第一反相电路的输出连接，其漏极端子与所述第一电压输出节点连接，所述第二可变电阻元件可以是第一导电型的第二晶体管，所述第一导电型的第二晶体管的源极端子与所述第二输入节点连接，其栅极端子与所述第二反相电路的输出连接，其漏极端子与第二电压输出节点连接。
这样，可以利用第一、第二反相电路的电压放大功能，将第一、第二的输入节点的电压变化进行放大，并向第一、第二晶体管的栅极端子传递。
另外在本发明中，在功率下降指令被检测出的情况下，所述功率下降设置电路可以将流动于所述第一、第二电流源的电流断开。
通过这样做，将流动于电流·电压变换电路的电流的路径断开，可实现节电化。
此外在本发明中，通过差动信号线连接在接收电路上的所述发送电路，通过电流驱动差动信号线发送多个功率下降指令，所述功率下降设置电路，在通过所述功率下降检测电路检测出多个功率下降指令时，可以将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
这样一来，即使在发生传输错误等时，也可实现稳定的功率下降动作。
另外在本发明中，所述发送电路可以将通过扩展位宽的编码方式得到的特殊代码作为功率下降指令传输，所述功率下降检测电路通过检测所述特殊代码，从而检测出功率下降指令。
这样，功率下降指令的发送就变得很容易。
此外，在本发明中，在通过所述功率下降检测电路检测功率下降指令、所述发送电路将功率下降电压通过电压驱动向差动信号线输出时，所述功率下降设置电路可以将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
这样一来，可以以检测出功率下降指令为条件，进行向功率下降模式转移的准备，以检测出功率下降电压的输出为条件，转移到功率下降模式。据此，时间(timing)调整简单化，时序控制也更容易。
此外，本发明涉及一种接口电路，所述接口电路包含差动信号接口，其包括：通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路中的上述的任何一个接收电路；以及通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线的发送电路，其中，连接在所述第二差动信号线上的所述发送电路，通过普通传输模式时电流驱动所述第二差动信号线，将功率下降指令向对方装置的接收电路发送，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
这样一来，基于由对方装置的发送电路发送的功率下降指令，可将己方装置的接收电路设置为功率下降模式(进行向功率下降模式转移的准备的模式)，并且通过向对方装置的接收电路发送功率下降指令，可将对方装置的接收电路设置为功率下降模式。
此外，本发明涉及的接口电路是包含差动信号接口的接口电路，包括：上述任何一个数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的传输数据用发送电路上；以及时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线连接在电流驱动时钟脉冲传输用差动信号线的对方装置的传输时钟脉冲用发送电路上，其中，在功率下降指令被检测出时，所述数据传输用接收电路所包含的功率下降设置电路将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
这样，可以通过数据传输用差动信号线发送功率下降指令，所述功率下降指令用于将时钟脉冲传输用接收电路设置为功率下降模式。据此，可以防止在时钟脉冲传输用差动信号线上添加多余的元件等，也可防止传输性能的降低。
此外，在本发明中，在检测出功率下降指令、所述数据传输用发送电路将功率下降电压通过电压驱动输出到数据传输用差动信号线上时，所述数据传输用接收电路所包含的所述功率下降设置电路将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
此外，用于将时钟脉冲传输用接收电路设置为功率下降模式的功率下降指令和用于将数据传输用接收电路设置为功率下降模式的功率下降指令可以是不同代码的指令也可以是相同代码的指令。
此外，本发明涉及的电子设备包括上述的接口电路和通信装置、处理器、摄像装置、显示装置中的至少一个。
附图说明
图1是接口电路的结构例。
图2是发送电路、接收电路的结构例示意图。
图3是发送电路、接收电路的详细的第一结构例示意图。
图4是发送电路、接收电路的比较例。
图5是用于说明第一结构例的动作的波形图。
图6是用于说明第一结构例的动作的波形图。
图7A是利用特殊代码的方法(手法)的说明图。
图7B是利用特殊代码的方法的说明图。
图7C是利用特殊代码的方法的说明图。
图8A是时钟脉冲传输用功率下降模式的设置或解除的方法的说明图。
图8B是时钟脉冲传输用功率下降模式的设置或解除的方法的说明图。
图9是本实施例的功率下降控制方法说明图。
图10是本实施例的功率下降控制方法说明图。
图11是发送电路、接收电路的详细的第二结构例示意图。
图12是用于说明第二结构例的动作的波形图。
图13是用于说明第二结构例的动作的波形图。
图14是发送电路、接收电路的详细的第三结构例。
图15A是反相电路的详细示例。
图15B是反相电路的详细示例。
图15C是反相电路的详细示例。
图16是电子设备的结构例。
具体实施方式
下面，对本发明的优选实施例进行详细说明。此外以下说明的实施例并未对记载在权利要求的范围内的本实施例的内容进行不当的限定，本实施例中说明的全部结构未必都是本发明所要解决的技术问题所必须的。
1.接口电路
首先利用图1就本实施例的接口电路进行说明。而且，在本实施例中，主机装置10是提供时钟脉冲的一侧，目标装置30是将提供的时钟脉冲作为系统时钟脉冲使用、动作的一侧。
在图1中，DTO+、DTO-是主机装置10(广义上为装置)向目标装置30(广义上为装置)输出的数据(OUT数据)。CLK+、CLK-是主机装置10向目标装置30提供的时钟脉冲。主机装置10与CLK+/-的边缘(上升沿、下降沿)同步输出DTO+/-。因此，目标装置30可以利用CLK+/-对DTO+/-进行采样输入。并且，在图1中，目标装置30基于主机装置10提供的时钟脉冲CLK+/-进行动作。即CLK+/-成为目标装置30的系统时钟脉冲。因此PLL(PhaseLocked Loop：锁相回路)电路12(广义上为时钟脉冲生成电路)设置在主机装置10上，而在目标装置30中没有设置。
DTI+、DTI-是目标装置30向主机装置10输出的数据(IN数据)。STB+、STB-是目标装置30向主机装置10提供的选通脉冲(广义上为时钟脉冲)。目标装置30基于主机装置10提供的CLK+/-生成STB+/-后输出。然后，目标装置30与STB+/-的边缘(上升沿、下降沿)同步输出DTI+/-。因此主机装置10可以利用STB+、STB-对DTI+/-进行采样输入。
发送电路(驱动电路)通过电流驱动与DTO+/-、CLK+/-、DTI+/-、STB+/-各个对应的差动信号线(广义上为串行信号线)来发送DTO+/-、CLK+/-、DTI+/-、STB+/-。此外，为实现更高速的传输，可以设置大于等于两对的DTO+/-、DTI+/-的各差动信号线。
主机装置10的接口电路20包括：OUT传输用(广义上为数据传输用)、时钟脉冲传输用发送电路22、24和IN传输用(广义上为数据传输用)、选通脉冲传输用(广义上为时钟脉冲传输用)的接收电路26、28。目标装置30的接口电路40包括：OUT传输用、时钟脉冲传输用接收电路42、44和IN传输用、选通脉冲传输用发送电路46、48。此外也可以是不含这些电路模块的一部分的结构。
OUT传输用、时钟脉冲传输用发送电路22、24通过电流驱动DTO+/-、CLK+/-的各自的差动信号线，发送DTO+/-、CLK+/-。OUT传输用、时钟脉冲传输用接收电路42、44基于DTO+/-、CLK+/-的各自差动信号线中流动的电流进行电流、电压的变换，并进行通过电流、电压变换得来的差动电压信号(第一、第二电压信号)的比较处理(差动放大处理)，从而接收DTO+/-、CLK+/-。
IN传输用、时钟脉冲传输用发送电路46、48通过电流驱动DTI+/-、STB+/-各自的差动信号线，发送DTI+/-、STB+/-。IN传输用、选通脉冲传输用接收电路26、28基于DTI+/-、STB+/-各自差动信号线中流动的电流进行电流、电压变换，并进行通过电流、电压变换得到的差动电压信号(第一、第二电压信号)的比较处理(差动放大处理)，从而接收DTI+/-、STB+/-。
2.发送电路、接收电路的结构
图2示出本实施例的发送电路(驱动电路)、接收电路的结构例。此外以下主要关于DTO+/-用发送电路、接收电路的结构、动作进行说明，CLK+/-、DTI+/-、STB+/-用发送电路、接收电路的结构、动作同其相同。
发送电路50包括电流驱动型驱动器60、电压驱动型驱动器70。接收电路80包括电流·电压变换电路90、比较器100、功率下降检测电路110、功率下降设置电路120、以及唤醒检测电路130(唤醒检测缓冲器)。此外也可以是省略这些电路模块的一部分的结构。
电流驱动型驱动器60是电流驱动DTO+/-的差动信号线(串行信号线)的驱动器。具体地说，电流驱动型驱动器60交替地重复进行使电流在DTO+的信号线(广义上是差动信号线的第一信号线)上流动的电流驱动和使电流在DTO-的信号线(广义上是差动信号线的第二信号线)上流动的电流驱动。或者，也可以是交替重复将DTO+的信号线作为去路、将DTO-的信号线作为回路的第一电流路径(从DTO+到DTO-的电流路径)的电流驱动，及将DTO-的信号线作为去路、将DTO+的信号线作为回路的第二电流路径(从DTO-到DTO+的电流路径)的电流驱动。电流驱动型驱动器60是由开关元件(晶体管)等构成的，其中，该开关元件用于对电流源(恒流源)进行电流控制、或用于进行使电流源的电流在信号线DTO+/-中流动的电流控制。
电压驱动型驱动器70在普通传输模式中将和DTO+/-的差动信号线的连接断开，在功率下降模式中将和差动信号线的连接接通，电压驱动差动信号线。在功率下降模式时，该电压驱动型驱动器70向差动信号线输出功率下降电压(用于将接收电路80设置为功率下降模式的电压)、或是唤醒电压(用于解除接收电路80的功率下降模式的电压)。电压驱动型驱动器70可由输出电路及由将该电路的输出与差动信号线的连接接通或断开的开关元件(晶体管)等构成，其中，该输出电路输出CMOS电压电平(能将CMOS的晶体管导通/截止的电压电平)的功率下降电压或是唤醒电压。
另外，所谓的普通传输模式是在装置之间(主机装置、目标装置间)正常传输数据或时钟脉冲(选通脉冲)的模式。所谓功率下降模式是对流动于装置所包括的发送电路、接收电路、或是其他的电路中的电流进行限制或断开，以实现节约电能的模式。另外电压驱动是用例如CMOS电压电平改变差动信号线的电压的驱动。与此对应，电流驱动是用比CMOS电压电平小的微小电压改变差动信号线的电压。
电流·电压变换电路90是基于在差动信号线中流动的电流进行电流、电压变换，输出构成差动电压信号的第一、第二电压信号VS1、VS2。具体地说，在发送电路50电流驱动DTO+的信号线的情况下，电流·电压变换电路90基于在DTO+信号线中流动的电流进行电流、电压变换，生成第一电压信号VS1。另外，在发送电路50电流驱动DTO-的信号线的情况下，电流·电压变换电路90基于在DTO-的信号线中流动的电流，进行电流·电压变换，生成第二电压信号VS2。或者，在发送电路50交替重复从DTO+到DTO-的第一电流路径上的电流驱动和从DTO-到DTO+的第二电流路径上的电流驱动的情况下，电流·电压变换电路90可以在DTO+的输入节点和DTO-的输入节点间设置的电阻元件(终端电阻)的两端生成第一、第二电压信号VS1、VS2。
比较器(运算放大器)100比较第一、第二电压信号VS1、VS2(放大VS1、VS2间的电压)，输出输出信号CQ(放大信号)。比较器100在VS1的电压高于VS2的情况下，在CMOS电压电平下输出例如H电平(逻辑“1”)的输出信号CQ。在VS2的电压高于VS1的情况下，在CMOS电压电平下输出例如L电平(逻辑“0”)的输出信号CQ。
功率下降检测电路110是功率下降指令检测电路。具体地说，在通传输模式时发送电路50通过电流驱动差动信号线发送功率下降指令的情况(发送数据中包括功率下降指令的情况)下，基于比较器100得出的检测结果，检测出发送的功率下降指令。在这种情况下，功率下降检测电路110可将来自比较器100的输出信号CQ从串行数据变换为并行数据，基于被变换的并行数据(广义上为检测结果)检测出功率下降指令。或可直接从串行数据的输出信号CQ(广义上为检测结果)上检测出功率下降指令。
功率下降设置电路120是将接收电路80设置为功率下降模式的电路。具体地说，在功率下降指令被检测出的情况下，将电流·电压变换电路90或比较器100设置为功率下降模式。这种情况下，可只将电流·电压变换电路90和比较器100的任何一个设置为功率下降模式，也可将两者都设置为功率下降模式。或将包含在接收电路80中的其他电路设置为功率下降模式，或也可将具有接收电路80的装置(目标装置、主机装置)中包含的其他电路设置为功率下降模式。
唤醒检测电路130是用于检测出唤醒状态的电路。具体地说，例如检测出通过电压驱动型驱动器70向差动信号线(DTO+、DTO-中的至少一个)输出的唤醒电压。然后如果检测出唤醒电压，则由功率下降设置电路120解除功率下降模式的设置，接收电路80例如向普通传输模式转移。或者，在通过向差动信号线输出功率下降电压、从而接收电路80被设置为功率下降模式之后、并检测出功率下降模式的解除的情况下，唤醒检测电路130也可以是输出唤醒信号的电路。
本实施例中，发送电路50通过电流驱动差动信号线从而向接收电路80发送功率下降指令。然后功率下降检测电路110如果检测出发送的功率下降指令，则功率下降设置电路120将电流·电压变换电路90或比较器100设置为功率下降模式。因此根据本实施例，可以在功率下降模式时限制或断开在电流·电压变换电路90或比较器100中的稳定流动的电流，从而实现节省电能化。
另外，根据本实施例，发送电路50可将接收电路80个别(单个)设置为功率下降模式。即在图1中，OUT传输用、时钟脉冲传输用发送电路22、24可将OUT传输用接收电路42、时钟脉冲传输用接收电路44分别单个设置为功率下降模式。或者IN传输用发送电路46、选通脉冲用发送电路48，可将IN传输用接收电路26、选通脉冲用接收电路28分别单个(个别)地设置为功率下降模式。因此，实现更严密的、更智能化的功率下降控制。
另外，根据本实施例，利用通过差动信号线的普通传输模式发送功率下降指令，因此没有必要另外设置用于功率下降指令发送的专用控制信号线。从而可减少信号线的数量，实现电路的小规模化、安装的简易化及产品的低成本化。
另外，根据本实施例，在功率下降模式时，电压驱动型驱动器70与差动信号线电连接，通过差动信号线向接收电路80输出唤醒电压。然后，如果通过唤醒检测电路130检测出唤醒电压，则功率下降模式被解除。因此，在电流·电压变换电路90和/或比较器100被设置为功率下降模式、且基于差动信号线的电流驱动不能发送功率下降解除指令时，发送电路50也可以解除接收电路80的功率下降模式。并且功率下降模式的解除是通过基于唤醒电压的差动信号线的电压驱动进行的，因此无需设置用于发送功率下降解除指令的专用控制信号线。其结果是，可减少信号线的数量，实现电路的小规模化、安装的简易化、产品的低成本化。
或者，根据本实施例，在功率下降指令被发送后，如果通过电压驱动型驱动器70向差动信号线输出功率下降电压，则接收电路80被设置为功率下降模式。并且在此之后，如果检测出功率下降模式的解除，则唤醒检测电路130输出唤醒信号。这样一来，功率下降的设置和解除的次序就可简易化。
另外，根据本实施例，在普通传输模式下，电压驱动型驱动器70和差动信号线的连接是电气断开(电气绝缘)的。因此可以将对电流驱动差动信号线的普通传输造成的不利影响控制在最小程度。
3.第一结构例
图3示出发送电路、接收电路的详细的第一结构例。此外发送电路、接收电路没有必要包括图3的全部电路要素，也可以省略其中一部分的结构。
发送电路的电流驱动型驱动器60包括N型(广义上为第一导电型)晶体管TR1A(广义上的第一电流源)，该N型晶体管TR1A设置在DTO+(广义上为第一信号线)侧的第一输出节点NQA和VSS(广义的第一电源)之间。另外还包括N型晶体管TR1B(广义上为第二电流源)，该N型晶体管TR1B设置在DTO-(广义上为第二信号线)侧的第二输出节点NQB和VSS之间。具体地说，在晶体管TR1A的漏极端子上连接输出节点NQA，在其栅极端子上输入正侧的第一输入信号DIN+，在其源极端子上连接VSS。晶体管TR1B的漏极端子连接输出节点NQB，在其栅极端子上输入负侧的第二输入信号DIN-，在其源极端子上连接VSS。在由这些晶体管TR1A、TR1B构成的电流源中，流动某种程度的电流。
输入信号DIN+如果激活(H电平)，则晶体管TR1A导通，电流在从接收电路的DTO+侧的输入节点NIA到发送电路的输出节点NQA的路径上流动。另一方面，输入信号DIN-激活，则晶体管TR1B导通，电流在从接收电路的DTO-侧的输入节点NIB至晶体管电路输出节点NQB的路径上流动。因此通过将输入信号DIN+、DIN-交替激活，可以电流驱动DTO+/-的差动信号线。
此外，在图3中，晶体管TR1A、TR1B兼具电流源功能和控制电流源上流动的电流的功能。但是，也可以由晶体管TR1A(广义上为开关元件)和设置于TR1A、VSS之间的电流源(例如在栅极端子上输入基准电压的晶体管)构成设置于节点NQA和VSS(第一电源)之间的电流源。另外，可以由晶体管TR1B(广义上为开关元件)和设置在TR1B、VSS之间的电流源构成设置于节点NQB和VSS之间的电流源。这样，通过晶体管TR1A、TR1B的导通/截止的控制，实现对这些电流源(恒流源)的电流在DTO+/-的差动信号线上的流动、或不流动的控制。或者，在节点NQA和VSS之间设置的电流源，可以由电流源(恒流源)构成，该电流源(恒流源)在输入信号DIN+激活(H电平)的情况下，流动大的电流(恒源)，在DIN+为非激活(L电平)的情况下，流动小的电流(恒流)。另外，在节点NQB和VSS之间设置的电流源可由电流源(恒流源)构成，所述电流源(恒流源)在输入信号DIN-激活(H电平)的情况下，流动大的电流(恒源)，在DIN-为非激活(L电平)的情况下，流动小的电流(恒流)。另外，在图3中，由TR1A、TR1B实现的电流源，在DIN+、DIN-激活的情况下，进行使电流从接收电路侧向发送电路侧流动的控制，但是，也可以进行使电流从发送电路侧向接收电路侧流动的控制。这种情况下，第一电源例如为VDD。
发送电路的电压驱动型驱动器70包括N型晶体管TR2A(广义上为开关元件)。晶体管TR2A作为开关元件，起着在普通传输模式下处于截止状态、在功率下降模式下处于导通状态的作用。在晶体管TR2A的源极端子上连接输出节点NQA(也可是NQB)，在其漏极端子上连接电压输出电路72。而且晶体管TR2A基于在其栅极端子上输入的功率下降输入信号PDIN，在普通传输模式下处于截止状态，在功率下降模式下处于导通状态。因此，电压驱动型驱动器70在普通传输模式时与差动信号线非电气连接，功率下降模式时和差动信号线电连接。并且与差动信号线连接时，可以由电压输出电路72电压驱动差动信号线。
另外，唤醒输入信号XWUPIN、功率下降输入信号PDIN由作为物理层电路的发送电路的上位层(连接层、应用层)产生。即在将接收电路设置为功率下降模式的情况下，上位层将信号PDIN激活(H电平)。并且在接收电路的功率下降模式被解除的情况下，上位层将信号XWUPIN激活(L电平)。
电压输出电路72(电压输出缓冲器)是输出CMOS电压电平的信号XWUP，电压驱动差动信号线的电路。电压输出电路72在功率下降模式时(功率下降模式的初期时)，用CMOS电压电平输出例如H电平的电压。另一方面，功率下降模式解除时，用CMOS电压电平输出例如L电平的电压(唤醒电压)。
另外，在图3中，将构成电压驱动型驱动器70的电压输出电路72和晶体管TR2A设置在DTO+侧(VDD和NQA之间)，但也可以设置在DTO-侧(VDD和NQB之间)。或者，可将电压驱动型驱动器70的一部分或全部在DTO+侧和DTO-侧双方都设置。
接收电路的电流·电压变换电路90包括：设置在输入节点NIA和VSS(第一电源)之间的晶体管TR3A(广义上为接收电路侧的第一电流源)；以及，设置在输入节点NIB和VSS之间的晶体管TR3B(广义上为接收电路侧的第二电流源)。在由这些晶体管TR3A、TR3B构成的电流源中，流动着某种程度的电流。这样，通过在晶体管TR1A、TR1B中连续流动稳定的电流，从而，当晶体管TR1A、TR1B截止时，可以将输入节点NIA、NIB、电压输出节点NVA、NVB的电压保持在规定的范围。据此可将电流·电压变换电路90的动作高速化。
另外，在图3中，晶体管TR3A、TR3B兼备电流源的功能和控制流动于电流源的电流的功能。但是，设置在节点NIA和VSS(第一电源)间的电流源可由晶体管TR3A(广义上为开关元件)和设置于TR3A和VSS之间的电流源(例如在栅极端子上输入有基准电压的晶体管)构成。而且，设置在节点NIB和VSS间的电流源可由晶体管TR3B(广义上为开关元件)和设置于TR3B和VSS之间的电流源构成。
电流·电压变换电路90包括：第一反相电路INV1A(电压放大电路)，其输入与输入节点NIA连接；以及第二反相电路INV1B(电压放大电路)，其输入与输入节点NIB连接。而且还包括N型晶体管TR4A(广义上为第一可变电阻元件)，所述N型晶体管TR4A，其源极端子连接在输入节点NIA上，其栅极端子连接在反相电路INV1A的输出上，其漏极端子连接在电压输出节点NVA上。而且还包括N型晶体管TR4B(广义上为第二可变电阻元件)，所述N型晶体管TR4B，其源极连接在输入节点NIB上，其栅极端子连接在反相电路INV1B的输出上，其漏极端子连接在电压输出节点NVB上。
晶体管TR4A、TR4B分别作为根据输入节点NIA、输入节点NIB的电压(电位)来改变地控制阻抗的可变电阻元件而发挥作用。而且反相电路INV1A、INV1B各自作为将输入节点NIA、NIB的电压变化放大并控制晶体管TR4A、TR4B的导通电阻的电路发挥功能。具体地说，当晶体管TR1A、TR1B导通、输入节点NIA、NIB的电压变化到L(低)电平一侧时，反相电路INV1A、INV1B放大该电压变化。INV1A、INV1B的输出电压变化到H(高)一侧，晶体管TR4A、TR4B的导通电阻就变小。据此，可放大(加速)通过晶体管TR1A、TR1B流动的电流的变化，并可迅速将电压输出节点NVA、NVB的电压变化到L电平一侧。即，可通过设置TR4A、TR4B、INV1A、INV1B，放大在节点NIA、NIB(晶体管TR1A、TR1B)的微小的电流变化，并传递到节点NVA、NVB(晶体管TR5A、TR5B)。而且，也可一是不设置晶体管TR4A、TR4B、反相电路INV1A、INV1B的结构。
电流·电压变换电路90包括设置于电压输出节点NVA和VDD(广义上为第二电源)之间的P型(广义上为第二导电型)晶体管TR5A(广义上为第一电流·电压变换元件)和设置于电压输出节点NVB和VDD之间的P型晶体管TR5B(广义上为第二电流·电压变换元件)。具体地说，晶体管TR5A、TR5B，其源极端子分别连接至VDD，其栅极端子和漏极端子分别连接电压输出节点NVA、NVB。这些晶体管TR5A、TR5B作为将VDD和电压输出节点NVA、NVB之间流动的电流变换为电压的电流·电压变换元件(负载元件)发挥功能。另外，电流·电压变换元件也可以不由晶体管TR5A、TR5B(负载晶体管)构成，而由电阻等其他的电路元件构成。
电流·电压变换电路90包括设置于DTO+的信号线和输入节点NIA之间的电阻RA，以及设置于DTO-的信号线和输入节点NIB之间的电阻RB。这些RA、RB是用于阻抗微调(匹配)的电阻。另外也可以是不设置电阻RA、RB的结构。
将比较器100的输出信号输入电平位移器102中，进行电压电平的转换(例如从2.8V向1.8V转换)。将电平位移器102的反转输出信号输入串行/并行变换电路104。此外可将比较器100的反转输出信号(负逻辑)输入电平位移器102，将电平位移器102的输出信号(正逻辑)输入到串行/并行变换电路104。
串行/并行变换电路104将来自比较器100的串行数据变换为并行数据。从串行/并行变换电路104输出的并行数据存储在FIFO，并输出到后级的上位层电路(物理层的上位层)。
功率下降检测电路110基于来自串行/并行变换电路104的并行数据(并行信号)检测出功率下降指令。具体地说，检测出在普通传输模式中从发送电路发送的数据中所包含的功率下降指令。此外可从比较器100的输出信号直接检测出功率下降指令。
功率下降检测电路110包括指令译码器112和功率下降脉冲生成电路114。指令译码器112是通过译码处理检测出功率下降指令。例如在发送电路将通过扩展位宽编码方式(例如8B/10B编码)生成的特殊代码作为功率下降指令传输的情况下，通过指令译码器112的译码处理检测出分配有功率下降指令的特殊代码。功率下降脉冲生成电路114在功率下降指令被检测出的情况下生成功率下降脉冲信号PDPLS。该功率下降脉冲生成电路114也进行信号PDPLS的生成时间(生成时序)的调整处理。
功率下降设置电路120包括保持电路122、延迟电路124、电平位移器126、128。另外也可以省略这些电路模块的一部分的结构。
保持电路122在功率下降指令被检测出的情况下，在功率下降模式被解除之前，保持功率下降设置信息(功率下降设置标记)。具体地说，信号PDPLS激活(L电平)时，保持电路122被置位，保持逻辑“1”(功率下降设置信息)。保持电路122是通过配有复位端子、置位端子的RS型触发器等实现的。
将保持电路122的输出信号输出到延迟电路124，进行信号延迟的处理。将延迟电路124的输出信号输入到电平位移器126，进行电压的电平转换(从1.8V转换为2.8V)。将电平位移器126的输出信号的正逻辑的功率下降信号PD输入到比较器100的使能端子XEN(负逻辑)和唤醒检测电路130的使能端子EN(正逻辑)。将电平位移器126的反转输出信号的负逻辑的功率下降信号XPD输入到晶体管TR3A、TR3B的栅极端子。
唤醒检测电路130(唤醒检测缓冲器)是当发送电路将唤醒电压输出到差动信号线时检测出输出的唤醒电压的电路。唤醒检测电路130以CMOS电压电平动作，检测出CMOS电压电平的唤醒电压。此外在图3中唤醒检测电路130与DTO+信号线连接，但也可以是与DTO-信号线连接或是与DTO+、DTO-两者的信号线都连接的结构。
在普通传输模式，因为信号PD为L电平，比较器100处于使能状态，并且唤醒检测电路130处于禁止状态。而且因为信号XPD为H电平，晶体管TR3A、TR3B处于导通状态。另一方面，如功率下降指令被检测出，因为信号PD为H电平，所以比较器100处于禁止状态，被设置为功率下降模式(动作电流断开或被限制的模式)，并且唤醒检测电路130被设置为使能状态。而且，因信号XPD为L电平，所以晶体管TR3A、TR3B处于截止状态，电流·电压变换电路90设置为功率下降模式。
另一方面，在功率下降模式期间，如果电压输出电路72输出L电平的唤醒电压，则设置为使能状态的唤醒检测电路130检测出唤醒电压，并输出用于功率下降模式解除的信号XWUPPLS。之后来自唤醒检测电路130的L电平的脉冲信号XWUPPLS通过电平位移器128被输入到保持电路122的复位端子，保持电路122被复位。据此，功率下降设置信息(逻辑“1”)被清除，功率下降模式被解除。
此外，在图4中，作为比较例，示出了没有设置电压驱动型驱动器70、功率下降检测电路110、功率下降设置电路120情况下的发送电路、接收电路的结构。
4.动作
接下来将图3的第一构成例的动作用图5、图6的波形图说明。首先关于普通传输模式时的动作进行说明。如图5所示那样在普通传输模式中因信号PDIN是L电平，所以晶体管TR2A处于截止状态。而且，因功率下降信号PD为L电平，所以晶体管TR3A、TR3B导通。然后通过晶体管TR2A的截止，电压驱动型驱动器70从差动信号线上电气断开。通过晶体管TR3A、TR3B处于导通状态，从而电流·电压变换电路90中流动普通的动作电流，从而实现普通传输。即图3的结构等效于图4的结构。
在普通传输模式中，发送电路、接收电路如下动作。晶体管TR1A、TR1B在截止的情况下，输入节点NIA、NIB的电压例如为1V左右。而且如果DTO+侧的晶体管TR1A导通，则电流通过差动信号线在VSS(GND)侧流动。据此，输入节点NIA的电压微量下降。于是NIA的电压通过反相电路INV1A反转，INV1A输出电压的上升，从而晶体管TR4A的导通电阻降低。之后通过晶体管TR5A中流动的电流增多，VDD、NVA间的电压差(TR5A的漏极·源极间的电压)变大，电压输出节点NVA的电压下降。同样，如DTO-侧的晶体管TR1B导通，则电压输出节点NVB的电压下降。因此，通过比较器100比较电压输出节点NVA、NVB的电压差并放大，可检测出数据“0”、“1”。
接下来关于发送功率下降指令时的动作进行说明。在图5的A1中，发送电路将功率下降指令发送给接收电路。这样，在本实施例中，因为在电流驱动差动信号线的普通传输模式下发送功率下降指令，所以没有必要设置多余的信号线。
另外如图5的A2所示，发送电路可电流驱动差动信号线并发送多个功率下降指令。也可以功率下降设置电路120以多个功率下降指令被检测出为条件，将电流·电压变换电路90或比较器100设置为功率下降模式。
这样，即使是当发送并检测多个功率下降指令而发生传输错误时，也可防止接收电路80被错误地设置为功率下降模式的情况。即如果接收电路80被错误地设置为功率下降模式，则将其恢复就会很困难，但如果发送并检测多个功率下降指令，就可以将这样的事情防止于未然。
接下来关于功率下降设置时的动作进行说明。如图5的A3所示，如果信号PDIN为H电平，则晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且，如A4所示，电压驱动型驱动器70以CMOS电压电平将H电平的电压向差动信号线输出，据此晶体管TR4A截止。这样通过晶体管TR4A处于截止状态，从而可以防止无用电流在从晶体管TR5A开始通过TR4A、DTO+、TR2A到达电压输出电路72的路径上流动，达到节约电能的目的。
当发送电路发送功率下降指令时，如图5的A5所示，经过期间TD1后，功率下降脉冲信号PDPLS激活(L电平)。该期间TD1可根据功率下降脉冲生成电路114调整。而且信号PDPLS激活后，保持电路122置位为逻辑“1”。而且，如A6所示，经过期间TD2后，功率下降信号PD激活。此外，该期间TD2可根据延迟电路124进行调整。
信号PD激活后，因晶体管TR3A、TR3B处于截止状态，且比较器100处于禁止状态，所以可断开电流·电压变换电路90或比较器100中稳定流动的动作电流，实现电能的节约。而且因唤醒检测电路130被设置为使能状态，因此，可检测出输出到差动信号线上的唤醒电压。
接下来利用图6关于功率下降解除时的动作进行说明。如图6的B1所示，在功率下降模式时以CMOS电压电向DTO+(也可为DTO-)的信号线平输出H电平的电压。而且在功率下降模式解除的情况下，如B2所示，电压输出电路72以CMOS电压电平向DTO+的信号线输出L电平的唤醒电压。此外，期间TD3经过后信号PDIN为L电平，据此，晶体管TR2A截止，电压输出电路72从DTO+的信号线上断开。
当输出唤醒电压时，被设置为使能状态的唤醒检测电路130检测出该唤醒电压，如B4所示，使信号XWUPPLS为L电平。据此保持电路122复位为逻辑“0”，经过期间TD4后，如B5所示，功率下降信号PD为L电平。于是晶体管TR3A、TR3B导通，并且比较器100处于使能状态，功率下降模式被解除。而且，唤醒检测电路130处于禁止状态。如B6所示，差动信号线在经过不定期间后为空闲(idle)状态，为可以进行普通传输的状态。
5.利用特殊代码的功率下降指令的发送
在本实施例中，如图7A所示，可在主机装置10、目标装置30(发送电路)上设置编码电路11、31。编码电路11、31例如用扩展位宽编码方式将数据编码。作为这样的编码方式例如将8位的数据转换为10位的数据的8B/10B编码等。通过该8B/10B编码，如图7B所示，即使为0或1连续的数据，但编码后信号的位变化较大，可减少因噪声等原因产生的传输错误。而且，通过该8B/10B编码，因为位宽从8位扩展到10位，除数据外，也可发送图7C所示的特殊代码(和控制代码同义)。
在本实施例中，如图7A所示，在特殊代码中分配有功率下降指令，并进行发送。然后，通过图3的指令译码器112的译码处理，通过检测出分配有功率下降指令的特殊代码，从而检测出功率下降指令。如将这样的编码方式很好的应用，可减少传输错误，并且，通过电流驱动差动信号线可实现功率下降指令的发送和检测的简易化。而且，可以简单地实现将特殊代码分配为包的启动代码或结束代码，并进行数据传输。
另外，在编码电路11、31进行的编码方式中，只要是扩展位宽的编码就可以，并不限定于8B/10B编码。
6.时钟脉冲传输用接收电路的功率下降模式的设置
根据本实施例，在图1中，发送电路22、24、46、48可将对应的接收电路42、44、26、28单独(个别)地设置为功率下降模式。因此可通过CLK+/-的差动信号线传输功率下降指令或唤醒电压，所述功率下降指令用于将时钟脉冲传输用接收电路44设置为功率下降模式，所述唤醒电压用于解除其功率下降模式。同样地也可通过STB+/-的差动信号线传输功率下降指令或唤醒电压，所述功率下降指令用于将选通脉冲传输用(广义上为时钟脉冲传输用)的接收电路28设置为功率下降模式，所述唤醒电压用于解除其功率下降模式。
但是，如图8A所示，通过CLK+/-、STB+/-的差动信号线传输的信号的频率(波段)比通过DTO+/-、DTI+/-的差动信号线传输的信号的频率高。因此，在CLK+/-、STB+/-的差动信号线一侧，如设置本实施例说明的功率下降检测电路、功率下降设置电路、电压驱动型驱动器，则有可能对传输速度、传输可靠性等传输性能造成不良的影响。特别是，如将电压驱动型驱动器设置在CLK+/-、STB+/-的差动信号线一侧，则将晶体管的漏极端子或栅极端子的寄生容量附加到差动信号线上，很可能对传输性能造成不良的影响。
因此，在图8B中，将功率下降指令(以下，称为时钟脉冲传输用功率下降指令)或唤醒电压(以下，称时钟脉冲传输用唤醒电压)通过OUT传输用差动信号线DTO+/-传送，其中，功率下降指令用于将时钟脉冲传输用接收电路44设置为功率下降模式，唤醒电压用于解除其功率下降模式。
即，在将时钟脉冲传输用接收电路44设置为功率下降的情况下，OUT传输用发送电路22通过DTO+/-的差动信号线将时钟脉冲传输用功率下降指令向OUT传输用接收电路42发送。然后，OUT传输用接收电路42包括的功率下降设置电路，在作为通过DTO+/-发送的功率下降指令、时钟脉冲传输用功率下降指令被检测出的情况下，将功率下降信号向时钟脉冲传输用接收电路44输出。然后，将时钟脉冲传输用接收电路44包括的电流·电压变换电路或比较器设置为功率下降模式。
另一方面，在将时钟脉冲传输用接收电路44的功率下降模式解除的情况下，OUT传输用发送电路22(电压驱动型驱动器)，向DTO+/-的信号线输出唤醒电压。然后OUT传输用接收电路42包括的唤醒检测电路，当检测出来自于OUT传输用发送电路22的唤醒电压时，输出用于解除OUT传输用接收电路42和时钟脉冲传输用接收电路44两者的功率下降模式的信号。
根据上面所述，也可以不通过CLK+/-的差动信号线传送功率下降指令或唤醒电压。因此可以防止对于通过CLK+/-的差动信号线所进行的时钟脉冲传输的传输性能造成不良影响。
另外，关于用于将选通脉冲用接收电路26设置为功率下降模式的功率下降指令或用于解除其功率下降指令的唤醒电压可以通过IN传输用差动信号线DTI+/-发送。另外，用于将时钟脉冲传输用接收电路设置为功率下降模式的功率下降指令和用于将数据传输用接收电路设置为功率下降模式的功率下降指令可以是不同代码的指令，也可以是相同代码的指令。
7.功率下降控制的详细说明
接下来关于功率下降控制进行详细说明。如图9、图10所示，在本实施例中定义有各种状态。在图9、图10中，装置禁止状态是将电子设备整体(主机装置和目标装置)设置为功率下降模式的状态。目标禁止状态(期间T1)是停止从主机装置向目标装置的时钟脉冲的提供，停止目标装置的所有功能的状态。时钟脉冲的停止提供是从目标变为禁止状态后进行的。
OUT空闲状态(期间T2)是OUT传输(从主机装置到目标装置的传输)的空闲状态(包传输和包传输之间的状态)。在该OUT空闲状态，因为主机侧发送电路、目标侧接收电路没有被设置为功率下降模式，所以可马上进行正常传输，但在这些电路中电流稳定地流动着，消耗电能。OUT传输状态(期间T3)是进行OUT传输的状态。
OUT禁止状态(期间T4)是OUT传输停止的状态。在该状态中，在主机侧发送电路和目标侧接收电路中稳定地流动的电流通过功率下降模式而处于截止状态，从而实现电能的节省。而且，通过主机侧发送电路向目标侧接收电路输出唤醒电压，从而解除功率下降模式，将停止的传输重新启动。
IN空闲状态(期间T5)是IN传输(从目标装置到主机装置的传输)的空闲状态。在这个IN空闲状态中，因为目标侧发送电路、主机侧接收电路没有被设置功率下降模式，所以可以马上进行正常传输，但在这些电路中，电流稳定地流动，有电能消耗。IN传输状态(期间T6)是进行IN传输的状态。
IN禁止状态(期间T7)是IN传输停止的状态。在该状态，在目标侧发送电路和主机侧接收电路中电流稳定流动着，但通过功率下降模式而变为截止状态，从而实现节电化。而且通过目标侧发送电路向主机侧接收电路输出唤醒电压，从而解除功率下降模式，使停止的传输重新启动。
另外，在图9中，“主机功能”表示主机侧的系统功能，“目标CLKIN”表示向目标装置的时钟脉冲输入的有无，“目标功能”表示目标侧的系统功能。“DTO发送”表示主机侧的DTO+/-的发送功能，“DTI接收”表示主机侧的DTI+/-的接收功能。“DTI发送”表示目标侧的DTI+/-的发送功能，“DTO接收”表示目标侧的DTO+/-的接收功能。“CLK发送”表示CLK+/-的发送功能，“CLK接收”表示CLK+/-的接收功能。而且，在图9中，“○”表示这些功能是使能状态(动作状态)，“×”表示这些功能是禁止状态(功率下降状态)。另外，“-”表示无关。并且，在图10中，“S”表示包传输的启动代码，“E”表示包传输的结束代码。这些启动代码、结束代码是利用例如8B/10B编码生成的。
在图10的C1中，OUT传输为空闲状态，在C2中，通过OUT传输包被传输。在C3中，变为OUT禁止状态，主机侧发送电路和目标侧接收电路设置为功率下降模式。在C4中，为目标禁止状态，在该状态中，如C5所示，停止CLK+/-的供给，目标装置的所有功能都停止。
在图10的C6中，IN传输为空闲状态，在C7中，通过IN传输包被传输。在C8中，为IN禁止状态，目标侧发送电路和主机侧接收电路设置为功率下降模式。在C9中，为目标禁止状态。此外，如C10、C11所示，只有在进行普通的IN传输时，目标侧才向主机侧提供STB+/-。
根据本实施例，各发送电路可将对应的各接收电路单独地设置为功率下降模式，或解除其功率下降模式。因此可在图9、图10所示的各状态中实现最优选的功率下降设置、解除，实现更智能化的功率下降控制。
8.第二结构例
接着，用图11关于本实施例的发送电路、接收电路的详细的第二结构例进行说明。此外，在图11中，和图3相同符号的电路模块的结构和动作因为和图3的第一结构例几乎相同，所以省略对其的说明。
在图11中，功率下降检测电路110包括指令译码器112和功率下降信号生成电路115。指令译码器112通过译码处理检测功率下降指令。在功率下降指令被检测出的情况下，功率下降信号生成电路115输出H电平(激活)的目标侧功率下降信号TPDW。
在通过功率下降检测电路110检测出功率下降指令、发送电路将功率下降电压输出到差动信号线(DTO+、DTO-)的情况下，功率下降设置电路120设置电流·电压变换电路90或比较器为功率下降模式。具体地说，功率下降设置电路120包括“与”电路AND1。并且当来自功率下降信号生成电路115的目标侧功率下降信号TPDW和其电压电平根据差动信号线的状态而发生变化的主机侧功率下降信号HPDW都为H电平(激活)的情况下，使功率下降信号PD为H电平(激活)输出。而且如果功率下降信号PD为H电平，则比较器100为禁止状态，并且晶体管TR3A、TR3B处于截止状态，接收电路设置为功率下降模式。
唤醒检测电路130检测出功率下降模式的解除，输出唤醒信号TWUP。具体地说，通过发送电路向差动信号线输出功率下降电压、并设置接收电路为功率下降模式后，如果检测出功率下降模式的解除则唤醒检测电路130将唤醒信号TWUP为H电平(激活)输出。而且如果唤醒信号TWUP为H电平，后级的逻辑电路(比物理层更上位层的电路)被唤醒。
接着用图12、图13的波形图对图11的第二结构例的动作进行说明。如图12的D1所示，在发送电路将功率下降指令向接收电路发送时，功率下降检测电路110检测出该功率下降指令。而且，当功率下降指令被检测出时，功率下降信号生成电路115如D2所示输出H电平的信号TPDW。
接着，如果信号PDIN为H电平，发送电路的晶体管TR2A导通，电压驱动型驱动器70和差动信号线的电连接接通。而且电压驱动型驱动器70如图12的D3所示以CMOS电压电平向差动信号线输出H电平的功率下降电压，如D4所示，信号HPDW为H电平(激活)。于是，因为信号HPDW、TPDW都为H电平，所以从功率下降设置电路120输出的功率下降信号PD，如D5所示为H电平。而且信号PD为H电平(激活)，比较器100为禁止状态，并且晶体管TR3A、TR3B截止，接收电路设置为功率下降模式。
此外，根据图8A、图8B等的说明，当信号PD为H电平，数据传输用接收电路(42、26)设置为功率下降模式的情况下，优选将时钟脉冲传输用接收电路(44、28)也设置为功率下降模式。而且，在数据传输用接收电路的功率下降模式被解除的情况下，优选将时钟脉冲传输用接收电路的功率下降模式也解除。这种情况下，例如数据传输用接收电路向时钟脉冲传输用接收电路输出信号PD，基于这个信号PD，可进行时钟脉冲传输用接收电路的功率下降模式的设置或解除。
如信号HPDW为H电平，则唤醒检测电路130中所包含的RS角虫发器电路(NAND 1、NAND2)的输出节点NA、NB如图12的D6、D7所示，分别为L电平、H电平。这时，因信号HPDW的节点ND是H电平，所以，如D8所示，唤醒检测电路130输出的唤醒信号TWUP仍为L电平(非激活)。
接着信号PDIN为L电平，如图13的E1所示，晶体管TR2A截止。据此，停止向差动信号线提供功率下降电压，功率下降模式被解除，如E2所示，差动信号线为空闲状态。而且在该空闲状态中，因发送电路的晶体管TR1A、TR1B都截止，差动信号线的电压电平为例如1V程度的低电压电平。因此如E3所示，信号HPDW为L电平，如E4所示，功率下降信号PD为L电平(非激活)。据此，比较器100变为使能状态，并且晶体管TR3A、TR3B变为导通状态，接收电路的功率下降模式被解除。而且根据用图8A、图8B等说明的那样，时钟脉冲传输用接收电路(44、28)的功率下降模式也被解除。
此外晶体管TR2A变为截止状态后，通过TR1A或TR1B的导通，可将信号HPDW设置为L电平。或者，将晶体管TR2A在一定期间导通，通过在其一定期间内电压输出电路72输出L电平的电压，可将信号HPDW设置为L电平。
信号HPDW的节点ND为L电平后，因为唤醒检测电路130的节点NB是H电平，节点NC为L电平，所以如图13的E5所示，唤醒信号TWUP为H电平。而且将唤醒信号TWUP为H电平作为触发，唤醒后级的逻辑电路(物理层电路的上位层电路)。而且如信号TWUP为H电平，其经过一定期间后，如E6所示，功率下降信号生成电路115使信号TPDW为L电平。据此，如E7、E8所示，节点NA、NB的电压分别为H电平、L电平，唤醒信号TWUP返回到L电平。
接着，对用图3、图5、图6说明的第一结构例和用图11～图13说明的第二结构例的不同点进行说明。
首先，在第一结构例中，如图5的A5所示，检测出功率下降指令，经过一定期间TD1后，脉冲信号PDPLS为L电平，据此，如A6所示，信号PD为H电平，接收电路设置为功率下降模式。
相对于此，在第二结构例中，如图12的D1、D2所示，检测出功率下降指令，信号TPDW为H电平，并且，如D3、D4所示，在发送电路向差动信号线输出H电平的功率下降电压的情况下，如D5所示，信号PD为H电平，接收电路设置为功率下降模式。
另外，在第一结构例中，如图6的B2所示，发送电路如果输出L电平的唤醒电压，则如B5所示，信号PD为L电平，接收电路的功率下降模式被解除。
与此相对，在第二结构例中，如图13的E2所示，当停止向基于发送电路的差动信号线提供功率下降电压时，如E4所示，信号PD为L电平，接收电路的功率下降模式被解除。而且，如E5所示，唤醒信号TWUP为H电平，后级的上位层的逻辑电路被唤醒。
即，在第一结构例中，只将检测出功率下降指令作为条件，进行功率下降模式的设置。因此需要用于设定图5的期间TD1、TD2的延迟电路。为什么这样说，因为如果图5的A4示出差动信号线为H电平的时间(timing：时序)，比A5示出的脉冲信号PDPLS为L电平的时间慢，则图3的保持电路122被复位，功率下降模式被解除。而且因为发送电路侧不能得知接收电路侧的信号延迟的状态，如果设置这样的延迟电路，则造成时间调整的复杂化，次序设计的困难。
与此相对，在第二结构例中，如图12的D2所示，只是检测出功率下降指令，而不进行功率下降模式的设置，如D3、D4所示，功率下降指令的检测之后，将发送电路输出了功率下降电压作为条件，进行功率下降模式的设置。即，将检测出功率下降指令作为条件，进行向功率下降模式转移的准备，将检测出功率下降电压的输出作为条件，转移到功率下降模式。这样，在第一结构例中需要的延迟电路就不需要了，使时间调整简单化，次序设计更容易化。
此外，在第二结构例中，在图12的D8的时间中，唤醒信号TWUP必须仍为L电平，另一方面，在图13的E5的时间中，唤醒信号TWUP需要为H电平。但是在图12的期间TA1和图13的期间TA2中，信号HPDW都为L电平，信号TPDW都为H电平，信号状态相同。而且在图12的D8的时间和图13的E5的时间之间的期间，时钟脉冲也停止了，必须只根据信号状态区分期间TA1和期间TA2。
因此，在第二结构例中，设置有如图11所示结构的唤醒检测电路130。即在第二结构例中，唤醒检测电路130的RS触发器电路(NAND1、NAND2)通过保持NA、NB的电压状态，可以区分图12的期间TA1和图13的期间TA2。这样，在功率下降指令被检测出，检测电路110的输出信号TPDW为H电平(激活)后，差动信号线的电压电平从功率下降电压(例如H电平)向其他的电压电平(例如1V)变化的情况下(信号HPDW从H电平向L电平变化的情况下)，唤醒检测电路130成为使唤醒信号TWUP为H电平(激活)的电路。如做成这样的电路，则在图12的D8的时间中，唤醒信号TWUP不为H电平，图13的E5的时间中唤醒信号TWUP为H电平。
9.第三结构例
接着，关于本实施例的发送电路、接收电路的详细的第三结构例用图14进行说明。另外，在图14中，和图3、图11相同符号的电路模块的结构和动作因为和图3、图11的第一、第二的结构例几乎相同，所以省略说明。
图14的第三结构例和图11的第二结构例不同的部分是发送电路的结构。具体地说，在图14中，发送电路的电流驱动型驱动器60(第一、第二电流源)包括N型(第一导电型)晶体管TR11A、TR12A和电流源IHS。而且包括N型(第一导电型)晶体管TR11B、TR12B和电流源ILS。
这里，晶体管TR11A设置于输出节点NQA和电流源IHS之间。具体地说，晶体管TR11A其栅极端子输入有输入信号DIN+，其漏极端子与输出节点NQA连接，其源极端子与电流源IHS连接。晶体管TR12A设置于输出节点NQB和电流源IHS之间。具体地说，晶体管TR12A，其栅极输入有输入信号DIN-，其漏极端子与输出节点NQB连接，其源极端子与电流源IHS连接。
晶体管TR11B设置在输出节点NQA和电流源ILS之间。具体地说，晶体管TR11B，其栅极端子输入有输入信号DIN-，其漏极端子与输出节点NQA连接，其源极端子与电流源ILS连接。晶体管TR12B设置在输出NQB和电流源ILS之间。具体地说，晶体管TR12B，其栅极端子输入有输入信号DIN+，其漏极端子与输出节点NQB连接，其源极端子与电流源ILS连接。
电流源IHS设置在晶体管TR11A、TR12A与VSS(第一电源)之间。该IHS是可使比电流源ILS更大的电流(例如500μA)流动的电流源，可由例如在栅极端子被输入第一基准电压的晶体管构成。
电流源ILS设置在晶体管TR11B、TR12B与VSS(第一电源)之间。这个ILS是可流动比电流源IHS更小的电流(例如100μA)的电流源，可由例如在栅极端子输入有比第一基准电压小的第二基准电压的晶体管构成。
如输入信号DIN+激活(H电平)、输入信号DIN-非激活(L电平)，则晶体管TR11A、TR12B导通、晶体管TR12A、TR11B截止。据此，在DTO+流动大电流(例如500μA)，在DTO-流动小电流(例如100μA)。另一方面，如输入信号DIN+非激活、输入信号DIN-激活，则晶体管TR11A、TR12B截止，晶体管TR12A、TR11B导通。据此，在DTO+上流动小电流，在DTO-上流动大电流。
另外，在图15A、图15B、图15C示出反相电路(反转电路)INV1A、INV1B的具体例。在图15A中，反相电路INV1A(INV1B)由VDD、VSS间串联连接的N型(第一导电型)，晶体管TR20、TR21构成。而且，在晶体管TR20的栅极端子与VDD(第二电源)连接，晶体管TR21的栅极端子与输入节点NIA(NIB)连接。另外，可采用负载电阻代替晶体管TR20。在图15B中，反相电路INV1A(INV1B)由VDD、VSS间的串联连接的P型(第二导电型)晶体管TR22和N型(第一导电型)晶体管TR23构成。而且，晶体管TR22、TR23的栅极端子与输入节点NIA(NIB)连接。在图15C中，反相电路INV1A(INV1B)由运算放大器OP构成。在运算放大器OP的第一输入(正侧)上输入基准电压VREF，第二输入(负侧)与输入节点NIA(NIB)连接。
在图3、图11、图14中，由晶体管TR4A(TR4B)和反相电路INV1A(INV1B)构成的电路，作为低阻抗生成电路发挥作用。通过在由该低阻抗生成电路生成的阻抗(Z1)上增补电阻RA(RB)的阻抗(Z2)，可让DTO+(DTO-)的差动信号线的特定阻抗(Z0)和接收电路的输入阻抗进行阻抗整合(Z0＝Z1+Z2)。此外，对应电子设备的种类，也存在差动信号线的长度等的改变，差动信号线的特定阻抗改变的情况。这种情况下，优选使电阻RA(RB)为可变电阻。这样，可以将由低阻抗生成电路(TR4A和INV1A电路、TR4B和INV1B电路)和电阻RA(RB)构成的电路作为阻抗调整电路发挥作用。而且，即使差动信号线的特定阻抗变化，也可进行阻抗整合。此外，在差动信号线的特定阻抗较低，只用低阻抗生成电路的输入阻抗就可进行阻抗整合等的情况下，也可以是不设置电阻RA(RB)的结构。
10.电子设备
在图16中示出本实施例的电子设备的结构例。该电子设备包括本实施例中说明的接口电路502、512、514、522、532。另外还包括基带引擎500(广义上为通信装置)、应用引擎(广义上为处理器)、照相机540(广义上为摄像装置)、或是LCD 550(广义上为显示装置)。此外，也可以省略这些的一部分的结构。根据图16的结构，可实现具有照相机功能和LCD(Liquid Crystal Display：液晶显示器)的显示功能的便携式电话机。但是本实施例的电子设备并不仅限于便携式电话机，也适用于数码相机、PDA、电子记事本、电子辞典、或便携式信息终端等各种电子设备。
如图16所示，在基带引擎500上设置的主机侧接口电路502和在应用引擎510(图形机)上设置的目标侧接口电路512之间，进行在图1～图3、图11等说明的数据传输。而且在应用引擎510上设置的主机侧接口电路514和在照相机接口520或LCD接口530上设置的目标侧接口电路522、532之间也进行在图1～图3、图11等中说明的数据传输。
便携式电话机等的便携式信息设备，是由第一设备部分、第二设备部分和连接第一、第二设备部分的铰链等连接部分构成，所述第一设备部分是由用于输入电话号码或输入文字的按钮(文字面板)构成的，所述第二设备部分是由主LCD(Liquid Crystal Display)、子LCD、或照相机(一个或多个装置)构成的。而且，图16的基带引擎500、应用引擎510、接口电路(数据传输控制装置)502、512、514可设置在第一设备部分。另外接口电路522、532、照相机接口520、LCD接口530、照相机540、LCD 550可设置在第二设备部分。而且在现有技术中第一设备部分(第一基板)和第二设备部分(第二基板)之间的数据传输可用并行总线(系统总线)进行。
相对于此，根据本实施例，第一设备部分和第二设备部分之间的数据传输可用串行总线的差动信号线进行。因此，在第一、第二设备部分的连接部分通过的配线的数量可大幅减少，连接部分的设计、安装也简易化。而且也可减少EMI噪声的发生。另外根据本实施例可以实现高智能的功率下降控制，从而可使电子设备更进一步节省电能。
此外，本发明并不限于上述实施例所说明内容，可以是各种变形实施。例如，在说明书或附图中所述作为广义或同义的用语(第一导电型、第二导电型、第一电源、第二电源、装置、时钟脉冲、数据传输、串行信号线、通信装置、处理器、摄像装置、显示装置等)被引用的用语(N型、P型、VSS、VDD、主机装置/目标装置、选通脉冲、IN传输/OUT传输、差动信号线、基带引擎、应用引擎、照相机、LCD等)可以替换为在说明书或附图中所述其他的广义或同义的用语。
另外适用于本实施例的接收电路或发送电路的接口电路也不仅限于图1等说明的内容。而且，接收电路或发送电路的具体结构也不仅限于图3、图11、图14等说明的内容。

Claims (22)

1.一种接收电路，通过差动信号线与电流驱动差动信号线的发送电路连接，其特征在于，包括：
电流·电压变换电路，基于差动信号线中流动的电流进行电流·电压变换，输出构成差动电压信号的第一电压信号、第二电压信号；
比较器，其连接至所述电流·电压变换电路，用于比较所述第一电压信号、第二电压信号，并输出输出信号；
功率下降检测电路，当所述发送电路在普通传输模式时通过电流驱动差动信号线发送功率下降指令时，基于所述比较器的比较结果，检测所发送的功率下降指令；以及
功率下降设置电路，其连接至所述功率下降检测电路、所述电流·电压变换电路、及所述比较器，当由所述功率下降检测电路检测出功率下降指令时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
2.根据权利要求1所述的接收电路，其特征在于：
所述功率下降设置电路包括保持电路，当检测出功率下降指令时，所述保持电路保持功率下降设置信息，直到解除功率下降模式，
其中，在所述保持电路中保持有功率下降设置信息时，将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
3.根据权利要求1所述的接收电路，其特征在于：
所述电流·电压变换电路包括：
第一电流源，设置在差动信号线的第一信号线侧的第一输入节点和第一电源之间；
第一可变电阻元件，设置在输出所述第一电压信号的第一电压输出节点和所述第一输入节点之间，基于所述第一输入节点的电压，可变地控制电阻；
第一电流·电压变换元件，设置在第二电源和所述第一电压输出节点之间，将在第二电源和所述第一电压输出节点之间流动的电流变换为电压；
第二电流源，设置在差动信号线的第二信号线侧的第二输入节点和第一电源之间；
第二可变电阻元件，设置在输出所述第二电压信号的第二电压输出节点和所述第二输入节点之间，基于所述第二输入节点的电压，可变地控制电阻；以及
第二电流·电压变换元件，设置在第二电源和所述第二电压输出节点之间，将在第二电源和所述第二电压输出节点间流动的电流变换为电压。
4.根据权利要求3所述的接收电路，其特征在于：
所述电流·电压变换电路还包括第一反相电路和第二反相电路，所述第一反相电路的输入与所述第一输入节点连接；所述第二反相电路的输入与所述第二输入节点连接，
其中，所述第一可变电阻元件是第一导电型的第一晶体管，其源极端子与所述第一输入节点连接，其栅极端子与所述第一反相电路的输出连接，其漏极端子与所述第一电压输出节点连接，
所述第二可变电阻元件是第一导电型的第二晶体管，其源极端子与所述第二输入节点连接，其栅极端子与所述第二反相电路的输出连接，其漏极端子与所述第二电压输出节点连接。
5.根据权利要求3所述的接收电路，其特征在于：当检测出功率下降指令时，所述功率下降设置电路将所述第一、第二电流源中流动的电流断开。
6.根据权利要求1所述的接收电路，其特征在于：
通过差动信号线与接收电路连接的所述发送电路，通过电流驱动差动信号线发送多个功率下降指令，
当由所述功率下降检测电路检测出多个功率下降指令时，所述功率下降设置电路将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
7.根据权利要求1所述的接收电路，其特征在于：
所述发送电路将通过扩展位宽的编码方式得到的特殊代码作为功率下降指令传输，
所述功率下降检测电路通过检测所述特殊代码，从而检测功率下降指令。
8.根据权利要求1所述的接收电路，其特征在于：
在通过所述功率下降检测电路检测功率下降指令、所述发送电路将功率下降电压通过电压驱动输出到差动信号线时，所述功率下降设置电路将所述电流·电压变换电路和所述比较器中的至少一个设置为功率下降模式。
9.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求1所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
10.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求2所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
11.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求3所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
12.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求6所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
13.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求7所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
14.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求8所述的接收电路，通过第一差动信号线连接在电流驱动第一差动信号线的对方装置的发送电路上；以及
发送电路，通过第二差动信号线连接在对方装置的接收电路上，电流驱动第二差动信号线，
其中，连接在所述第二差动信号线上的所述发送电路通过在普通传输模式时电流驱动所述第二差动信号线，将功率下降指令发送给对方装置的接收电路，其中，所述功率下降指令用于将对方装置的接收电路设置为功率下降模式。
15.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求1所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
16.根据权利要求15所述的接口电路，其特征在于：
所述数据传输用接收电路所包含的所述功率下降设置电路，在检测出功率下降指令、所述数据传输用发送电路将功率下降电压通过电压驱动输出到数据传输用差动信号线上时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
17.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求2所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
18.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求3所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
19.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求6所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线，连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
20.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求7所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
21.一种接口电路，包含差动信号接口，其特征在于，包括：
根据权利要求8所述的数据传输用接收电路，通过数据传输用差动信号线连接在电流驱动数据传输用差动信号线的对方装置的数据传输用发送电路上；以及
时钟脉冲传输用接收电路，通过时钟脉冲传输用差动信号线连接在电流驱动时钟脉冲传输用差动信号线的对方装置的时钟脉冲传输用发送电路上，
其中，所述数据传输用接收电路所包含的功率下降设置电路，在检测出功率下降指令时，将所述时钟脉冲传输用接收电路所包含的电流·电压变换电路和比较器中的至少一个设置为功率下降模式，其中，所述功率下降指令是通过所述数据传输用差动信号线发送的，用于将所述时钟脉冲传输用接收电路设置为功率下降模式。
22.一种电子设备，其特征在于，包括：
根据权利要求9至21中任一项所述的接口电路；以及
通信装置、处理器、摄像装置、以及显示装置中的至少一个。
CNB2004800104541A 2003-09-05 2004-09-06 接收电路、接口电路、以及电子设备 Expired - Fee Related CN100337403C (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2003314055 2003-09-05
JP314055/2003 2003-09-05
JP014412/2004 2004-01-22
JP2004014412 2004-01-22
JP065938/2004 2004-03-09
JP2004065938A JP3891185B2 (ja) 2003-09-05 2004-03-09 レシーバ回路、インターフェース回路、及び電子機器
PCT/JP2004/012933 WO2005025066A1 (ja) 2003-09-05 2004-09-06 レシーバ回路、インターフェース回路、及び電子機器

Publications (2)

Publication Number Publication Date
CN1778046A CN1778046A (zh) 2006-05-24
CN100337403C true CN100337403C (zh) 2007-09-12

Family

ID=34279563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800104541A Expired - Fee Related CN100337403C (zh) 2003-09-05 2004-09-06 接收电路、接口电路、以及电子设备

Country Status (7)

Country Link
US (1) US7535257B2 (zh)
EP (1) EP1662657B1 (zh)
JP (1) JP3891185B2 (zh)
KR (1) KR100647185B1 (zh)
CN (1) CN100337403C (zh)
DE (1) DE602004019545D1 (zh)
WO (1) WO2005025066A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
KR100768854B1 (ko) * 2005-09-29 2007-10-22 엘지전자 주식회사 저전력 기능을 구비한 이동단말기 및 그의 구동 방법
US7710188B1 (en) * 2006-01-13 2010-05-04 Marvell International Ltd. Low-noise, temperature-insensitive, voltage or current input, analog front end architecture
JP2008005114A (ja) * 2006-06-21 2008-01-10 Seiko Epson Corp 受信装置および送受信システム
JP4775308B2 (ja) * 2007-04-25 2011-09-21 株式会社日立製作所 回路ブロック間送受信回路を持つ半導体装置
US7605635B2 (en) * 2007-05-24 2009-10-20 National Semiconductor Corporation Threshold control circuitry for multiple current signal receivers
WO2008149480A1 (ja) 2007-06-05 2008-12-11 Panasonic Corporation 受信回路及びデータ伝送システム
JP4404122B2 (ja) * 2007-09-07 2010-01-27 セイコーエプソン株式会社 高速シリアルインターフェース回路及び電子機器
JP5645272B2 (ja) * 2009-11-13 2014-12-24 パナソニックＩｐマネジメント株式会社 ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
US8441299B2 (en) * 2010-01-28 2013-05-14 Peregrine Semiconductor Corporation Dual path level shifter
CN102213999B (zh) * 2010-04-12 2013-05-01 辉芒微电子（深圳）有限公司 单线接口电路
ES2649341T3 (es) * 2011-12-14 2018-01-11 Intel Corporation Unidad lógica secuencial de múltiples suministros de energía
US8885695B1 (en) * 2013-06-26 2014-11-11 Global Unichip Corporation Receiver circuit
JP6490339B2 (ja) * 2013-11-28 2019-03-27 ザインエレクトロニクス株式会社 送信装置，受信装置および送受信システム
KR102243310B1 (ko) 2014-08-19 2021-04-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9531352B1 (en) 2015-06-24 2016-12-27 Intel Corporation Latched comparator circuit
JP6766352B2 (ja) * 2015-12-15 2020-10-14 ブラザー工業株式会社 インタフェース回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245559A (ja) * 1994-02-14 1995-09-19 Motorola Inc パワーダウン機能を有する出力バッファ回路
JPH10300829A (ja) * 1997-04-30 1998-11-13 Oki Micro Design Miyazaki:Kk 半導体集積回路の入力回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132968A (ja) 1992-10-20 1994-05-13 Sharp Corp 電源制御機能を備える通信装置
JPH07264042A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 高速インタフェース回路
JPH08162942A (ja) 1994-11-29 1996-06-21 Mitsubishi Electric Corp 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム
US6188271B1 (en) * 1998-07-13 2001-02-13 Minhui Wang Fail safe bias system for a tri-state bus
US6317839B1 (en) * 1999-01-19 2001-11-13 International Business Machines Corporation Method of and apparatus for controlling supply of power to a peripheral device in a computer system
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
DE19959982C2 (de) * 1999-12-13 2001-10-04 Siemens Ag Verfahren und Anordnung zur Überwachung der Datenübertragung mittels differentiellen Übertragungsverfahren mit Gleichspannungsanteil
JP2002314397A (ja) * 2001-04-17 2002-10-25 Seiko Epson Corp 差動信号出力回路
EP1304842B1 (en) * 2001-10-19 2008-05-14 Texas Instruments Incorporated Serial differential data link with automatic power down
JP3671920B2 (ja) 2001-11-15 2005-07-13 セイコーエプソン株式会社 スキュー調整回路及びスキュー調整方法
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7170949B2 (en) * 2002-03-14 2007-01-30 Intel Corporation Methods and apparatus for signaling on a differential link
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245559A (ja) * 1994-02-14 1995-09-19 Motorola Inc パワーダウン機能を有する出力バッファ回路
JPH10300829A (ja) * 1997-04-30 1998-11-13 Oki Micro Design Miyazaki:Kk 半導体集積回路の入力回路

Also Published As

Publication number Publication date
EP1662657A1 (en) 2006-05-31
DE602004019545D1 (de) 2009-04-02
EP1662657A4 (en) 2007-01-03
KR20060035590A (ko) 2006-04-26
JP2005236930A (ja) 2005-09-02
JP3891185B2 (ja) 2007-03-14
WO2005025066A1 (ja) 2005-03-17
CN1778046A (zh) 2006-05-24
US20050088218A1 (en) 2005-04-28
US7535257B2 (en) 2009-05-19
KR100647185B1 (ko) 2006-11-23
EP1662657B1 (en) 2009-02-18

Similar Documents

Publication Publication Date Title
CN100337403C (zh) 接收电路、接口电路、以及电子设备
CN1778081A (zh) 发送电路、接收电路、接口电路及电子设备
CN1771662A (zh) 数据传输控制装置及电子设备
CN1667966A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1105323C (zh) 电源装置和液晶显示装置
CN1165850C (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1228721C (zh) 集成电路装置、电子装置
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1742438A (zh) 组合传输器
CN1283308A (zh) 半导体集成电路
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1398031A (zh) 电源装置
CN1402495A (zh) 电源控制电路、电子仪器、及其充电方法
CN1770323A (zh) 具有片上终结电路的半导体存储器装置
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1770329A (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN1385829A (zh) 显示控制器、显示装置及电子设备
CN1518226A (zh) 具有占空比校正电路的模拟延迟锁相环
CN1702640A (zh) 发送电路、数据传输控制装置及电子设备
CN1190742C (zh) 发送电路、数据传输控制装置及电子机器
CN1272763C (zh) 显示装置
CN1099753C (zh) 电源装置
CN1298107C (zh) 信号电平变换器
CN1246951C (zh) Dc/dc转换器控制电路和dc/dc转换器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070912

Termination date: 20190906