JP2005236930A - レシーバ回路、インターフェース回路、及び電子機器 - Google Patents
レシーバ回路、インターフェース回路、及び電子機器 Download PDFInfo
- Publication number
- JP2005236930A JP2005236930A JP2004065938A JP2004065938A JP2005236930A JP 2005236930 A JP2005236930 A JP 2005236930A JP 2004065938 A JP2004065938 A JP 2004065938A JP 2004065938 A JP2004065938 A JP 2004065938A JP 2005236930 A JP2005236930 A JP 2005236930A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- voltage
- current
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【解決手段】 レシーバ回路は、差動信号線(DTO+/−)に流れる電流に基づき電流・電圧変換を行い、電圧信号VS1、VS2を出力する電流・電圧変換回路90と、電圧信号VS1、VS2を比較して出力信号を出力するコンパレータ100と、トランスミッタ回路50が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合に、コンパレータ100での比較結果に基づいて、送信されたパワーダウンコマンドを検出するパワーダウン検出回路110と、パワーダウンコマンドが検出された場合に電流・電圧変換回路90及びコンパレータ100の少なくとも一方をパワーダウンモードに設定するパワーダウン設定回路120を含む。
【選択図】 図3
Description
まず図1を用いて本実施形態のインターフェース回路について説明する。なお本実施形態において、ホストデバイス10はクロックを供給する側であり、ターゲットデバイス30は、供給されたクロックをシステムクロックとして使用して動作する側である。
デバイス10に設けられ、ターゲットデバイス30には設けられていない。
DTO+/−、DTI+/−の各差動信号線を2ペア以上設ければよい。
図2に本実施形態のトランスミッタ回路(ドライバ回路)、レシーバ回路の構成例を示す。なお以下では、DTO+/−用のトランスミッタ回路、レシーバ回路の構成、動作について主に説明するが、CLK+/−、DTI+/−、STB+/−用のトランスミッタ回路、レシーバ回路の構成、動作もこれらと同様である。
図3にトランスミッタ回路、レシーバ回路の詳細な第1の構成例を示す。なおトランスミッタ回路、レシーバ回路は図3の回路要素の全てを含む必要はなく、その一部を省略する構成としてもよい。
次に図3の第1の構成例の動作を図5、図6の波形図を用いて説明する。まず通常転送モード時の動作について説明する。図5に示すように通常転送モードにおいては、信号PDINがLレベルであるため、トランジスタTR2Aはオフになる。またパワーダウン信PDがLレベルであるため、トランジスタTR3A、TR3Bはオンになる。そしてトランジスタTR2Aがオフになることで、電圧駆動型ドライバ70が差動信号線から電気的に切り離される。トランジスタTR3A、TR3Bがオンになることで、電流・電圧変換回路90には通常の動作電流が流れるようになり、通常転送を実現できる。即ち図3の構成は図4の構成と等価になる。
本実施形態では図7(A)に示すようにホストデバイス10、ターゲットデバイス30(トランスミッタ回路)に符号化回路11、31を設けることができる。符号化回路11、31は、例えばビット幅を拡張する符号化方式でデータを符号化する。このような符号化方式としては、例えば8ビットのデータを10ビットのデータに変換する8B/10B符号化などがある。この8B/10B符号化によれば図7(B)に示すように、0や1が連続するデータであっても、符号化後は信号のビット変化が多くなり、雑音などに起因する転送エラーの発生を低減できる。また8B/10B符号化によれば、ビット幅が8ビットから10ビットに拡張されているため、データ以外にも図7(C)に示すような特殊コード(制御コードと同義)を送信することが可能になる。
本実施形態によれば図1において、トランスミッタ回路22、24、46、48は、対応するレシーバ回路42、44、26、28を個別的にパワーダウンモードに設定できる。従ってクロック転送用のレシーバ回路44をパワーダウンモードに設定するためのパワーダウンコマンドや、そのパワーダウンモードを解除するためのウェイクアップ電圧を、CLK+/−の差動信号線を介して伝送することも可能である。同様にストローブ転送用(広義にはクロック転送用)のレシーバ回路28をパワーダウンモードに設定するためのパワーダウンコマンドや、そのパワーダウンモードを解除するためのウェイクアップ電圧を、STB+/−の差動信号線を介して伝送することも可能である。
次にパワーダウン制御の詳細について説明する。本実施形態では図9、図10に示すように種々の状態が定義されている。図9、図10においてデバイスディスエーブル状態は、電子機器全体(ホストデバイス及びターゲットデバイス)がパワーダウンモードに設定される状態である。ターゲットディスエーブル状態(期間T1)は、ホストデバイスからターゲットデバイスへのクロックの供給が停止し、ターゲットデバイスのあらゆる機能が停止している状態である。クロックの供給停止は、ターゲットディスエーブル状態になってから行う。
次に、本実施形態のトランスミッタ回路、レシーバ回路の詳細な第2の構成例について図11を用いて説明する。なお図11において、図3と同一符号の回路ブロックの構成及び動作は図3の第1の構成例とほぼ同様であるため説明を省略する。
次に、本実施形態のトランスミッタ回路、レシーバ回路の詳細な第3の構成例について図14を用いて説明する。なお図14において、図3、図11と同一符号の回路ブロックの構成及び動作は図3、図11の第1、第2の構成例とほぼ同様であるため説明を省略する。
図16に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したインターフェース回路502、512、514、522、532を含む。またベースバンドエンジン500(広義には通信デバイス)、アプリケーションエンジン(広義にはプロセッサ)、カメラ540(広義には撮像デバイス)、或いはLCD550(広義には表示デバイス)を含む。なおこれらの一部を省略する構成としてもよい。図16の構成によればカメラ機能とLCD(Liquid Crystal Display)の表示機能を有する携帯電話を実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。
22、24 OUT転送用、クロック転送用のトランスミッタ回路、
26、28 IN転送用、ストローブ転送用のレシーバ回路、
30 ターゲットデバイス、40 インターフェース回路、
42、44 OUT転送用、クロック転送用のレシーバ回路、
46、48 IN転送用、ストローブ転送用のトランスミッタ回路、
50 トランスミッタ回路、60 電流駆動型ドライバ、70 電圧駆動型ドライバ、
80 レシーバ回路、90 電流・電圧変換回路、100 コンパレータ、
102 レベルシフタ、104 シリアル/パラレル変換回路、 106 FIFO、
110 パワーダウン検出回路、112 コマンドデコーダ、
114 パワーダウンパルス生成回路、パワーダウン信号生成回路、
120 パワーダウン設定回路、
122 保持回路、124 遅延回路、126、128 レベルシフタ、
130 ウェイクアップ検出回路
Claims (12)
- 差動信号線を電流駆動するトランスミッタ回路に差動信号線を介して接続されるレシーバ回路であって、
差動信号線に流れる電流に基づいて電流・電圧変換を行い、差動電圧信号を構成する第1、第2の電圧信号を出力する電流・電圧変換回路と、
前記第1、第2の電圧信号を比較して、出力信号を出力するコンパレータと、
前記トランスミッタ回路が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合に、前記コンパレータでの比較結果に基づいて、送信されたパワーダウンコマンドを検出するパワーダウン検出回路と、
前記パワーダウン検出回路によりパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するパワーダウン設定回路と、
を含むことを特徴とするレシーバ回路。 - 請求項1において、
前記パワーダウン設定回路が、
パワーダウンコマンドが検出された場合に、パワーダウンモードが解除されるまでパワーダウン設定情報を保持する保持回路を含み、
前記保持回路にパワーダウン設定情報が保持されている場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。 - 請求項1又は2において、
前記電流・電圧変換回路が、
差動信号線の第1の信号線側の第1の入力ノードと第1の電源との間に設けられる第1の電流源と、
前記第1の電圧信号が出力される第1の電圧出力ノードと前記第1の入力ノードとの間に設けられ、前記第1の入力ノードの電圧に基づいて抵抗が可変に制御される第1の可変抵抗素子と、
第2の電源と前記第1の電圧出力ノードとの間に設けられ、第2の電源と前記第1の電圧出力ノードとの間に流れる電流を電圧に変換する第1の電流・電圧変換素子と、
差動信号線の第2の信号線側の第2の入力ノードと第1の電源との間に設けられる第2の電流源と、
前記第2の電圧信号が出力される第2の電圧出力ノードと前記第2の入力ノードとの間に設けられ、前記第2の入力ノードの電圧に基づいて抵抗が可変に制御される第2の可変抵抗素子と、
第2の電源と前記第2の電圧出力ノードとの間に設けられ、第2の電源と前記第2の電圧出力ノードとの間に流れる電流を電圧に変換する第2の電流・電圧変換素子とを含むことを特徴とするレシーバ回路。 - 請求項3において、
前記電流・電圧変換回路が、
その入力に、前記第1の入力ノードが接続される第1のインバータ回路と、その入力に、前記第2の入力ノードが接続される第2のインバータ回路を更に含み、
前記第1の可変抵抗素子が、
そのソース端子に、前記第1の入力ノードが接続され、そのゲート端子に、前記第1のインバータ回路の出力が接続され、そのドレイン端子に前記第1の電圧出力ノードが接続される第1導電型の第1のトランジスタであり、
前記第2の可変抵抗素子が、
そのソース端子に、前記第2の入力ノードが接続され、そのゲート端子に、前記第2のインバータ回路の出力が接続され、そのドレイン端子に前記第2の電圧出力ノードが接続される第1導電型の第2のトランジスタであることを特徴とするレシーバ回路。 - 請求項3又は4において、
前記パワーダウン設定回路が、
パワーダウンコマンドが検出された場合に、前記第1、第2の電流源に流れる電流をオフにすることを特徴とするレシーバ回路。 - 請求項1乃至5のいずれかにおいて、
レシーバ回路に差動信号線を介して接続される前記トランスミッタ回路が、
差動信号線を電流駆動することにより複数のパワーダウンコマンドを送信し、
前記パワーダウン設定回路が、
前記パワーダウン検出回路により複数のパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。 - 請求項1乃至6のいずれかにおいて、
前記トランスミッタ回路が、
ビット幅を拡張する符号化方式により得られる特殊コードを、パワーダウンコマンドとして転送し、
前記パワーダウン検出回路が、
前記特殊コードを検出することで、パワーダウンコマンドを検出することを特徴とするレシーバ回路。 - 請求項1乃至7のいずれかにおいて、
前記パワーダウン設定回路が、
前記パワーダウン検出回路によりパワーダウンコマンドが検出され、前記トランスミッタ回路がパワーダウン電圧を電圧駆動で差動信号線に出力した場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。 - 差動信号インターフェースを備えたインターフェース回路であって、
第1の差動信号線を電流駆動する相手デバイスのトランスミッタ回路に、第1の差動信号線を介して接続される請求項1乃至8のいずれかのレシーバ回路と、
相手デバイスのレシーバ回路に第2の差動信号線を介して接続され、第2の差動信号線を電流駆動するトランスミッタ回路とを含み、
前記第2の差動信号線に接続される前記トランスミッタ回路が、
相手デバイスのレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドを、通常転送モード時に前記第2の差動信号線を電流駆動することにより、相手デバイスのレシーバ回路に送信することを特徴とするインターフェース回路。 - 差動信号インターフェースを備えたインターフェース回路であって、
データ転送用の差動信号線を電流駆動する相手デバイスのデータ転送用のトランスミッタ回路に、データ転送用の差動信号線を介して接続される請求項1乃至8のいずれかのデータ転送用のレシーバ回路と、
クロック転送用の差動信号線を電流駆動する相手デバイスのクロック転送用のトランスミッタ回路に、クロック転送用の差動信号線を介して接続されるクロック転送用のレシーバ回路とを含み、
前記データ転送用のレシーバ回路に含まれるパワーダウン設定回路が、
前記データ転送用の差動信号線を介して送信されるパワーダウンコマンドとして、前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出された場合には、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするインターフェース回路。 - 請求項10において、
前記データ転送用のレシーバ回路に含まれる前記パワーダウン設定回路が、
前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出され、前記データ転送用のトランスミッタ回路がパワーダウン電圧を電圧駆動でデータ転送用の差動信号線に出力した場合に、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするインターフェース回路。 - 請求項9乃至11のいずれかのインターフェース回路と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも1つと、
を含むことを特徴とする電子機器。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065938A JP3891185B2 (ja) | 2003-09-05 | 2004-03-09 | レシーバ回路、インターフェース回路、及び電子機器 |
EP04787637A EP1662657B1 (en) | 2003-09-05 | 2004-09-06 | Receiver circuit, interface circuit and electronic device |
KR1020057019551A KR100647185B1 (ko) | 2003-09-05 | 2004-09-06 | 리시버 회로, 인터페이스 회로, 및 전자 기기 |
DE602004019545T DE602004019545D1 (de) | 2003-09-05 | 2004-09-06 | Empfängerschaltung, schnittstellenschaltung und elektronsiche einrichtung |
PCT/JP2004/012933 WO2005025066A1 (ja) | 2003-09-05 | 2004-09-06 | レシーバ回路、インターフェース回路、及び電子機器 |
CNB2004800104541A CN100337403C (zh) | 2003-09-05 | 2004-09-06 | 接收电路、接口电路、以及电子设备 |
US10/934,529 US7535257B2 (en) | 2003-09-05 | 2004-09-07 | Receiver circuit, interface circuit, and electronic instrument |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003314055 | 2003-09-05 | ||
JP2004014412 | 2004-01-22 | ||
JP2004065938A JP3891185B2 (ja) | 2003-09-05 | 2004-03-09 | レシーバ回路、インターフェース回路、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236930A true JP2005236930A (ja) | 2005-09-02 |
JP3891185B2 JP3891185B2 (ja) | 2007-03-14 |
Family
ID=34279563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065938A Expired - Fee Related JP3891185B2 (ja) | 2003-09-05 | 2004-03-09 | レシーバ回路、インターフェース回路、及び電子機器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7535257B2 (ja) |
EP (1) | EP1662657B1 (ja) |
JP (1) | JP3891185B2 (ja) |
KR (1) | KR100647185B1 (ja) |
CN (1) | CN100337403C (ja) |
DE (1) | DE602004019545D1 (ja) |
WO (1) | WO2005025066A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021986A (ja) * | 2007-05-24 | 2009-01-29 | Natl Semiconductor Corp <Ns> | 複数の電流信号受信器に対するスレッシュホールド制御回路 |
US8301093B2 (en) | 2007-06-05 | 2012-10-30 | Panasonic Corporation | Receiver circuit and data transmission system |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3807406B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3807407B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
KR100768854B1 (ko) * | 2005-09-29 | 2007-10-22 | 엘지전자 주식회사 | 저전력 기능을 구비한 이동단말기 및 그의 구동 방법 |
US7710188B1 (en) * | 2006-01-13 | 2010-05-04 | Marvell International Ltd. | Low-noise, temperature-insensitive, voltage or current input, analog front end architecture |
JP2008005114A (ja) * | 2006-06-21 | 2008-01-10 | Seiko Epson Corp | 受信装置および送受信システム |
JP4775308B2 (ja) * | 2007-04-25 | 2011-09-21 | 株式会社日立製作所 | 回路ブロック間送受信回路を持つ半導体装置 |
JP4404122B2 (ja) * | 2007-09-07 | 2010-01-27 | セイコーエプソン株式会社 | 高速シリアルインターフェース回路及び電子機器 |
JP5645272B2 (ja) * | 2009-11-13 | 2014-12-24 | パナソニックIpマネジメント株式会社 | ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法 |
US8441299B2 (en) * | 2010-01-28 | 2013-05-14 | Peregrine Semiconductor Corporation | Dual path level shifter |
CN102213999B (zh) * | 2010-04-12 | 2013-05-01 | 辉芒微电子(深圳)有限公司 | 单线接口电路 |
ES2649341T3 (es) * | 2011-12-14 | 2018-01-11 | Intel Corporation | Unidad lógica secuencial de múltiples suministros de energía |
US8885695B1 (en) * | 2013-06-26 | 2014-11-11 | Global Unichip Corporation | Receiver circuit |
JP6490339B2 (ja) * | 2013-11-28 | 2019-03-27 | ザインエレクトロニクス株式会社 | 送信装置,受信装置および送受信システム |
KR102243310B1 (ko) | 2014-08-19 | 2021-04-23 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US9531352B1 (en) | 2015-06-24 | 2016-12-27 | Intel Corporation | Latched comparator circuit |
JP6766352B2 (ja) * | 2015-12-15 | 2020-10-14 | ブラザー工業株式会社 | インタフェース回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132968A (ja) | 1992-10-20 | 1994-05-13 | Sharp Corp | 電源制御機能を備える通信装置 |
US5546021A (en) * | 1994-02-14 | 1996-08-13 | Motorola, Inc. | 3-state bicmos output buffer having power down capability |
JPH07264042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 高速インタフェース回路 |
JPH08162942A (ja) | 1994-11-29 | 1996-06-21 | Mitsubishi Electric Corp | 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム |
JP3835884B2 (ja) * | 1997-04-30 | 2006-10-18 | 株式会社 沖マイクロデザイン | 半導体集積回路の入力回路 |
US6188271B1 (en) * | 1998-07-13 | 2001-02-13 | Minhui Wang | Fail safe bias system for a tri-state bus |
US6317839B1 (en) * | 1999-01-19 | 2001-11-13 | International Business Machines Corporation | Method of and apparatus for controlling supply of power to a peripheral device in a computer system |
US6320406B1 (en) * | 1999-10-04 | 2001-11-20 | Texas Instruments Incorporated | Methods and apparatus for a terminated fail-safe circuit |
DE19959982C2 (de) * | 1999-12-13 | 2001-10-04 | Siemens Ag | Verfahren und Anordnung zur Überwachung der Datenübertragung mittels differentiellen Übertragungsverfahren mit Gleichspannungsanteil |
JP2002314397A (ja) * | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 差動信号出力回路 |
EP1304842B1 (en) * | 2001-10-19 | 2008-05-14 | Texas Instruments Incorporated | Serial differential data link with automatic power down |
JP3671920B2 (ja) | 2001-11-15 | 2005-07-13 | セイコーエプソン株式会社 | スキュー調整回路及びスキュー調整方法 |
US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
US7170949B2 (en) * | 2002-03-14 | 2007-01-30 | Intel Corporation | Methods and apparatus for signaling on a differential link |
US6593801B1 (en) * | 2002-06-07 | 2003-07-15 | Pericom Semiconductor Corp. | Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines |
-
2004
- 2004-03-09 JP JP2004065938A patent/JP3891185B2/ja not_active Expired - Fee Related
- 2004-09-06 EP EP04787637A patent/EP1662657B1/en not_active Expired - Fee Related
- 2004-09-06 KR KR1020057019551A patent/KR100647185B1/ko not_active IP Right Cessation
- 2004-09-06 CN CNB2004800104541A patent/CN100337403C/zh not_active Expired - Fee Related
- 2004-09-06 WO PCT/JP2004/012933 patent/WO2005025066A1/ja active Application Filing
- 2004-09-06 DE DE602004019545T patent/DE602004019545D1/de active Active
- 2004-09-07 US US10/934,529 patent/US7535257B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021986A (ja) * | 2007-05-24 | 2009-01-29 | Natl Semiconductor Corp <Ns> | 複数の電流信号受信器に対するスレッシュホールド制御回路 |
US8301093B2 (en) | 2007-06-05 | 2012-10-30 | Panasonic Corporation | Receiver circuit and data transmission system |
Also Published As
Publication number | Publication date |
---|---|
EP1662657A1 (en) | 2006-05-31 |
DE602004019545D1 (de) | 2009-04-02 |
EP1662657A4 (en) | 2007-01-03 |
KR20060035590A (ko) | 2006-04-26 |
JP3891185B2 (ja) | 2007-03-14 |
WO2005025066A1 (ja) | 2005-03-17 |
CN1778046A (zh) | 2006-05-24 |
CN100337403C (zh) | 2007-09-12 |
US20050088218A1 (en) | 2005-04-28 |
US7535257B2 (en) | 2009-05-19 |
KR100647185B1 (ko) | 2006-11-23 |
EP1662657B1 (en) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3807407B2 (ja) | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 | |
JP3807406B2 (ja) | データ転送制御装置及び電子機器 | |
JP3891185B2 (ja) | レシーバ回路、インターフェース回路、及び電子機器 | |
JP3809839B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP4816152B2 (ja) | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 | |
JP2008005114A (ja) | 受信装置および送受信システム | |
JP5277595B2 (ja) | 回路を含む装置、デバイス、送受信システム、および、制御方法 | |
JP2007019648A (ja) | データ転送制御装置及び電子機器 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP4857617B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP2006332763A (ja) | トランシーバ、表示ドライバ及び電子機器 | |
JP5067343B2 (ja) | 差動増幅回路、高速シリアルインターフェース回路、集積回路装置及び電子機器 | |
US20080079414A1 (en) | Unit operable in a plurality of operating modes, device, and transmitting/receiving system | |
JP2006311176A (ja) | クロック検出回路ならびにそれを用いた信号処理回路、情報端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3891185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |