CN109787610A - 一种实现全双工通讯的接口电路及方法 - Google Patents
一种实现全双工通讯的接口电路及方法 Download PDFInfo
- Publication number
- CN109787610A CN109787610A CN201811571231.2A CN201811571231A CN109787610A CN 109787610 A CN109787610 A CN 109787610A CN 201811571231 A CN201811571231 A CN 201811571231A CN 109787610 A CN109787610 A CN 109787610A
- Authority
- CN
- China
- Prior art keywords
- signal
- drive module
- sent
- duplication
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 230000008054 signal transmission Effects 0.000 claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000010076 replication Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005577 local transmission Effects 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
Abstract
本发明涉及集成电路设计技术领域,提出了一种能实现全双工通讯的接口电路及方法,该电路包括主机(source)和从机(sink)以及它们互连的差分线缆,其中主机、从机均包括发送驱动模块、接收模块、发送驱动模块复制。发送驱动模块与差分线缆连接,负责将主机(从机)端待发送的信号驱动到差分线缆上。发送驱动模块复制与发送驱动模块完全相同,与接收模块连接,负责将发送驱动模块驱动输出的信号复制到接收摸块。接收模块与发送驱动模块复制以及差分线缆连接,由于差分线缆上同时存在主机、从机端驱动的信号,接收模块减去发送驱动模块复制驱动输出的信号,这样就能接收到有效的信号,从而实现全双工通讯的功能。
Description
技术领域
本发明涉及集成电路设计技术领域,特别是涉及串行接口数据传输系统中,能实现全双工通讯的接口电路及方法。
背景技术
高速串行接口数据传输系统中,除了传输高速数据信号的主通道(主机(source)传输给从机(sink)),通常情况下还会有一条低速辅助通道,用来作为主机向从机传输控制、命令信号、从机向主机传输应答信号的通路。传统的辅助通道设计通常采用半双工通讯架构(例eDP1.4),如图1所示,主机100通过一对差分线缆111、112与从机115相连,发送驱动模块101、116分别与接收模块102、117线与。主机向从机传输控制、命令信号时,主机端发送驱动模块101使能、接收模块102禁能,从机端发送驱动模块116禁能、接收模块117使能。从机向主机传输应答信号时,从机端发送驱动模块116使能、接收模块117禁能,主机端发送驱动模块101禁能、接收模块102使能。即主机和从机通过分时复用差分总线,以半双工的方式进行双向通讯。另一方面,全双工通讯方式即主机向从机发送信号的同时从机也可以向主机发送信号,相对半双工通讯方式显著的提高了传输效率。由于全双工通讯时,差分线缆上同时存在主机端、从机端驱动的信号,对于接收模块来说,必须将本地发送驱动模块驱动输出的信号予以消除,才能接收到有效的信号,实现全双工通讯的功能。
鉴于此,有必要对半双工通讯架构做一定修改,设计一种能实现全双工通讯的接口电路,以提高高速串行接口数据传输系统中辅助通道的传输效率。
发明内容
本发明的目的在于克服上述现有技术的不足,提供一种实现全双工通讯的接口电路及方法。
为实现上述目的,本发明的技术方案是:
本发明一方面提供了一种实现全双工通讯的接口电路,包括主机和从机,主机包括主发送驱动模块、主接收模块;从机包括从发送驱动模块、从接收模块;主发送驱动模块的输出端和从发送驱动模块的输出端之间通过信号传输线路相连接;主发送驱动模块的输入端用于接收主机的待发送信号并将该待发送信号生成去往信号传输线路的第一信号;从发送驱动模块的输入端用于接收从机的待发送信号并将该待发送信号生成去往信号传输线路的第二信号;主接收模块的输入端和从接收模块的输入端均和信号传输线路相连接,用以接收信号传输线路中的信号;
所述主机还包括主发送驱动模块复制,从机还包括从发送驱动模块复制;
主发送驱动模块复制的输入端用于同步接收主机的待发送信号,并将该待发送信号生成第一信号,以作为主接收模块的输入信号之一;
从发送驱动模块复制的输入端用于同步接收从机的待发送信号,并将该待发送信号生成第二信号,以作为从接收模块的输入信号之一;
主接收模块根据其所接收到的信号传输线路中的信号以及第一信号,以消除第一信号;
从接收模块根据其所接收到的信号传输线路中的信号以及第二信号,以消除第二信号。
所述主发送驱动模块和从从发送驱动模块相同,均包括NMOS差分对M1、M2,电流源I1、电阻负载R1、R2,所述NMOS差分对M1、M2的源端与所述电流源I1连接,所述NMOS差分对M1、M2的漏端与所述电阻负载R1、R2连接,形成一个全差分放大器。
所述主发送驱动模块复制和从从发送驱动模块复制相同,均包括NMOS差分对M2、M3,电流源I2、电阻负载R3、R4,所述NMOS差分对M2、M3的源端与所述电流源I2连接,所述NMOS差分对M2、M3的漏端与所述电阻负载R3、R4连接,形成一个全差分放大器。
所述主接收模块和从接收模块相同,均包括NMOS差分对M5、M6,NMOS差分对M7、M8,电流源I3,电流源I4,电阻负载R5、R6,所述NMOS差分对M5、M6的源端与所述电流源I3 连接,所述NMOS差分对M5、M6的漏端与所述电阻负载R5、R6连接,所述NMOS差分对M7、 M8的源端与所述电流源I4连接,所述NMOS差分对M7、M8的漏端与所述电阻负载R6、R5连接,形成一个全差分差模比较器。
所述信号传输线路为差分线缆。
本发明另一方面还提供了一种实现全双工通讯的方法,包括:
在主机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第一信号,发送驱动模块复制将该待发送信号成生成去往主机的接收模块的第一信号;
在从机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第二信号,发送驱动模块复制将该待发送信号成生成去往从机的接收模块的第一信号;
主机的接收模块分别接收信号传输线路中的信号以及主机的发送驱动模块复制所发送来的第一信号,以消除第一信号。
从机的接收模块分别接收信号传输线路中的信号以及从机的发送驱动模块复制所发送来的第二信号,以消除第二信号。
本发明与现有技术相比,其有益效果在于:
本发明的全双工通讯电路的接收模块除接收差分线缆上对方发送过来的信号,同时还接收本地发送驱动模块复制驱动输出的信号。由于发送驱动模块复制与发送驱动模块完全相同,使得发送驱动模块复制驱动输出的信号与发送驱动模块驱动输出的信号完全相同。这样,接收模块只需要将差分线缆上的信号减去发送驱动模块复制驱动输出的信号即可得到对方实际发送过来的信号,从而实现全双工通讯。采用发明的全双工通讯接口电路,能使高速串行接口数据传输系统中的辅助通道的传输效率更高,即对于主机或从机端来说,均能实现向对方发送信号的同时接受对方的发送过来信号,而不是分时复用。
附图说明
图1是传统的半双工通讯架构图;
图2是本发明实施例提供的的全双工通讯接口电路架构图;
图3是本发明实施例提供的全双工通讯接口电路图。
具体实施方式
下面结合附图和具体实施方式对本发明的内容做进一步详细说明。
实施例:
图2为发明的全双工通讯接口电路架构,包括主机(source)200和从机(sink)214以及它们互连的差分线缆212、213,其中主机200包括发送驱动模块201、发送驱动模块复制202、接收模块203,其中从机214包括发送驱动模块215、发送驱动模块复制216、接收模块217。
发送驱动模块201与差分线缆连接212、213连接,负责将主机200待发送的差分信号 204、205驱动到差分线缆212、213上。
接收模块203与差分线缆212、213连接,负责接收差分线缆212、213上的信号。由于差分线缆212、213上同时存在主机200、从机214驱动的信号,对于接收模块203来说,必须减去其中主机200驱动输出的信号分量(回声消除技术),才能接收到从机214发送过来的有效的信号,从而实现全双工通讯的功能。
为此,在本实施例中,发送驱动模块复制202与接收模块203连接,负责将发送驱动模块201驱动输出的信号复制到接收摸块203,以实现接收模块203回声消除。
发送驱动模块215与差分线缆连接212、213连接,负责将从机214待发送的差分信号 218、219驱动到差分线缆212、213上。
接收模块217与差分线缆212、213连接,负责接收差分线缆212、213上的信号。由于差分线缆212、213上同时存在主机200、从机214驱动的信号,对于接收模块217来说,必须减去其中从机214驱动输出的信号分量(回声消除技术),才能接收到主机200发送过来的有效的信号,从而实现全双工通讯的功能。
同理,在本实施例中,发送驱动模块复制216与接收模块217连接,负责将发送驱动模块215驱动输出的信号复制到接收摸块217,以实现接收模块217回声消除。
由此可知,本发明的全双工通讯电路的接收模块除接收差分线缆上对方发送过来的信号,同时还接收本地发送驱动模块复制驱动输出的信号。由于发送驱动模块复制与发送驱动模块完全相同,使得发送驱动模块复制驱动输出的信号与发送驱动模块驱动输出的信号完全相同。这样,接收模块只需要将差分线缆上的信号减去发送驱动模块复制驱动输出的信号即可得到对方实际发送过来的信号,从而实现全双工通讯。采用发明的全双工通讯接口电路,能使高速串行接口数据传输系统中的辅助通道的传输效率更高,即对于主机或从机端来说,均能实现向对方发送信号的同时接受对方的发送过来信号,而不是分时复用。
如图3所示,在一个具体的实施例中,主机200的发送驱动模块201与从机214的发送驱动模块215完全相同:包括NMOS差分对M1、M2,电流源I1,电阻负载R1、R2,所述NMOS 差分对M1、M2的源端与所述电流源I1连接,所述NMOS差分对M1、M2的漏端与所述电阻负载R1、R2连接,形成一个全差分放大器。
在其中一个实施例中,电阻负载R1=R2=50Ω,以与常用的差分线缆阻抗匹配。
如图3所示,在一个具体的实施例中,主机200的发送驱动模块复制202与从机214的发送驱动模块复制216完全相同:包括NMOS差分对M2、M3,电流源I2,电阻负载R3、R4,所述NMOS差分对M2、M3的源端与所述电流源I2连接,所述NMOS差分对M2、M3的漏端与所述电阻负载R3、R4连接,形成一个全差分放大器。
在其中一个实施例中,为了保证发送驱动模块复制202、216驱动输出的信号分别与发送驱动模块201、215驱动输出的信号完全相同,设计R1=R2=R3=R4=50Ω、W、LM1=W、LM2=W、 LM3=W、LM4、I1=2*I2。
在其中一个实施例中,为了保证发送驱动模块复制202、216驱动输出的信号分别与发送驱动模块201、215驱动输出的信号完全相同,设计R1=R2=50Ω=2*R3=2*R4、W、LM1=W、LM2=W、LM3=W、LM4、I1=I2。
如图3所示,在一个具体的实施例中,主机200的接收模块203与从机214的接收模块 217完全相同:包括NMOS差分对M5、M6,NMOS差分对M7、M8,电流源I3,电流源I4,电阻负载R5、R6,所述NMOS差分对M5、M6的源端与所述电流源I3连接,所述NMOS差分对M5、 M6的漏端与所述电阻负载R5、R6连接,所述NMOS差分对M7、M8的源端与所述电流源I4连接,所述NMOS差分对M7、M8的漏端与所述电阻负载R6、R5连接,形成一个全差分差模比较器。
在其中一个实施例中,为了保证接收模块203、217分别减去发送驱动模块复制202、216 驱动输出的信号即可实现有效接收对方发送的信号,设R5=R6、W、LM5=W、LM6=W、LM7=W、 LM8、I3=I4。
相应地,本实施例还提供了一种实现全双工通讯的方法,包括:
在主机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第一信号,发送驱动模块复制将该待发送信号成生成去往主机的接收模块的第一信号;
在从机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第二信号,发送驱动模块复制将该待发送信号成生成去往从机的接收模块的第一信号;
主机的接收模块分别接收信号传输线路中的信号以及主机的发送驱动模块复制所发送来的第一信号,以消除第一信号。
从机的接收模块分别接收信号传输线路中的信号以及从机的发送驱动模块复制所发送来的第二信号,以消除第二信号。
上述实施例只是为了说明本发明的技术构思及特点,其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所做出的等效的变化或修饰,都应涵盖在本发明的保护范围内。
Claims (10)
1.一种实现全双工通讯的接口电路,包括主机和从机,主机包括主发送驱动模块、主接收模块;从机包括从发送驱动模块、从接收模块;其特征在于,
主发送驱动模块的输出端和从发送驱动模块的输出端之间通过信号传输线路相连接;
主发送驱动模块的输入端用于接收主机的待发送信号并将该待发送信号生成去往信号传输线路的第一信号;
从发送驱动模块的输入端用于接收从机的待发送信号并将该待发送信号生成去往信号传输线路的第二信号;
主接收模块的输入端和从接收模块的输入端均和信号传输线路相连接,用以接收信号传输线路中的信号;
所述主机还包括主发送驱动模块复制,从机还包括从发送驱动模块复制;
主发送驱动模块复制的输入端用于同步接收主机的待发送信号,并将该待发送信号生成第一信号,以作为主接收模块的输入信号之一;
从发送驱动模块复制的输入端用于同步接收从机的待发送信号,并将该待发送信号生成第二信号,以作为从接收模块的输入信号之一;
主接收模块根据其所接收到的信号传输线路中的信号以及第一信号,以消除第一信号;
从接收模块根据其所接收到的信号传输线路中的信号以及第二信号,以消除第二信号。
2.如权利要求1所述的实现全双工通讯的接口电路,其特征在于,所述主发送驱动模块和从从发送驱动模块相同,均包括NMOS差分对M1、M2,电流源I1,电阻负载R1、R2,所述NMOS差分对M1、M2的源端与所述电流源I1连接,所述NMOS差分对M1、M2的漏端与所述电阻负载R1、R2连接,形成一个全差分放大器。
3.如权利要求1或2所述的实现全双工通讯的接口电路,其特征在于,所述主发送驱动模块复制和从从发送驱动模块复制相同,均包括NMOS差分对M2、M3,电流源I2,电阻负载R3、R4,所述NMOS差分对M2、M3的源端与所述电流源I2连接,所述NMOS差分对M2、M3的漏端与所述电阻负载R3、R4连接,形成一个全差分放大器。
4.如权利要求1或2所述的实现全双工通讯的接口电路,其特征在于,所述主接收模块和从接收模块相同,均包括NMOS差分对M5、M6,NMOS差分对M7、M8,电流源I3,电流源I4、电阻负载R5、R6,所述NMOS差分对M5、M6的源端与所述电流源I3连接,所述NMOS差分对M5、M6的漏端与所述电阻负载R5、R6连接,所述NMOS差分对M7、M8的源端与所述电流源I4连接,所述NMOS差分对M7、M8的漏端与所述电阻负载R6、R5连接,形成一个全差分差模比较器。
5.如权利要求1所述的实现全双工通讯的接口电路,其特征在于,所述信号传输线路为差分线缆。
6.一种实现全双工通讯的方法,其特征在于,包括:
在主机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第一信号,发送驱动模块复制将该待发送信号成生成去往主机的接收模块的第一信号;
在从机的发送驱动模块以及发送驱动模块复制同时输入待发送信号,发送驱动模块将该待发送信号成生成去往信号传输线路的第二信号,发送驱动模块复制将该待发送信号成生成去往从机的接收模块的第一信号;
主机的接收模块分别接收信号传输线路中的信号以及主机的发送驱动模块复制所发送来的第一信号,以消除第一信号。
从机的接收模块分别接收信号传输线路中的信号以及从机的发送驱动模块复制所发送来的第二信号,以消除第二信号。
7.如权利要求6所述的实现全双工通讯的方法,其特征在于,所述主机的发送驱动模块和从机的发送驱动模块相同,均包括NMOS差分对M1、M2,电流源I1,电阻负载R1、R2,所述NMOS差分对M1、M2的源端与所述电流源I1连接,所述NMOS差分对M1、M2的漏端与所述电阻负载R1、R2连接,形成一个全差分放大器。
8.如权利要求6或7所述的实现全双工通讯的方法,其特征在于,所述主机的发送驱动模块复制和从机的发送驱动模块复制相同,均包括NMOS差分对M2、M3,电流源I2,电阻负载R3、R4,所述NMOS差分对M2、M3的源端与所述电流源I2连接,所述NMOS差分对M2、M3的漏端与所述电阻负载R3、R4连接,形成一个全差分放大器。
9.如权利要求6或7所述的实现全双工通讯的方法,其特征在于,所述主机的接收模块和从机的接收模块相同,均包括NMOS差分对M5、M6,NMOS差分对M7、M8,电流源I3,电流源I4,电阻负载R5、R6,所述NMOS差分对M5、M6的源端与所述电流源I3连接,所述NMOS差分对M5、M6的漏端与所述电阻负载R5、R6连接,所述NMOS差分对M7、M8的源端与所述电流源I4连接,所述NMOS差分对M7、M8的漏端与所述电阻负载R6、R5连接,形成一个全差分差模比较器。
10.如权利要求6所述的实现全双工通讯的方法,其特征在于,所述信号传输线路为差分线缆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571231.2A CN109787610A (zh) | 2018-12-21 | 2018-12-21 | 一种实现全双工通讯的接口电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571231.2A CN109787610A (zh) | 2018-12-21 | 2018-12-21 | 一种实现全双工通讯的接口电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109787610A true CN109787610A (zh) | 2019-05-21 |
Family
ID=66497520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811571231.2A Pending CN109787610A (zh) | 2018-12-21 | 2018-12-21 | 一种实现全双工通讯的接口电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109787610A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112087359A (zh) * | 2020-09-28 | 2020-12-15 | 北京东土科技股份有限公司 | 一种串行通信系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102694540A (zh) * | 2011-03-24 | 2012-09-26 | 川崎微电子股份有限公司 | 差分输出缓冲器 |
CN102739384A (zh) * | 2011-03-30 | 2012-10-17 | Nxp股份有限公司 | 全双工通信电路及其方法 |
CN107210777A (zh) * | 2015-01-05 | 2017-09-26 | 美国莱迪思半导体公司 | 全双工通信中的增强的回波消除 |
CN107800654A (zh) * | 2016-08-31 | 2018-03-13 | 美国莱迪思半导体公司 | 具有合并的馈通电容和前馈均衡的线路驱动器装置 |
-
2018
- 2018-12-21 CN CN201811571231.2A patent/CN109787610A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102694540A (zh) * | 2011-03-24 | 2012-09-26 | 川崎微电子股份有限公司 | 差分输出缓冲器 |
CN102739384A (zh) * | 2011-03-30 | 2012-10-17 | Nxp股份有限公司 | 全双工通信电路及其方法 |
CN107210777A (zh) * | 2015-01-05 | 2017-09-26 | 美国莱迪思半导体公司 | 全双工通信中的增强的回波消除 |
CN107800654A (zh) * | 2016-08-31 | 2018-03-13 | 美国莱迪思半导体公司 | 具有合并的馈通电容和前馈均衡的线路驱动器装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112087359A (zh) * | 2020-09-28 | 2020-12-15 | 北京东土科技股份有限公司 | 一种串行通信系统 |
CN112087359B (zh) * | 2020-09-28 | 2022-03-18 | 北京东土科技股份有限公司 | 一种串行通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60169253A (ja) | マスタ−・スレ−ブ形シリ−ズ構造を有する通信網 | |
CN203705928U (zh) | 交直流电源供应器的主从控制系统 | |
CN110334044A (zh) | 一种mipi dphy发送电路及设备 | |
CN109787610A (zh) | 一种实现全双工通讯的接口电路及方法 | |
CN104216855A (zh) | 一种usb转rs-485有源隔离转换器 | |
CN208874300U (zh) | 一种储能逆变器并机同步信号电路 | |
CN205336276U (zh) | 一种基于多绕组耦合电感电力线载波通讯系统 | |
CN1964245B (zh) | 一种rs485面向字符的同步串行通信总线空闲时的抗干扰装置 | |
CN105610511A (zh) | 一种传输速率32Kbps~80Mbps收发一体SFP光模块 | |
CN213342241U (zh) | 一种半双工差分总线隔离中继装置和数据线路传输系统 | |
CN103312407B (zh) | 一种星载设备间时频信号的高精度传输方法 | |
CN112118084A (zh) | 一种半双工差分总线隔离中继装置和数据线路传输系统 | |
CN205081316U (zh) | 一种usb3.0延长线 | |
CN108650100B (zh) | 一种srio与网络接口的转换器设计方法 | |
CN106301450A (zh) | 用于半双工通讯的中继电路及半双工通讯线路 | |
CN207637147U (zh) | 一种基于一个Uart口的多路RS485接口通信电路 | |
JPH0669911A (ja) | データ伝送回路 | |
CN206498435U (zh) | 一种用于集群Cache同步的装置 | |
CN220122954U (zh) | 一种mes系统集成输出接口组件 | |
CN105471477A (zh) | 一种基于多绕组耦合电感电力线载波通讯系统及方法 | |
CN206164659U (zh) | 两总线传输装置 | |
CN208479658U (zh) | G.fast中继器及G.fast网络系统 | |
CN209842615U (zh) | SPI-FlexRay接口转换模块 | |
CN103391383A (zh) | 一种有线数话远传模块及其实现方法 | |
CN204733180U (zh) | Hdlc-mvb网关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |