CN1964245B - 一种rs485面向字符的同步串行通信总线空闲时的抗干扰装置 - Google Patents

Abstract

一种RS485面向字符的同步串行通信总线空闲时的抗干扰装置，包括进行通信的双方：一个负责发送数据的主设备，一个负责接受数据从设备，它们采用RS485标准接口作为物理接口，通讯协议采用面向字符的同步串行通信协议。本发明对通用RS485面向字符的同步串行通讯总线增加两路控制信号，并将这两路信号与数据信号进行简单有效的逻辑组合，有效的抑制了总线空闲时由于干扰的作用而产生的误同步和误接收问题，从而大大提高了通信的效率和抗干扰性能。

Description

一种RS485面向字符的同步串行通信总线空闲时的抗干扰装置 

技术领域

本发明涉及工业控制系统中应用RS485面向字符的同步串行通讯的一种抗干扰装置。 

背景技术

RS485是一种平衡传输方式的串行通讯接口标准。它采用的是平衡发送，差分接收的方式，具有传输速率高，传输距离远的特点。广泛应用于通信、航空、交通等领域。 

面向字符的同步串行通信协议的特点是一次传送由若干字符组成的数据块，而不是像异步通讯那样一次只传送一个字符，并规定几个字符作为这个数据块的开头与结束标志以及整个传输过程的控制信息。面向字符的同步串行通信协议的数据帧格式如图1。其中控制字符的定义如下： 

SYN是同步字符，每一帧开始都有一或两个SYN，传送数据时，接收端不断检测，一旦出现同步字符，就知道是一帧的开始了；SOH是序始字符，表示标题的开始；标题包括源地址、目标地址和路由等信息；STX是文始字符，表示正文开始；数据块是正文内容；ETB是文终字符；一帧的最后是校验码，可以采用奇偶校验或CRC校验。 

通用RS485串行通讯接口标准电路如图2所示：通用的RS485面向字符的串行通讯由主设备发送一路时钟信号和一路数据信号，从设备以主设备的时钟信号为时钟，只要数据线上有同步信号到来，就产生一次总断，即启动一次接收操作，数据的内容由双方约定。通用的面向字符的串行通讯协议规定总线空闲时发送“1”或同步字符。如果发送同步字符的话，就会造成从设备一直在中断接收而无暇完成其他任务，如果发送“1”，则当总线上有干扰的话，对于一些采用FE，E7等简单的同步字符来说，很容易产生误同步，从而降低通讯的可靠性和从设备的效率。 

目前现有技术有用增加两路信号来实现收发设备双方握手的，如图3所示。发送端在开始发送前通过置请求发送信号为高电平来通知接收端可以发送数据了，接收端如果可以接收就将接收就绪信号置为高电平，然后等待有效数据的到来。如果在总线空闲时有干扰产生，有可能将请求发送信号变为高电平，这时接收端就可能将接收就绪信号置为高电平，然后等待并接收数据。所以这种方法不能从根本上去除传输线上的干扰，也就不能解决接收端的误同步和误接收问题。 

发明内容

本发明的目的是克服RS485面向字符的同步串行通讯总线空闲时由于干扰而产生的误同步问题，提出一种抗干扰方法。 

本发明进行通信的双方一个为主设备(即负责发送数据)，一个为从设备(负责接受数据)。它们采用RS485标准接口作为物理接口，通讯协议采用面向字符的同步串行通信协议。 

本发明通过对通用RS485面向字符的同步串行通讯总线增加两路传输控制信号，并将这两路信号与数据信号进行简单有效的逻辑组合来消除误同步，控制信号A和B与数据信号的逻辑关系为： 

·B·数据信号，进而消除从设备的误接收问题，有效的抑制了总线空闲时由于干扰的作用而产生的误同步和误接收问题，从而大大提高了设备的通信效率和抗干扰性能。本发明适用于通讯、工业控制等领域，尤其是具有强电干扰的环境，对提高通讯的可靠性和效率具有重要的意义。 

本发明在作为发送端的主设备输出的传输控制信号A和B中，将其中的传输控制信号A取反后与传输控制信号B，以及数据信号o’data相与后得到的信号作为接收端的从设备接收的数据信号。通过这三个信号的逻辑组合后，当传输线上有干扰产生时，即在总线空闲时，无论是高电平形式还是低电平形式的干扰，经传输信号A、B数据信号o’data逻辑组合后，最终都为低电平。这样就达到了抗干扰的目的。 

附图说明

图1面向字符的同步串行通讯协议的数据帧格式图； 

图2是通用RS485串行总线接口标准电路图； 

图3实现收发设备双方握手的示意图 

图4是本发明RS485串行总线接口电路图； 

图5无干扰时信号A、B、D和D’data的逻辑时序图； 

图6有干扰时信号A、B、D和D’data的逻辑时序图； 

图7主从设备端子连线图。 

具体实施方式

以下结合附图及具体实施方式对本发明作进一步描述。 

本发明RS485串行总线接口电路如图4所示，作为发送端的主设备输出的时钟信号，数据信号，传输控制信号A和B，四者均为TTL电平，经RS485接口芯片75175转换为差分信号后，经双绞线传输到作为接收端的从设备，从设备(接收端)将接收到的四路差分信号经RS485接口芯片75174转换成TTL电平信号，再将其中的传输控制信号A取反后与传输控制信号B和数据信号o’data相与后得到的信号作为从设备(接收端)的数据信号进行接收。 

信号A和B为增加的两路传输控制信号，当主设备未发送数据时，即总线空闲时，信号A为高电平，B为低电平。当主设备即将发送数据时，将信号B置为高电平，信号A在数据发送的第一个时钟的上升沿置为低电平。数据发送完毕后，再由主设备分别将A和B置为高电平和低电平。信号之间的时序关系如图5所示。注意为避免竞争冒险的出现，信号A和B电平转换的时间必须间隔几个时钟周期。 

由图4可得到传输控制信号A和B，数据发送信号data，数据接收信号D’data之间的逻辑方程式为： 

$D^{,}\mathrm{data}=\stackrel{\‾}{A}\·B\·\mathrm{data}---\left(1\right)$

表1为从方程式(1)得到的信号A、B、D和DA的逻辑真值表 

表1信号A、B、D和DA的逻辑真值表 

“H”为高电平，“L”为低电平； 

“NC”为不论其为“L”或“H”； 

图6为在总线空闲时，干扰到来时的信号A、B、D和D’data的逻辑时图，从时序图中可以看出，当高电平干扰到来时，即(一)位置，在E段，传输控制信号信号A在原来的高电平的基础上叠加了干扰电平，当由于电路限幅的作用，其结果仍为高电平状态；传输控制信号信号B在原来的低电平的基础上叠加了干扰电平，其结果为高电平状态；由信号A、B、D和D’data的逻辑真值表可以知到，虽然传输控制信号信号B和数据信号都受到了干扰，但信号D’data仍为低电平状态，不会出现同步信号。在F段的(四)位置，在高电平干扰的作用下，传输控制信号信号A和B仍为高电平状态，D’data仍为低电平状态，也不会出现同步信号。从而很好的抑制了高电平干扰的作用。 

当低电平干扰到来时，在E段的(二)位置，传输控制信号信号A在原来的高电平的基础上叠加了负干扰电平，其结果为低电平状态；传输控制信号信号B在原来的低电平的基础上叠加了负干扰电平，其结果为低电平状态；由信号A、B、D和DA的逻辑真值表可以知到，虽然传输控制信号信号B和数据信号都受到了干扰，但信号D’data仍为低电平状态，不会 出现同步信号。在F段的(三)位置，在低电平干扰的作用下，传输控制信号信号A和B为低电平状态，D’data仍为低电平状态，也不会出现同步信号。从而很好的抑制了低电平干扰的作用。 

本发明主设备和从设备均采用标准的9芯插头作为连线端子，如图7所示。主设备传输时钟信号的75175的3脚和2脚分别与9芯插头的1脚和6脚连接接；传输控制信号A的75175的3脚和2脚分别与9芯插头的2脚和7脚连接；传输控制信号B的75175的3脚和2脚分别与9芯插头的3脚和8脚连接；数据信号DATA的75175的3脚和2脚分别与9芯插头的4脚和9脚连接；9芯插头的5脚与主设备的地连接。而从设备传输时钟信号的75174的1脚和2脚分别与9芯插头的1脚和6脚连接接；传输控制信号A的75174的1脚和2脚分别与9芯插头的2脚和7脚连接；传输控制信号B的75174的1脚和2脚分别与9芯插头的3脚和8脚连接；数据信号DATA的75174的1脚和2脚分别与9芯插头的4脚和9脚连接；9芯插头的5脚与从设备的地连接。应用时只需将主设备和从设备的两个9芯插座对应的管脚相连即可。 

Claims (3)

1.一种RS485面向字符的同步串行通信总线空闲时的抗干扰装置，包括进行通信的双方一个负责发送数据的主设备，一个负责接收数据从设备，主、从设备采用RS485标准接口作为物理接口，通讯协议采用面向字符的同步串行通信协议，其特征在于对通用RS485面向字符的同步串行通讯总线增加两路传输控制信号A和B，并将这两路信号与数据信号进行简单有效的逻辑组合来消除误同步，控制信号A和B与数据信号的逻辑关系为：·B·数据信号。

2.按照权利要求1所述的RS485面向字符的同步串行通信总线空闲时的抗干扰装置，其特征在于作为发送端的主设备输出的时钟信号，数据信号，传输控制信号A和B，经RS485接口芯片75175转换为差分信号后，经双绞线传输到作为接收端的从设备，从设备将接收到的四路差分信号经RS485接口芯片75174转换成TTL电平信号，再将其中的传输控制信号A取反后与传输控制信号B和数据信号o’相与后得到的信号，即

·B·数据信号的结果，作为从设备的数据信号进行接收。

3.按照权利要求1所述的RS485面向字符的同步串行通信总线空闲时的抗干扰装置，其特征在于主设备和从设备均采用标准的9芯插头作为连线端子；主设备传输时钟信号的75175的3脚和2脚分别与9芯插头的1脚和6脚连接接；传输控制信号A的75175的3脚和2脚分别与9芯插头的2脚和7脚连接；传输控制信号B的75175的3脚和2脚分别与9芯插头的3脚和8脚连接；数据信号DATA的75175的3脚和2脚分别与9芯插头的4脚和9脚连接；9芯插头的5脚与主设备的地连接；而从设备传输时钟信号的75174的1脚和2脚分别与9芯插头的1脚和6脚连接；传输控制信号A的75174的1脚和2脚分别与9芯插头的2脚和7脚连接；传输控制信号B的75174的1脚和2脚分别与9芯插头的3脚和8脚连接；数据信号DATA的75174的1脚和2脚分别与9芯插头的4脚和9脚连接；9芯插头的5脚与从设备的地连接。

Images