JPH0624356B2 - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0624356B2 JPH0624356B2 JP32970989A JP32970989A JPH0624356B2 JP H0624356 B2 JPH0624356 B2 JP H0624356B2 JP 32970989 A JP32970989 A JP 32970989A JP 32970989 A JP32970989 A JP 32970989A JP H0624356 B2 JPH0624356 B2 JP H0624356B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- transfer
- clock signal
- edge timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 35
- 230000008054 signal transmission Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、データ転送方式に係り、例えばビデオテープ
レコーダにおいてマイクロコンピュータからサーボモー
タ制御用集積回路にデータを転送する方式に関する。
レコーダにおいてマイクロコンピュータからサーボモー
タ制御用集積回路にデータを転送する方式に関する。
（従来の技術） 従来のデータ転送方式としては、特開昭５７−１０６２
６２号公報に開示されているように、クロック信号用お
よびデータ信号用の２線の伝送線を用いてデータ転送を
行う方式と、さらに、転送開始／終了制御専用の１線を
用いる方式とがある。
６２号公報に開示されているように、クロック信号用お
よびデータ信号用の２線の伝送線を用いてデータ転送を
行う方式と、さらに、転送開始／終了制御専用の１線を
用いる方式とがある。
上記２線の伝送線を用いるデータ転送行う方式は、クロ
ック信号および２値のシリアルデータ信号を受信するデ
ータ送信装置と、このデータ送信装置に接続された２線
の双方向バスと、この双方向バスに接続された複数個の
データ送受信端末からなる。そして、上記データ送信装
置は、クロック信号の前縁タイミングと後縁タイミング
とで論理レベルの等しいデータ信号を送信し、各データ
送受信端末は双方向バスからデータを受信すると応答信
号を送信するために送受信端子を有している。
ック信号および２値のシリアルデータ信号を受信するデ
ータ送信装置と、このデータ送信装置に接続された２線
の双方向バスと、この双方向バスに接続された複数個の
データ送受信端末からなる。そして、上記データ送信装
置は、クロック信号の前縁タイミングと後縁タイミング
とで論理レベルの等しいデータ信号を送信し、各データ
送受信端末は双方向バスからデータを受信すると応答信
号を送信するために送受信端子を有している。
しかし、上記したようなデータ受信端末は、双方向バス
に接続される送受信端子を必要とし、ハードウェア的な
制約が大きいという問題がある。
に接続される送受信端子を必要とし、ハードウェア的な
制約が大きいという問題がある。
また、上記したようなデータ送信装置は、クロック信号
の前縁タイミングと後縁タイミングとで論理レベルの等
しいデータ信号を送信するが、このクロック信号の前縁
タイミングと後縁タイミングとの間に論理レベルが一時
的に反転するようなサブデータを送信するようにはなっ
ていないので、データ転送の情報量を多くとれない。
の前縁タイミングと後縁タイミングとで論理レベルの等
しいデータ信号を送信するが、このクロック信号の前縁
タイミングと後縁タイミングとの間に論理レベルが一時
的に反転するようなサブデータを送信するようにはなっ
ていないので、データ転送の情報量を多くとれない。
一方、３線の伝送線を用いるデータ転送方式は、多くの
伝送線を必要とするという問題がある。
伝送線を必要とするという問題がある。
（発明が解決しようとする課題） 上記したように従来の２線の伝送線を用いるデータ転送
方式は、データ受信端末に双方向バス接続用の送受信端
子を必要とするのでハードウェア的な制約が大きいとい
う問題があり、３線の伝送線を用いるデータ転送方式
は、多くの伝送線を必要とするという問題がある。
方式は、データ受信端末に双方向バス接続用の送受信端
子を必要とするのでハードウェア的な制約が大きいとい
う問題があり、３線の伝送線を用いるデータ転送方式
は、多くの伝送線を必要とするという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、２線の伝送線を用いるだけで正確に転送開始
および転送終了を制御でき、かつ、データ受信端末は２
線の伝送線に対して受信端子のみが接続される簡易なハ
ードウェア構成で済むデータ転送方式を提供することに
ある。
の目的は、２線の伝送線を用いるだけで正確に転送開始
および転送終了を制御でき、かつ、データ受信端末は２
線の伝送線に対して受信端子のみが接続される簡易なハ
ードウェア構成で済むデータ転送方式を提供することに
ある。
［発明の構成］ （課題を解決するための手段） 本発明は、クロック信号および２値のシリアルデータ信
号を送信するデータ送信装置と、このデータ送信装置に
接続されたクロック信号伝送線およびデータ信号伝送線
と、この２線の伝送線に接続された少なくとも１個のデ
ータ受信端末とを有するデータ転送方式において、前記
データ送信装置は、転送開始時にはクロック信号の前縁
タイミングと後縁タイミングとでデータ信号の論理レベ
ルを異ならせて送信し、それに続く転送データ信号の送
信中にはクロック信号の前縁タイミングと後縁タイミン
グとで論理レベルの等しいデータ信号をシリアルに送信
し、転送終了後にはクロック信号の前縁タイミングと後
縁タイミングとでデータ信号の論理レベルが転送開始時
とは逆の関係となるように異ならせて送信するように構
成され、前記データ受信端末は、受信クロック信号の前
縁タイミングと後縁タイミングとで受信データ信号が第
１の論理レベルから第２の論理レベルに変化しているこ
とを検知した時を転送開始信号として認識し、それに続
く受信クロック信号の前縁タイミングと後縁タイミング
とで受信データ信号の論理レベルが等しいことを検知し
た時には受信データ信号を転送データ信号として認識
し、受信クロック信号の前縁タイミングと後縁タイミン
グとで受信データ信号が第２の論理レベルから第１の論
理レベルに変化していることを検知した時を転送終了信
号として認識するように構成されてなることを特徴とす
る。
号を送信するデータ送信装置と、このデータ送信装置に
接続されたクロック信号伝送線およびデータ信号伝送線
と、この２線の伝送線に接続された少なくとも１個のデ
ータ受信端末とを有するデータ転送方式において、前記
データ送信装置は、転送開始時にはクロック信号の前縁
タイミングと後縁タイミングとでデータ信号の論理レベ
ルを異ならせて送信し、それに続く転送データ信号の送
信中にはクロック信号の前縁タイミングと後縁タイミン
グとで論理レベルの等しいデータ信号をシリアルに送信
し、転送終了後にはクロック信号の前縁タイミングと後
縁タイミングとでデータ信号の論理レベルが転送開始時
とは逆の関係となるように異ならせて送信するように構
成され、前記データ受信端末は、受信クロック信号の前
縁タイミングと後縁タイミングとで受信データ信号が第
１の論理レベルから第２の論理レベルに変化しているこ
とを検知した時を転送開始信号として認識し、それに続
く受信クロック信号の前縁タイミングと後縁タイミング
とで受信データ信号の論理レベルが等しいことを検知し
た時には受信データ信号を転送データ信号として認識
し、受信クロック信号の前縁タイミングと後縁タイミン
グとで受信データ信号が第２の論理レベルから第１の論
理レベルに変化していることを検知した時を転送終了信
号として認識するように構成されてなることを特徴とす
る。
（作 用） クロック信号の前縁タイミングおよび後縁タイミングと
データ信号の論理レベルとの相対的な関係により転送開
始時と転送データの転送中と転送終了時とが区別されて
いるので、２線の伝送線を用いるだけで正確に転送開始
および転送終了の制御が行われる。しかも、データ受信
端末は２線の伝送線に対して受信端子のみが接続される
構成でありるので、簡易なハードウェア構成で済む。
データ信号の論理レベルとの相対的な関係により転送開
始時と転送データの転送中と転送終了時とが区別されて
いるので、２線の伝送線を用いるだけで正確に転送開始
および転送終了の制御が行われる。しかも、データ受信
端末は２線の伝送線に対して受信端子のみが接続される
構成でありるので、簡易なハードウェア構成で済む。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、例えばビデオテープレコーダにおいてマイク
ロコンピュータからサーボモータ制御用集積回路にデー
タを転送するために使用されるデータ転送方式を示して
いる。第１図において、１はクロック信号ＳＣＫおよび
２値のシリアルなデータ信号ＳＤＴを送信するデータ送
信装置、２および２′は上記データ送信装置１に接続さ
れたクロック信号伝送線およびデータ信号伝送線、３…
はそれぞれ上記２線の伝送線２および２′からのクロッ
ク信号ＳＣＫおよびシリアルなデータ信号ＳＤＴを受信
するデータ受信端末である。
ロコンピュータからサーボモータ制御用集積回路にデー
タを転送するために使用されるデータ転送方式を示して
いる。第１図において、１はクロック信号ＳＣＫおよび
２値のシリアルなデータ信号ＳＤＴを送信するデータ送
信装置、２および２′は上記データ送信装置１に接続さ
れたクロック信号伝送線およびデータ信号伝送線、３…
はそれぞれ上記２線の伝送線２および２′からのクロッ
ク信号ＳＣＫおよびシリアルなデータ信号ＳＤＴを受信
するデータ受信端末である。
前記データ送信装置１は、転送開始時にはクロック信号
ＳＣＫの前縁タイミングと後縁タイミングとでデータ信
号ＳＤＴの論理レベルが異なる転送開始信号ＳＴＡＲＴ
を送信し、それに続く転送データ信号の送信中にはクロ
ック信号ＳＣＫの前縁タイミングと後縁タイミングとで
論理レベルの等しいデータ信号ＳＤＴをシリアルに送信
（なお、通常、送信データ信号ＳＤＴの論理レベルの反
転は、あるクロック信号ＳＣＫの後縁タイミングと次の
クロック信号ＳＣＫの前縁タイミングとの間で行う。）
し、転送終了時にはクロック信号ＳＣＫの前縁タイミン
グと後縁タイミングとでデータ信号ＳＤＴの論理レベル
が転送開始時とは逆の関係となるように異なる転送終了
信号ＥＮＤを送信する。
ＳＣＫの前縁タイミングと後縁タイミングとでデータ信
号ＳＤＴの論理レベルが異なる転送開始信号ＳＴＡＲＴ
を送信し、それに続く転送データ信号の送信中にはクロ
ック信号ＳＣＫの前縁タイミングと後縁タイミングとで
論理レベルの等しいデータ信号ＳＤＴをシリアルに送信
（なお、通常、送信データ信号ＳＤＴの論理レベルの反
転は、あるクロック信号ＳＣＫの後縁タイミングと次の
クロック信号ＳＣＫの前縁タイミングとの間で行う。）
し、転送終了時にはクロック信号ＳＣＫの前縁タイミン
グと後縁タイミングとでデータ信号ＳＤＴの論理レベル
が転送開始時とは逆の関係となるように異なる転送終了
信号ＥＮＤを送信する。
上記データ送信装置１の構成は公知であり、例えばマイ
クロコンピュータが用いられて実現される。
クロコンピュータが用いられて実現される。
第２図（ａ）乃至（ｄ）は、上記データ送信装置１から
送信するクロック信号ＳＣＫの前縁タイミングおよび後
縁タイミングとデータ信号ＳＤＴの論理レベルとの相対
関係の４通りの組み合わせ例を示している。即ち、第２
図（ａ）は、転送開始時には、クロック信号ＳＣＫが立
ち上がる時にデータ信号ＳＤＴが低レベル“Ｌ”、クロ
ック信号ＳＣＫが立ち下る時にデータ信号ＳＤＴが高レ
ベル“Ｈ”になり、例えば“Ｌ”レベルの転送データが
２ビット分転送され、さらに、“Ｈ”レベルの転送デー
タが２ビット分転送され、転送終了時には、クロック信
号ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになる様子を示している。
送信するクロック信号ＳＣＫの前縁タイミングおよび後
縁タイミングとデータ信号ＳＤＴの論理レベルとの相対
関係の４通りの組み合わせ例を示している。即ち、第２
図（ａ）は、転送開始時には、クロック信号ＳＣＫが立
ち上がる時にデータ信号ＳＤＴが低レベル“Ｌ”、クロ
ック信号ＳＣＫが立ち下る時にデータ信号ＳＤＴが高レ
ベル“Ｈ”になり、例えば“Ｌ”レベルの転送データが
２ビット分転送され、さらに、“Ｈ”レベルの転送デー
タが２ビット分転送され、転送終了時には、クロック信
号ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになる様子を示している。
また、第２図（ｂ）は、転送開始時には、クロック信号
ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち上る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち下る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
また、第２図（ｃ）は、転送開始時には、クロック信号
ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
また、第２図（ｄ）は、転送開始時には、クロック信号
ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｈ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｌ”レベルになり、転送終了時には、クロック信
号ＳＣＫが立ち下る時にデータ信号ＳＤＴが“Ｌ”レベ
ル、クロック信号ＳＣＫが立ち上る時にデータ信号ＳＤ
Ｔが“Ｈ”レベルになる様子を示している。
なお、第２図（ａ）乃至（ｄ）に示す波形において、ク
ロック信号ＳＣＫの前縁タイミングと後縁タイミングと
の間でデータ信号ＳＤＴの論理レベルが一時的に反転し
ても、正常なデータとして扱うことができる。
ロック信号ＳＣＫの前縁タイミングと後縁タイミングと
の間でデータ信号ＳＤＴの論理レベルが一時的に反転し
ても、正常なデータとして扱うことができる。
前記データ受信端末３…は、前記２線の伝送線２および
２′に対して受信端末のみが接続され、受信クロック信
号ＳＣＫの前縁タイミングと後縁タイミングとで受信デ
ータ信号ＳＤＴが第１の論理レベルから第２の論理レベ
ルに変化していることを検知した時を転送開始信号ＳＴ
ＡＲＴとして認識して受信を開始し、それに続く受信ク
ロック信号ＳＣＫの前縁タイミングと後縁タイミングと
で受信データ信号ＳＤＴの論理レベルが等しいことを検
知した時には転送データ信号Ｄ０…として認識し、受信
クロック信号ＳＣＫの前縁タイミングと後縁タイミング
とで受信データ信号ＳＤＴが第２の論理レベルから第１
の論理レベルに変化していることを検知した時を転送終
了信号ＥＮＤとして認識するように構成されている。
２′に対して受信端末のみが接続され、受信クロック信
号ＳＣＫの前縁タイミングと後縁タイミングとで受信デ
ータ信号ＳＤＴが第１の論理レベルから第２の論理レベ
ルに変化していることを検知した時を転送開始信号ＳＴ
ＡＲＴとして認識して受信を開始し、それに続く受信ク
ロック信号ＳＣＫの前縁タイミングと後縁タイミングと
で受信データ信号ＳＤＴの論理レベルが等しいことを検
知した時には転送データ信号Ｄ０…として認識し、受信
クロック信号ＳＣＫの前縁タイミングと後縁タイミング
とで受信データ信号ＳＤＴが第２の論理レベルから第１
の論理レベルに変化していることを検知した時を転送終
了信号ＥＮＤとして認識するように構成されている。
第３図は、集積回路化されたデータを受信端末３…の一
具体例を示している。即ち、３０および３０′は前記２
線の伝送線２および２′に接続されているクロック受信
端子およびデータ受信端子である。これらの受信端子３
０および３０′からのクロック信号ＳＣＫおよびシリア
ルなデータ信号ＳＤＴが入力するタイミング回路３１
は、最初に転送開始信号ＳＴＡＲＴを認識して受信を開
始し、それに続く受信クロック信号ＳＣＫ…およびシリ
アルな受信データ信号ＳＤＴ…を検出してクロック信号
ＳＣＫＡ…およびデータ信号ＳＤＴＡ…を生成し、さら
に転送終了信号ＥＮＤを認識すると、上記クロック信号
ＳＣＫＡ…およびデータ信号ＳＤＴＡ…の生成を終了さ
せると共にラッチ信号ＬＡＴＣＨを活性化させる。シフ
トレジスタ３２は、上記クロック信号ＳＣＫＡ…の前縁
に同期して上記データ信号ＳＤＴＡ…をシリアルに取り
込む。ラッチ回路３３は、前記ラッチ信号ＬＡＴＣＨが
活性化すると、上記シフトレジスタ３２の内容をラッチ
し、シリアルデータをパラレルデータにデコードして集
積回路内部回路に供給する。
具体例を示している。即ち、３０および３０′は前記２
線の伝送線２および２′に接続されているクロック受信
端子およびデータ受信端子である。これらの受信端子３
０および３０′からのクロック信号ＳＣＫおよびシリア
ルなデータ信号ＳＤＴが入力するタイミング回路３１
は、最初に転送開始信号ＳＴＡＲＴを認識して受信を開
始し、それに続く受信クロック信号ＳＣＫ…およびシリ
アルな受信データ信号ＳＤＴ…を検出してクロック信号
ＳＣＫＡ…およびデータ信号ＳＤＴＡ…を生成し、さら
に転送終了信号ＥＮＤを認識すると、上記クロック信号
ＳＣＫＡ…およびデータ信号ＳＤＴＡ…の生成を終了さ
せると共にラッチ信号ＬＡＴＣＨを活性化させる。シフ
トレジスタ３２は、上記クロック信号ＳＣＫＡ…の前縁
に同期して上記データ信号ＳＤＴＡ…をシリアルに取り
込む。ラッチ回路３３は、前記ラッチ信号ＬＡＴＣＨが
活性化すると、上記シフトレジスタ３２の内容をラッチ
し、シリアルデータをパラレルデータにデコードして集
積回路内部回路に供給する。
なお、上記データ受信端末３…でクロック信号ＳＣＫＡ
…をカウントすることにより転送開始信号ＳＴＡＲＴと
転送終了信号ＥＮＤとの間の転送データのビット数を検
出し、転送データが特定のビット数の時のみ正常に受け
付ける機能を付加するようにしてもよい。この場合、特
定のビットに意味を持たせてアドレス信号とすることに
より、複数個のデータ受信端末３…で選択的に受信する
ことが可能になる。
…をカウントすることにより転送開始信号ＳＴＡＲＴと
転送終了信号ＥＮＤとの間の転送データのビット数を検
出し、転送データが特定のビット数の時のみ正常に受け
付ける機能を付加するようにしてもよい。この場合、特
定のビットに意味を持たせてアドレス信号とすることに
より、複数個のデータ受信端末３…で選択的に受信する
ことが可能になる。
第４図は、上記データ受信端末３…が前記送信装置１か
ら例えば第２図（ａ）に示すようなタイミングで送信さ
れたクロック信号ＳＣＫ…およびシリアルなデータ信号
ＳＤＴ…を受信した場合の動作波形の一例を示してい
る。即ち、受信クロック信号ＳＣＫの前縁タイミングと
後縁タイミングとで受信データＳＤＴが“Ｌ”レベルか
ら“Ｈ”レベルに変化していることを検知した時に転送
開始信号ＳＴＡＲＴとして認識し、この信号ＳＴＡＲＴ
の発生と同時にラッチ信号ＬＡＴＣＨを非活性状態にす
る。そして、受信クロック信号ＳＣＫの前縁タイミング
と後縁タイミングとで受信データ信号ＳＤＴの論理レベ
ルが等しいことを検知した時には受信データ信号ＳＤＴ
を転送データ信号Ｄ０…として認識し、前記転送開始信
号ＳＴＡＲＴが非活性状態になった後に転送データ信号
Ｄ０〜Ｄｎを出力する。さらに、受信クロック信号ＳＣ
Ｋの前縁タイミングと後縁タイミングとで受信データ信
号ＳＤＴが“Ｈ”レベルから“Ｌ”レベルに変化してい
ることを検知した時に転送終了信号ＥＮＤとして認識
し、前記ラッチ信号ＬＡＴＣＨを活性状態にする。
ら例えば第２図（ａ）に示すようなタイミングで送信さ
れたクロック信号ＳＣＫ…およびシリアルなデータ信号
ＳＤＴ…を受信した場合の動作波形の一例を示してい
る。即ち、受信クロック信号ＳＣＫの前縁タイミングと
後縁タイミングとで受信データＳＤＴが“Ｌ”レベルか
ら“Ｈ”レベルに変化していることを検知した時に転送
開始信号ＳＴＡＲＴとして認識し、この信号ＳＴＡＲＴ
の発生と同時にラッチ信号ＬＡＴＣＨを非活性状態にす
る。そして、受信クロック信号ＳＣＫの前縁タイミング
と後縁タイミングとで受信データ信号ＳＤＴの論理レベ
ルが等しいことを検知した時には受信データ信号ＳＤＴ
を転送データ信号Ｄ０…として認識し、前記転送開始信
号ＳＴＡＲＴが非活性状態になった後に転送データ信号
Ｄ０〜Ｄｎを出力する。さらに、受信クロック信号ＳＣ
Ｋの前縁タイミングと後縁タイミングとで受信データ信
号ＳＤＴが“Ｈ”レベルから“Ｌ”レベルに変化してい
ることを検知した時に転送終了信号ＥＮＤとして認識
し、前記ラッチ信号ＬＡＴＣＨを活性状態にする。
なお、第４図中、斜線表示部分は論理レベルの不定期間
を示している。
を示している。
第５図は、第３図中のタイミング回路３１の一具体例を
示しており、５１〜５４はＤ型フリップフロップ（Ｆ／
Ｆ）回路、５５および５６はインバータ、５７は二入力
のアンドゲート、５８は二入力のノアゲート、５９およ
び６０は互いの出力端が一方の入力端に接続（フリップ
フロップ接続）された二入力のノアゲード、６１は三入
力のノアゲートである。初段のＦ／Ｆ回路５１は、デー
タ入力端Ｄに前記受信データ信号ＳＤＴが入力し、その
クロック入力端ＣＫには前記受信クロック信号ＳＣＫが
インバータ５５により反転された反転クロック信号▲
▼が入力し、その出力端Ｑから前記データ信号ＳＤ
ＴＡが出力する。二段目のＦ／Ｆ回路５２は、データ入
力端Ｄに前記受信データ信号ＳＤＴが入力し、そのクロ
ック入力端ＣＫには前記受信クロック信号ＳＣＫが入力
し、その出力端Ｑの信号Ａはインバータ５６により反転
されて前記受信データ信号ＳＤＴと共にアンドゲート５
７に入力する。また、上記インバータ５６の出力は前記
受信データ信号ＳＤＴと共に二入力のノアゲート５８に
入力する。三段目のＦ／Ｆ回路５３は、データ入力端Ｄ
に上記アンドゲート５７の出力が入力し、そのクロック
入力端ＣＫには前記反転クロック信号▲▼が入力
し、その出力端Ｑの信号Ｂ（転送開始信号はＳＴＡＲ
Ｔ）は前記反転クロック信号▲▼と共に三入力の
ノアゲート６１に入力する。四段目のＦ／Ｆ回路５４
は、データ入力端Ｄに上記二入力のノアゲート５８の出
力が入力し、そのクロック入力端ＣＫには前記反転クロ
ック信号▲▼が入力し、その出力端Ｑから前記ラ
ッチ信号ＬＡＴＣＨが出力する。フリップフロップ接続
された二入力のノアゲート５９および６０の各一方の入
力端には、各対応して上記ラッチ信号ＬＡＴＣＨおよび
前記信号Ｂが入力し、二入力のノアゲート６０の出力は
前記三入力のノアゲート６１に入力し、この三入力のノ
アゲート６１から前記クロック信号ＳＣＫＡが出力す
る。
示しており、５１〜５４はＤ型フリップフロップ（Ｆ／
Ｆ）回路、５５および５６はインバータ、５７は二入力
のアンドゲート、５８は二入力のノアゲート、５９およ
び６０は互いの出力端が一方の入力端に接続（フリップ
フロップ接続）された二入力のノアゲード、６１は三入
力のノアゲートである。初段のＦ／Ｆ回路５１は、デー
タ入力端Ｄに前記受信データ信号ＳＤＴが入力し、その
クロック入力端ＣＫには前記受信クロック信号ＳＣＫが
インバータ５５により反転された反転クロック信号▲
▼が入力し、その出力端Ｑから前記データ信号ＳＤ
ＴＡが出力する。二段目のＦ／Ｆ回路５２は、データ入
力端Ｄに前記受信データ信号ＳＤＴが入力し、そのクロ
ック入力端ＣＫには前記受信クロック信号ＳＣＫが入力
し、その出力端Ｑの信号Ａはインバータ５６により反転
されて前記受信データ信号ＳＤＴと共にアンドゲート５
７に入力する。また、上記インバータ５６の出力は前記
受信データ信号ＳＤＴと共に二入力のノアゲート５８に
入力する。三段目のＦ／Ｆ回路５３は、データ入力端Ｄ
に上記アンドゲート５７の出力が入力し、そのクロック
入力端ＣＫには前記反転クロック信号▲▼が入力
し、その出力端Ｑの信号Ｂ（転送開始信号はＳＴＡＲ
Ｔ）は前記反転クロック信号▲▼と共に三入力の
ノアゲート６１に入力する。四段目のＦ／Ｆ回路５４
は、データ入力端Ｄに上記二入力のノアゲート５８の出
力が入力し、そのクロック入力端ＣＫには前記反転クロ
ック信号▲▼が入力し、その出力端Ｑから前記ラ
ッチ信号ＬＡＴＣＨが出力する。フリップフロップ接続
された二入力のノアゲート５９および６０の各一方の入
力端には、各対応して上記ラッチ信号ＬＡＴＣＨおよび
前記信号Ｂが入力し、二入力のノアゲート６０の出力は
前記三入力のノアゲート６１に入力し、この三入力のノ
アゲート６１から前記クロック信号ＳＣＫＡが出力す
る。
第６図は、上記第５図のタイミング回路３１の動作例を
示しており、最初に転送開始信号ＳＴＡＲＴを認識して
受信を開始し、それに続く受信クロック信号ＳＣＫ…お
よびシリアルな受信データ信号ＳＤＴ…を検出してクロ
ック信号ＳＣＫＡ（受信クロック信号ＳＣＫと同相）…
およびデータ信号ＳＤＴＡ（受信クロック信号ＳＣＫと
は半相シフトしており、受信クロック信号ＳＣＫの後縁
に同期して変化する。）…を生成し、さらに転送終了信
号ＥＮＤを認識すると、上記クロック信号ＳＣＫＡ…お
よびデータ信号ＳＤＴＡ…の生成を終了させると共にラ
ッチ信号ＬＡＴＣＨを活性化させる様子を示している。
示しており、最初に転送開始信号ＳＴＡＲＴを認識して
受信を開始し、それに続く受信クロック信号ＳＣＫ…お
よびシリアルな受信データ信号ＳＤＴ…を検出してクロ
ック信号ＳＣＫＡ（受信クロック信号ＳＣＫと同相）…
およびデータ信号ＳＤＴＡ（受信クロック信号ＳＣＫと
は半相シフトしており、受信クロック信号ＳＣＫの後縁
に同期して変化する。）…を生成し、さらに転送終了信
号ＥＮＤを認識すると、上記クロック信号ＳＣＫＡ…お
よびデータ信号ＳＤＴＡ…の生成を終了させると共にラ
ッチ信号ＬＡＴＣＨを活性化させる様子を示している。
なお、上記実施例においては、クロック信号ＳＣＫの前
縁タイミングと後縁タイミングとで論理レベルの等しデ
ータ信号ＳＤＴを送信しているが、第２図（ａ）乃至
（ｄ）に示したように、送信装置１側でクロック信号Ｓ
ＣＫの前縁タイミングと後縁タイミングとの間に論理レ
ベルが一時的に反転するようなサブデータＳＢＤを送信
するように変更し、受信端末３側でクロック信号ＳＣＫ
の前縁タイミングと後縁タイミングとの間に論理レベル
が一時的に反転しているか否かを検出するように変更す
れば、サブデータＳＢＤの転送が可能になり、データ転
送の情報量を多くとることが可能になる。
縁タイミングと後縁タイミングとで論理レベルの等しデ
ータ信号ＳＤＴを送信しているが、第２図（ａ）乃至
（ｄ）に示したように、送信装置１側でクロック信号Ｓ
ＣＫの前縁タイミングと後縁タイミングとの間に論理レ
ベルが一時的に反転するようなサブデータＳＢＤを送信
するように変更し、受信端末３側でクロック信号ＳＣＫ
の前縁タイミングと後縁タイミングとの間に論理レベル
が一時的に反転しているか否かを検出するように変更す
れば、サブデータＳＢＤの転送が可能になり、データ転
送の情報量を多くとることが可能になる。
［発明の効果］ 上述したように本発明のデータ転送方式によれば、２線
の伝送線を用いるだけで正確に転送開始および転送終了
を制御でき、かつ、データ受信端末は２線の伝送線に対
して受信端子のみが接続される簡易なハードウェア構成
で済む。
の伝送線を用いるだけで正確に転送開始および転送終了
を制御でき、かつ、データ受信端末は２線の伝送線に対
して受信端子のみが接続される簡易なハードウェア構成
で済む。
第１図は本発明のデータ転送方式の一実施例を示すブロ
ック図、第２図（ａ）乃至（ｄ）は第１図中のデータ送
信装置から送信するクロック信号の前縁タイミングおよ
び後縁タイミングとデータ信号の論理レベルとの相対関
係の複数例を示す波形図、第３図は第１図中のデータ受
信端末の一具体例を示す回路図、第４図は第３図のデー
タ受信端末の動作例を示す波形図、第５図は第３図中の
タイミング回路の一具体例を示す回路図、第６図は第５
図のタイミング回路の動作例を示す波形図である。 １……データ送信装置、２……クロック信号伝送線、
２′……データ信号伝送線、３……データ受信端末、３
０……クロック受信端子、３０′……データ受信端子、
３１……タイミング回路、３２……シフトレジスタ、３
３……ラッチ回路、ＳＣＫ、ＳＣＫＡ……クロック信
号、ＳＤＴ、ＳＤＴＡ……データ信号、Ｄ０〜Ｄｎ……
転送データ信号、ＳＴＡＲＴ……転送開始信号、ＥＮＤ
……転送終了信号、ＬＡＴＣＨ……ラッチ信号。
ック図、第２図（ａ）乃至（ｄ）は第１図中のデータ送
信装置から送信するクロック信号の前縁タイミングおよ
び後縁タイミングとデータ信号の論理レベルとの相対関
係の複数例を示す波形図、第３図は第１図中のデータ受
信端末の一具体例を示す回路図、第４図は第３図のデー
タ受信端末の動作例を示す波形図、第５図は第３図中の
タイミング回路の一具体例を示す回路図、第６図は第５
図のタイミング回路の動作例を示す波形図である。 １……データ送信装置、２……クロック信号伝送線、
２′……データ信号伝送線、３……データ受信端末、３
０……クロック受信端子、３０′……データ受信端子、
３１……タイミング回路、３２……シフトレジスタ、３
３……ラッチ回路、ＳＣＫ、ＳＣＫＡ……クロック信
号、ＳＤＴ、ＳＤＴＡ……データ信号、Ｄ０〜Ｄｎ……
転送データ信号、ＳＴＡＲＴ……転送開始信号、ＥＮＤ
……転送終了信号、ＬＡＴＣＨ……ラッチ信号。
Claims (1)
- 【請求項１】クロック信号および２値のシリアルなデー
タ信号を送信するデータ送信装置と、 このデータ送信装置に接続されたクロック伝送線および
データ信号伝送線と、 この２線の伝送線に接続された少なくとも１個のデータ
受信端末とを有するデータ転送方式において、 前記データ送信装置は、 転送開始時にはクロック信号の前縁タイミングと後縁タ
イミングとでデータ信号の論理レベルを異ならせて送信
し、 それに続く転送データ信号の送信中にはクロック信号の
前縁タイミングと後縁タイミングとで論理レベルの等し
いデータ信号をシリアルに送信し、 転送終了時にはクロック信号の前縁タイミングと後縁タ
イミングとでデータ信号の論理レベルが転送開始時とは
逆の関係となるように異ならせて送信するように構成さ
れ、 前記データ受信端末は、 前記２線の伝送線からのクロック信号およびシリアルな
データ信号が入力し、受信クロック信号の前縁タイミン
グと後縁タイミングとで受信データ信号が第１の論理レ
ベルから第２の論理レベルに変化していることを検知し
た時を転送開始信号として認識し、この転送開始信号の
認識後は受信クロック信号の前縁タイミングと後縁タイ
ミングとで受信データ信号の論理レベルが等しいことを
検知した時に受信データ信号を転送データ信号として認
識して制御用クロック信号およびデータ信号を順次生成
し、受信クロック信号の前縁タイミングと後縁タイミン
グとで受信データ信号が第２の論理レベルから第１の論
理レベルに変化していることを検知した時を転送終了信
号として認識し、この転送終了信号の認識後は上記制御
用クロック信号およびデータ信号の生成を終了させると
共にラッチ信号を活性化させるタイミング回路と、上記
制御用クロック信号の前縁に同期して上記データ信号を
シリアルに取り込むシフトレジスタと、 上記ラッチ信号が活性化することにより上記シフトレジ
スタの内容をラッチし、シリアルデータをパラレルデー
タに変換して出力するラッチ回路とから構成されている
ことを特徴とするデータ転送方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32970989A JPH0624356B2 (ja) | 1989-12-21 | 1989-12-21 | データ転送方式 |
| KR1019900020857A KR940002144B1 (ko) | 1989-12-21 | 1990-12-18 | 데이터 전송방식 |
| US07/630,243 US5142556A (en) | 1989-12-21 | 1990-12-19 | Data transfer system and method of transferring data |
| DE69028498T DE69028498T2 (de) | 1989-12-21 | 1990-12-21 | Datenübertragungssystem und -verfahren |
| EP90125083A EP0434083B1 (en) | 1989-12-21 | 1990-12-21 | Data transfer system and method of transferring data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32970989A JPH0624356B2 (ja) | 1989-12-21 | 1989-12-21 | データ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03191633A JPH03191633A (ja) | 1991-08-21 |
| JPH0624356B2 true JPH0624356B2 (ja) | 1994-03-30 |
Family
ID=18224397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32970989A Expired - Fee Related JPH0624356B2 (ja) | 1989-12-21 | 1989-12-21 | データ転送方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5142556A (ja) |
| EP (1) | EP0434083B1 (ja) |
| JP (1) | JPH0624356B2 (ja) |
| KR (1) | KR940002144B1 (ja) |
| DE (1) | DE69028498T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522262A (ja) * | 1991-06-21 | 1993-01-29 | Matsushita Electric Ind Co Ltd | データ伝送方式および送信装置と受信装置ならびに伝送制御方式 |
| US5548620A (en) * | 1994-04-20 | 1996-08-20 | Sun Microsystems, Inc. | Zero latency synchronized method and apparatus for system having at least two clock domains |
| US5798667A (en) * | 1994-05-16 | 1998-08-25 | At&T Global Information Solutions Company | Method and apparatus for regulation of power dissipation |
| FR2728705A1 (fr) * | 1994-12-21 | 1996-06-28 | Philips Electronics Nv | Procedure de transmission de donnees par bus |
| US5534796A (en) * | 1995-04-21 | 1996-07-09 | Intergraph Corporation | Self-clocking pipeline register |
| GB9713079D0 (en) | 1997-06-21 | 1997-08-27 | T & N Technology Ltd | Manufacture of plain bearings |
| US6160423A (en) * | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
| CN100452787C (zh) | 1998-03-16 | 2009-01-14 | 杰佐公司 | 检测进入信号从一种已知的先前逻辑状态转变的方法 |
| JP4010718B2 (ja) * | 1999-10-29 | 2007-11-21 | ローム株式会社 | データ転送方式 |
| JP3461483B2 (ja) | 2000-02-22 | 2003-10-27 | 埼玉日本電気株式会社 | データ転送方法及び装置 |
| US6892252B2 (en) * | 2000-09-21 | 2005-05-10 | Michael Tate | Asymmetric data path media access controller |
| US7123660B2 (en) * | 2001-02-27 | 2006-10-17 | Jazio, Inc. | Method and system for deskewing parallel bus channels to increase data transfer rates |
| JP3637014B2 (ja) * | 2001-11-21 | 2005-04-06 | 日本電気株式会社 | クロック同期はずれ検出回路及びそれを用いた光受信装置 |
| JP2006040149A (ja) * | 2004-07-29 | 2006-02-09 | Toshiba Corp | 半導体集積回路装置 |
| KR100632952B1 (ko) * | 2004-09-30 | 2006-10-11 | 삼성전자주식회사 | 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치 |
| EP1815344A2 (en) * | 2004-11-16 | 2007-08-08 | Koninklijke Philips Electronics N.V. | Bus communication system |
| DE102006006833B4 (de) * | 2006-02-14 | 2008-07-17 | Infineon Technologies Ag | Verfahren zur Übertragung einer digitalen Information, sowie Signal-Modulations- und Signal-Demodulations-Vorrichtung |
| KR100866603B1 (ko) * | 2007-01-03 | 2008-11-03 | 삼성전자주식회사 | 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949044A (ja) * | 1982-09-13 | 1984-03-21 | Fuji Electric Co Ltd | デ−タ交信方法 |
| DE3404721C2 (de) * | 1984-02-10 | 1991-07-25 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung zur Übertragung von Daten |
| EP0258873B1 (en) * | 1986-09-01 | 1995-11-22 | Nec Corporation | Serial bus interface system for data communication using two-wire line as clock bus and data bus |
| JPS63118856A (ja) * | 1986-11-06 | 1988-05-23 | Nec Corp | シリアル・バス・インタフエ−ス回路 |
| JPS63197151A (ja) * | 1987-02-12 | 1988-08-16 | Hitachi Ltd | シリアルデ−タ転送方式 |
| US4782481A (en) * | 1987-02-24 | 1988-11-01 | Hewlett-Packard Company | Apparatus and method for transferring information |
| JPH0786855B2 (ja) * | 1987-04-15 | 1995-09-20 | 日本電気株式会社 | シリアルデ−タ処理装置 |
-
1989
- 1989-12-21 JP JP32970989A patent/JPH0624356B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-18 KR KR1019900020857A patent/KR940002144B1/ko not_active IP Right Cessation
- 1990-12-19 US US07/630,243 patent/US5142556A/en not_active Expired - Lifetime
- 1990-12-21 DE DE69028498T patent/DE69028498T2/de not_active Expired - Fee Related
- 1990-12-21 EP EP90125083A patent/EP0434083B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0434083B1 (en) | 1996-09-11 |
| JPH03191633A (ja) | 1991-08-21 |
| US5142556A (en) | 1992-08-25 |
| DE69028498T2 (de) | 1997-02-13 |
| DE69028498D1 (de) | 1996-10-17 |
| KR940002144B1 (ko) | 1994-03-18 |
| EP0434083A2 (en) | 1991-06-26 |
| EP0434083A3 (en) | 1992-03-04 |
| KR910013799A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0624356B2 (ja) | データ転送方式 | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US5555213A (en) | Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds | |
| EP0486072A2 (en) | Interface for serial data communications link | |
| US4048673A (en) | Cpu - i/o bus interface for a data processing system | |
| CA2111264A1 (en) | System and method for peripheral data transfer | |
| JPH073981B2 (ja) | Ｓｃｉ，ｓｐｉ及びバツフア−ドｓｐｉ操作モ−ド用のシリアルデ−タバス | |
| JPH0459819B2 (ja) | ||
| JPH0319741B2 (ja) | ||
| US5524112A (en) | Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore | |
| JPS62155651A (ja) | 同期ハンドシエイク発生のための方法及び装置 | |
| US4047246A (en) | I/O bus transceiver for a data processing system | |
| JPS5962938A (ja) | マイクロコンピユ−タ | |
| US4845667A (en) | Method and apparatus for data exchange between microprocessors | |
| EP0568804B1 (en) | Communication control apparatus | |
| US6087867A (en) | Transaction control circuit for synchronizing transactions across asynchronous clock domains | |
| US4047201A (en) | I/O Bus transceiver for a data processing system | |
| US20090220036A1 (en) | Data interface and method of seeking synchronization | |
| US6232796B1 (en) | Apparatus and method for detecting two data bits per clock edge | |
| JP4364041B2 (ja) | データ転送回路 | |
| JP3465889B2 (ja) | シリアルデータ転送装置、その制御方法、及び、通信装置 | |
| JPH0436494B2 (ja) | ||
| US5559998A (en) | Clock synchronous serial information receiving apparatus receiving reliable information even when noise is present | |
| US4747106A (en) | Parity checker circuit | |
| JPH0591146A (ja) | シリアルデータ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |