JPS62155651A

JPS62155651A - 同期ハンドシエイク発生のための方法及び装置

Info

Publication number: JPS62155651A
Application number: JP61301108A
Authority: JP
Inventors: ライオネル　シー．シン
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1985-12-17
Filing date: 1986-12-17
Publication date: 1987-07-10
Also published as: EP0228811A2; US4727370A; IL79989A0; EP0228811A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）本発明はデジタルシステムに関し、よシ詳細には、与え
られたシステムクロック周波数に対してデータ発信速度
を増大する態様でデジタルシステムの通信部分間でハン
ドシェイクルーチンを行なうための新規な方法及び装置
に関する。

（発明の概要）本発明の方法及び装置は共通クロックから動作するデジ
タルシステムの通信部分間で同期されたハンドシェイク
を発生するものである。要求信号が開始位置から応答位
置に送られる。応答位置が確認信号を開始位置に戻すこ
とによシ要求信号の受信を確認し、それＫよシいわゆる
ハンドシェイクを完成する。本発明によれば、要求及び
確認の両信号は１つのクロックパルスよりも大きくかつ
２つのクロックパルスよシモ小さな一定の持続時間のパ
ルスである。新たな要求信号は確認信号の受信と一致し
て発信されてもよく、共通のクロック速度の半分のハン
ドシェイク速度となる。

（従来技術）デジタルシステムは特定の仕事を行なう時に種々のシス
テムの部分間で２つの方向の制御信号を交換することが
知られている。例えば、データを同じシステム内である
いは相互接続されたシステム間で１つの位置から他の位
置に発信する前に、データ要求制御信号がイニシェータ
からレスポンダに送られてもよい。２つの方向のデータ
交換を使用する方式において、イニシエータはデータの
送シあるいはデータの受信ユニットのいずれかであって
もよく、レスポンダはデータの受けあるいは送シュニッ
トであってもよい。要求信号の受信時にレスポンダは確
認制御信号をイニシエータに送ることによって受信を確
認する。上述した制御信号の交換は、一般的に、ハンド
シェイクルーチンあるいは簡単にハンドシェイクと呼ば
れている。

デジタルデータ伝送方式はデータをシステムの１つの点
から他の点まであるいは相互接続されたシステム間で発
信するために同期及び非同期技術の両者を使用する。同
期データ伝送が使用される場合に、送シ及び受はユニッ
トが、典型的に、共通のシステムクロックあるいは時間
及び繰返し速度で同期された別々のクロックから動作す
る。

従来、このようなハンドシェイクルーチンは、新たな要
求信号が開始せしめられるような時に１対応する確認信
号の受信に対する要求の始めから測定される１つの完全
なハンドシェイクサイクルを分解するために最少４つの
クロックサイクル全必要としている。従って、従来、最
大の許されるハンドシェイク速度はシステムの−であっ
た。

（従来技術の問題点）最大許されるハンドシェイク速度を増大することは通信
システム部分間で総合的な相互作用を加速してしまう。

従って、ハンドシェイク速度が高くなれば総合的なデー
タ伝送あるいは交換速度を増大する。ハンドシェイク速
度自体はハンドシェイクサイクル当シのクロックパルス
の数の関数であるためハンドシェイク速度はハンドシェ
イクサイクルを分解するために必要とされるクロックパ
ルスの数を減少することによシ与えられたクロック周波
数に対し増大せしめられることができる。与えられた情
況において（クロック速度は与えられた伝搬遅延を有す
る伝送の物理的特性及び回路によって指示される場合に
）、ハンドシェイクサイクルｍＤの必要なクロックサイ
クルの数の減少はよシ高いデータ伝送速度を達成する結
果となる。

（その問題点を達成するための本発明の手段）本発明は
システムクロック速度に関して実質的に増大せしめた繰
返し速度を持って同期されたハンドシェイクルーチンを
発生するための新規な方法及び装置を与える。詳細には
本発明は公知のハンドシェイク技術によって必要とされ
る４クロツクサイクルと異なシちょうど２つのクロック
サイクルで完了せしめられうる同期された重畳ハンドシ
ェイクルーチンを与える。例えば同期データ伝送に対し
本発明のハンドシェイクを使用する時に、伝送速度は公
知のシステムによって達成可能なものに対し２倍とされ
る。

（本発明の作用）簡単に言って、本発明によれば、要求信号は開始位置部
ちイニシエータから応答位置即ちし′スポンゾまで、イ
ニシェータが第１のクロックパルスの生起で送シまたは
受は情報のいずれかに対し準備されている時に発信され
る。要求信号は１つのクロックサイクルよりも大きくか
つ２つのクロックサイクルよりも小さな一定の持続時間
を有する。要求信号がレスポンダによシ第１のクロック
パルスに続く第２のクロックパルスの生起で受信される
時に、確認信号がレスポンダからイニシエータに発信さ
れる。確認信号が１つのクロックサイクルよりも大きく
かつ２つのクロックサイクルよりも小さな一定の持続時
間を有する。

（発明の作用効果）本発明の１つの特定の長所は、新たな要求信号が前の要
求に応答する確認信号の受信と同期して発信されること
ができることにある。要求及び確認信号は、それによっ
て、ちょうど２つの連続したクロックパルスの間に交換
せしめられることができ、新たな要求が待機状態が生じ
ない時に、２つのクロックサイクル毎である他のクロッ
クサイクルの生起の時に開始せしめられてもよい。従っ
て、得られる応答速度は公知のシステムよ９２倍速い。

例えば、開始及び応答位置間で２方向のチャンネルを介
してデータを発信する時にデータ交換速度の２倍とされ
る。

（実施例の一般的説明）本発明は、送シ及び受は位置が同期されたノ・ンドシエ
イクルーチンで係合するよりな穐々のデータ伝送の応用
において有効である。例えば、本発明はデジタルシステ
ムにおいて大きな相互接続パネルを介してシステム要素
間でデータ交換速度を最大にするか、あるいは共通のク
ロックから動作する２つの別々のシステム間でデータ交
換速度を最大にするために使用されてもよい。本明細書
の記載は２つのシステム要素がシステムデータ母線を介
して通信するような前者の応用において使用される好適
実施例に関している。

（図示実施例の説明）第１図はデジタルシステムの２つ要素間のデータ母線４
４でデータ伝送のための典型的な構成を機能的に示す。

システム制御器（図示せず）は、種々のシステム要素間
のデータの流れを制御するために、ライン４５の要求準
備（几ＴＲ）信号、ライン４６の確認準備（ＲＴＤ）信
号、ライン４７のリセット（Ｒ８Ｔ）信号及びライン４
８の方向（ＤＩＲ）信号を含む制御信号を与える。

クロック（ＣＬＫ）信号は、公知の態様で予め決定され
たシステムクロック速度のクロックパルスの列を与える
ように連続して動作するシステムクロック装置（図示せ
ず）によシライン４９に与えられる。

データ交換形態で構成されたデジタルシステムの２つの
部分が第１図に示されている。本発明を記載する上での
明瞭化の目的のため、それら部分は開始位置あるいはイ
ニシエータ１０及び応答位置あるいはレスポンダ１２と
して表わされる。イニシエータ１０はデジタルシステム
の任意の部分あるいは要素であってもよく、これはシス
テムの他の部分あるいは要素に対しあるいはそれからデ
ータ母線４４を介して情報を送るかあるいは受ける要求
である情報交換を開始する。Ｆｉ’ｉ１１様に、レスポ
ンダ１２７１′ｉシステムの任意の部分あるいは要素で
あってもよく、これはイニシエータの要求の受信を確認
しかつデータ母１ｆＭ４４ｔ−介して情報を送るかある
込は受けることによって情報交換のためのイニシェータ
の要求に応じる。情報交換の方向はライン４８のＤＩＲ
信号によシ制御される。

イニシエータ１０はＲＴ几、　ＣＬＫ、几ＳＴ及びＤＩ
Ｒシステム制御信号を受け、かつデータ母線４４に接続
される。レスポンダ１２は几ＴＡ。

ＣＬＫ、　Ｒ，ＳＴ及びＤＩＲシステム制御信号を受け
、かつ同様に第１図に示されるようにデータ母線４４に
接続される。要求信号ＲＱがイニシェータ１０Ｖｃよシ
ライン５０を介してレスポンダ１２に供給され、確認信
号ＡＫはレスポンダ１２がらイニシエータ１０にライン
５１ｔ−介して供給される。

動作にあって、イニシエータ１０及びレスポンダ１２は
準備信号ＲＴＲ及び几ＴＡによってデータを交換するよ
うに条件付けられる。ハンドシェイクサイクルを開始す
る要求信号ＲＱはクロック信号ＣＬＫの第１のクロック
パルスの生起時にイニシエータからレスポンダにライン
５０を介して発信され、レスポンダはＲＱ傷信号受信時
Ｋかつクロック信号ＣＬＫの次の継続するクロックパル
スの生起でライン５１を介して確認信号を戻す。以下の
記載から理解されるように、データは要求及び確認信号
ＲＱ及びＡＫ奎びにクロック信号ＣＬＫＫよって定めら
れるハンドシェイクサイクルの間にデータ母線４４に与
えられることができる。

クロック信号、要求及び確認信号並びにデータ交換の相
対タイミングを含む公知の同期されたハンドシェイクの
タイミングは第２Ａ図に示されている。本発ＢＡＫ従っ
て得られた上記のように名付けられた信号のタイミング
図は第２Ｂ及び２０図に示されている。要求及び確認信
号の引き続くサイクルは（Ｎ）、（Ｎ＋１）、（Ｎ＋２
）等で示されている。

本発明の好適実施例において、正に進行するクロック信
号の転移に対応するクロックエツジはクロック基準とし
て使用される。

第２Ａ図において、要求信号比Ｑは第１のクロックパル
スＣ１の正に進行するエツジの生起時に開始位置１０に
よって開始せしめられる。

要求信号ＲＱは要求を指示する。予め決定された信号レ
ベル、例えば２進０をとる。周知の論理信号設計に従っ
て、活性「低」即ち０状態をとるこれら信号は活性「高
」即ち１状態から区別するため、本明細書では例えばＲ
Ｑのような棒を附すこととする。ＲＱ倍信号、クロック
信号ＣＬＫの第３の継続するクロックパルスＣ３がそれ
を非要求レベル例えば、２進１に戻すまで２つの完全な
クロックサイクルの間そのレベルにとどまる。

確認信号ＡＫは、待機期間がないということを想定して
要求発生第１パルスＣ１の後に生じる次の継続したクロ
ックパルスＣ２で要求信号の応答位置１２によシ受けら
れると発生せしめられる。確認信号ＡＫは、クロック信
号の第４の継続したパルスＣ４がそれを非確認レベル、
例えば２進１に戻すまで、その確認レベル、例えば２進
０をとる。データは要求／確認ハンドシェイクサイクル
の間に４つのクロックサイクルの周期の間データ母線に
与えられることができる。第２Ａ図のハンドシェイクサ
イクルは４つのクロックサイクルのこの期間を含んでお
り、新たな要求は４番目のクロックサイクルの終了まで
、即ちＣ１の開始から０５の開始までは開始せしめられ
ることはできない。

クロック速度は、一般的に、システム設計の予め決定さ
れた機能であるために、本発明のハンドシェイク技術を
用いるととＫより、データ転送速度は特定のシステムク
ロック速度に対し大きく増大せしめられる。これが達成
される態様は第１図のシステム図並びに第２Ｂ及び２Ｃ
図の波形に関連して後に記載される。

第２Ｂ図は本発明に従ってイニシエータ１０からレスポ
ンダ１２へのデータ伝送を指示するタイミング図の例を
示す。イニシエータ１０がデータを発信するようにＲＴ
Ｒ信号によって条件付けられた後のクロック信号ＣＫの
第１のパルスＣ１の生起時に、イニシエータ１０は要求
信号比Ｋを発生し、それをレスポンダ１２に与える。本
発明に従った要求信号はクロックパルスの１つのエツジ
、例えば先導端で予め決定された活性信号レベル、例え
ば２進０レベルをとシかつその後の一定の時間で非活性
信号レベル、例えば２進ルベルをとる一定の持続時間の
パルスである。本発明によれば、要求信号は１つのクロ
ックサイクルよりも大きくかつ２つのクロックサイクル
よりも小さな持続時間を有する。

従って、第２Ｂ図のタイミング図において要求信号比Ｑ
がこの要求信号を発生するパルス０１に、百に続くクロ
ック信号のパルスＣ２の生起時に存在し、即ちその活性
要求状態であシ、かつ次のクロックパルスＣ３の生起時
には存在せず、即ちその非要求状態である。

第１及び２Ｂ図において、レスポンダ１２はライン５０
で要求信号ＲＱを受け、もしライン４６のＲＴＡ信号が
存在すれば即ちその活性状態にあれば、第１のクロック
パルスＣＩＫ直に続くクロック信号ＣＬＫの次のパルス
Ｃ２の生起時に確認信号ＡＫを発生する。確認信号ＡＫ
は、クロックパルスの予め決定されたエツジ、例えば先
導端で非活性信号レベル（例えば２進１）から活性信号
レベル（例えば２進０）まで変化しかつその後一定の時
間でその非活性信号レベルに戻る一定の持続期間のパル
スである。要求信号と同様に、確認信号の持続時間は１
つのクロックパルスよりも大きくかつ２つのクロックパ
ルスよりも小さい。

ライン４８のＤＩＲ信号によって表わされる情報の流れ
の方向がイニシエータ１０からレスポンダ１２への方向
である時に、データは第２Ｂ図に示されるようにイニシ
エータによプ要求信号サイクルの間にデータ母線４４に
よシ与えられることができる。反対方向の情報の流れに
対しては、データは第２Ｃ図に示されるように確認信号
サイクルの間レスポンダ１２によシデー夕母線４４に与
えられることができる。また、第２図には、要求及び対
応する確認信号の間に待機期間がある場合に要求、ａ’
ｇ及びデータ信号のタイミングが示されている。

待機期間はこれら制御信号を非活性状態にするシステム
制御器によシライン４５または４６のＲＴＲまたはＲＴ
Ａ信号のいずれかで開始せしめられることができる。そ
の結果、次の引き続く要求あるいは確認信号の発生は、
対応する制御信号几ＴＲある−はＲＴＡがその活性状態
に次のクロック信号の生起で戻るまで延期される。

本発明によれば、１つの完全な要求／確認ハンドシェイ
クサイクル及びデータの交換は２つのクロックサイクル
の過程で生じることができる。要求信号の持続時間は１
つのクロックサイクルよりも大きいために要求を開始し
たクロックパルスＣＩ　Ｋ１１ＮＫ：続くクロックパル
スＣ？Ｄ生起時にレスポンダによシ検出されることがで
きる。その検出と同時に、レスポンダ１２は対応する確
認信号を発信することができる。要求信号は、その持続
時間が２つのクロックサイクルより小さいために新たな
要求が２つのクロックサイクル毎の終了で開始せしめら
れうる。同様に、確認信号の持続時間は、Ｃ３でのその
検出を保障し、それが２つのクロックサイクル毎に反復
せしめるようにする。従って、１つのハンドシェイクサ
イクル及びデータ交換は２つのクロックサイクルの間隔
内で完了せしめられることができ、達成可能なハンドシ
ェイク速度はデータ速度と共に同一のシステムクロック
速度に対する第２Ａ図に示された公知の技術のものの２
倍である。

第３及び５図はデータ交換のための開始及び確認要求の
ためのそれぞれの回路の好適実施例を示す。第４及び６
図はそれぞれ第３及び５図の回路の種々の信号のタイミ
ング図である。信号波形の斜線の部分は、これら部分の
論理レベルが重要ではないことを指示する。

要求を開始するための第３図の回路１０即ち開始位置は
６つの部分に分割される。第１の部分３１は要求信号几
Ｑが発生されるべきであるかどうか全決定する。もしＲ
Ｑ倍信号発生されるべきであるならば、第２の部分３３
はＲ，Ｑ信号のための適娼なタイミングを与える。第３
の部分６５はハンドシェイク状態をモニタする。

部分５１ば、好ましくは、７４Ｆ６４ＩＣパツケージに
含まれるようなＡＮＤゲート２０．２２．２４及び２６
並びＫ　ＮＯＲゲート２８から成る組み合わせ論理によ
シ構成される。好適実施例の部分３３は２つのＤフリッ
プフロップ３０及び３２（７４Ｆ７４　）、周知の遅延
線５４及びＡＮＤゲート３６を有している。部分３５は
ＧＫフリップ７０ツブ５８　（７４Ｆ１０９）を有する
。

第３図の回路１０の動作の例が第４図のタイミング図に
関連して述べられる。

部分３１はライン４５で要求準備信号孔ＴＲ。

ライン５１で確認信号ＡＫ及びＪ　Ｋ　、ｙ　リップフ
ロップ３８からのライン６０でＤＯＮＥ信号を受ける。

ＤＯＮＢ信号は、ハンドシェイクサイクルが後述するよ
うに完了せしめられる時に７リツプ７０ツブ３８によ多
発生される。試験命令信号５ＴＯＰ−Ｈ８及びＦＯＲ，
ＣＥ−）（Ｓもまた試験の目的のためシステム制御器か
らライン６１及び６２を介して部分３１に供給されても
よい。Ｓ　ＴＯＰ−Ｈ８信号は、活性「高」状態ＫＳる
時に、要求信号の発生を完全に禁止させる。ＦＯ几ＣＥ
−Ｈ８信号は、その低状態では活性であり、５ＴＯＰ−
Ｈ８信号をオーバーライドして任意の他の制御信号の状
態にかかわらず要求信号の発生を強制する。

上述した入力信号の状態は部分３１によって試験され、
要求可能化信号ＲＱ−ＧＯは以下の情況においてそれか
ら出力ライン６５に与えられる。

最初に、もし前のハンドシェイクが完了せしめられてお
シかつクリップ７０ツブ３８からのＤＯＮｋ信号及び要
求準備信号孔ＴＲの両者がそれらの活性「低」状態にあ
るならば、通常のハンドシェイクが開始せしめられる。

第２の情況は、の状態にかかわらずそれらの活性「低」
状態にある時の重なったハンドシェイクの情況である。

第３の情況はシステム制御器による試験を含む。

もしライン６２の強制されたハンドシェイク信号ＦＯＲ
Ｉ−Ｈ８はその活性「低」状態にあるならば、要求実行
信号ＲＱ−ＧＯ（ライン６３）はその活性高状態をとる
。ライ／６１の５ＴＯＰ−Ｈ８信号によＪ）１．Ｑ−Ｇ
ｏ倍信号低になシ、従って部分３５による要求信号ＲＱ
の発生は禁止される。強制されるハンドシェイク信号Ｆ
ＯＲ（１−Ｈ８は上述したようＫ　５ＴＯＰ−Ｈ８信号
をオーバーライドする。

イニシエータ回路の第２の部分３３は適切なタイミング
及び持続時間でライン５０に要求信号ＲＱを発生する。

７リツプ７０ツブ３０及び３２の両者はクロックパルス
ＣＬＫの同じ正に進行するエツジによシフロッキングさ
れる。第１の７リツプ７０ツブ３０のＱ出力はライン６
４を介して第２の７リツプ７０ツブ３２のＤ入力に接続
される。ライン６３の凡Ｑ−Ｇｏ信号がその活性高状態
になった後の最初のクロック立上シエツジで、７リツプ
７０ツブ３０はセットせしめられ、そのライン６４のそ
のＱ出力は高になる。その相補出力Ｑが低になシ、これ
Ｋよりライン５２に活性低Ｒ，Ｑ出力信号が発生される
。

フリップ７０ツブ３０からのＱ出力信号もそのセット入
力端子に与えられる。この構成によシ、フリップ７０ツ
ブ３０はそれをセットするパルスに直に続くクロックパ
ルスの立上シエツジでは状態を変化しないようＫされる
。従って、要求信号ＲＱはその持続時間が１つのクロッ
クサイクルよりも大きくなる。

ＲＱ−ＧＯ信号が高になった後のクロック信号ＣＬＫの
第２の立上りエツジはフリップ７０ツブ３２をセットし
、そのＱ出力が高信号レベルになるようにしかつそのＱ
出力がライ／６５に与えられてそれが低になる。１つの
クロックサイクルよりも小さなわずかな遅延ＴＯ１例え
ば遅延線３４によって導入されるクロックサイクルの半
分の後のライン４７の非活性高リセット信号Ｒ８Ｔの存
在のため、クリップ７０ツブ５２からのＱ出力信号はＡ
ＮＤゲート６６及びライン６６を介して７リツプ７０ツ
ブ５０及び３２の両者をそれらのリセット状態にクリア
し、Ｑ出力信号が低になシかつＱ出力信号が高になるよ
うにし、それによシ１つの要求信号サイクルＲＱを完了
する。この要求信号は２つのクロックサイクルよりも小
さくかつ１つのクロックサイクルよりも大きな予め決定
された一定の持続時間のものとなる。

第４図のタイミング図から明らかなように、フリップ７
０ツブ３０及び５２をリセットする遅延された信号（ラ
イン６６）がクロックエツジとは同期されてはおらず、
そのタイミングが遅延線３４によって与えられる遅延量
ＴＯによって設定される。低活性状態から高非活性状態
まで戻る特定の要求信号比Ｑ　（Ｎ）の転移は２つの継
続したクロックエツジ間で生じるために、その転移に続
くクロックエツジは、もし確認信れていたならば、引き
続く要求信号ＲＱ（Ｎ＋１）の発生のために使用される
ことができる。その引き続く要求信号ＲＱ（Ｎ＋１）は
確認信号ＡＫ（Ｎ）と時間的に重なシ、それによって第
４図の例に示されるようにハンドシェイク（Ｎ）及び（
Ｎ＋１）が重なる。

ＪＫ７リツプ７０ツブ３８を有するイニシエータの第３
の部分３５は各クロック信号の立上シエツジでクロック
信号ＣＬＫによ多連続してクロッキングされる。それは
そのＪ入力端子でライン６４の要求信号比Ｑを受けかつ
に入力で確認信号ＡＫを受け、それはハンドシェイク状
態をモニタする。各発生された要求信号ＲＱ（ライン５
０）によシフリップ７０ツブ３８のＱ出力端子は高にな
シ、これは応答する確認信号ＡＫが受信されるまでライ
ン６０の「未完了」状態をとることを意味する。活性低
ＡＫ信号はライン５１で受信される時に、７リツプ７０
ツブ３８はリセットされる。そのＱ出力端子は低になっ
て、ライン６０のＤＯＮＫ信号は回路シェィクサイクル
は完了したということを指示するその活性低部ち「完了
」状態をとる。フリップ７０ツブ６８はライン４７のリ
セット信号Ｒ８Ｔにより「完了」状態にリセットされる
ことができる。

第３図の７リツプ７０ツブ３８の上述した動作を示す真
理値表が表１に示されている。

ライン５０　ライン５１　ライン６４　ライン６０　り
状態い低　　　　高　　　　高　　　　高　　　未完了　ＲＱ
ｔ−発生ＡＫを高　　　　低　　　　低　　　　低　　　完了　受信ア
ンド　何も生高　　　　高　　　　低　　　　Ｑ　　　リング　しな
い第４図において、通常のハンドシェイクサイクルは要
求（Ｎ）の開始から要求（Ｎ＋１）の開始までクロック
サイクルＣ１及びＣ２の間に示される。そのサイクルの
間に、ＮＵ倍信号Ｎ）は要求信号（Ｎ）に応じてクロッ
クＣ２で始まシ、それはクロックサイクルＣ３の最初の
半分の闇で次の継続する要求信号（Ｎ−）−１）と重な
る。

待機状態がなければ確認信号（Ｎ＋１）は通常クロック
Ｃ４の正に進行するエツジで始まる。

しかしながら、例えばＣ４で示されるような待機状態が
生じる時に、ＡＫ倍信号次のクロックエツジＣ５ｆ、通
してその非活性高状態にとどまる。このため、几Ｑ−Ｇ
Ｏ信号はクロックＣ５で低になシ、ライン５１のＡＫ倍
信号第３の回路によシ受信されなかったということが指
示される。その後にＡＫ倍信号次のクロックＣ６で受信
される時に、次の要求信号（Ｎ＋２）が通常発生される
。しかしながら、クロックＣ６での要求準備信号几ＴＲ
はその非活性高状態であるため、ＲＱ−Ｇｏ倍信号また
その非活性低状態である。

このため引き続く要求信号几Ｑは、几ＴＲ信号がその活
性低レベルに戻るまで発生されることはできない。

交換されるべきデータはデータ母線に与えられ、イニシ
エータ１０の論理において使用可能な信号に応じて糧々
の態様でデータ母線から受は入れられることができる。

例えば、第３図に示されるように、周知のデータ送信及
びデータ受信レジスタ４０及び４２は開始位置１０及び
データ母線４４の両者に結合されることができる。開始
位置１０から発信されるべきデータはデータ発信レジス
タ４０に供給され、そのレジスタに７リツプフロツプ３
０のＱ出力端子からのライン６４の要求信号１１．Ｑに
よってクロッキングされる。その後にそのデータはレジ
スタ４０からデータ母線４４に供給される。同様に７リ
ツプ７０ツブ３８のＱ出力端子からのＤＯＮＥ信号が、
データが一層の処理のためレジスタの出力から利用可能
となるようにデータ母線からデータ受信レジスタ４２で
のデータをクロッキングするために使用されることがで
きる。

要求を確認するためのレスポンダ１２の論理回路の好適
実施例が第３図に示されている。第６図は第３図の回路
の種々の信号のタイミングを示す。第３図と第３図の比
較から明らかなように、開始及び応答位置１０及び１２
を構成する回路要素は類似のものである。上述したよう
に、同様の参照誉号は同様の要素を示すために第３及び
５図において使用されている。反復をさけるために、第
３図の回路の第３図の異なった部分のみが記載される。

第３図のレスポンダ回路１２において、部分３１は、確
認信号ＡＫをライン５１に発生するために必要な条件が
合致しているかどうかを決定する部分３３はＡＫ倍信号
ための適切なタイミングを４える。部分３５は７リツプ
フロツプ３８から構成され、係属する確認信号が存在す
るかどうかをモニタする。

第６図は一般的に、第３図の回路によって生ぜしめられ
る種々の信号の論理レベル及びタイミング関係を示す。

第３及び６図において、レスポンダ回路１２の部分３１
は確認準備信号ＲＴＡをライン４６で受信する。例えば
第３図に示されるイニシエータ１０から要求信号ＲＱは
ライン５０で受信される。第３図の７リツプフロツプ３
０のＱ端子からのライン５１の出力信号はレスポンダ１
２によって発生される確認信号ＡＫである。

ライン４７のリセット信号Ｒ８Ｔは第３図に示される場
合と同様に７リツプ７０ツブ３８のクリア端子ではなく
そのセット端子に与えられる。

第３図のライン７０の７リツプ７０ツブ３８のる。それ
は、確認信号ＡＫが係属している時にはその活性像の状
態である。クリップ７０ツブ３８は第３図の回路による
確認信号ＡＫの発生が係属していないことを指示する、
ライ／７０ためにＲＡＴ信号によって初期化される。ラ
イン５０のＲＱ倍信号受信される時に１ライン７０なる
。ＡＫ倍信号係属している場合に次の引き続く要求信号
ｋＬＱは、ライン７４のＡＫ倍信号よりクリップ７０ツ
ブ３８がリセットされかつライン７０のＡＫ　−ＰＥＮ
ＤＩＮＧ信号が活性低状態になるまで発生せしめられる
ことはできない。

第６図は確認準備信号ＲＴＡの「未準備」高状ＵＫ応じ
てクロックＣ５で導入されるものとして待機状態を示す
。この結果、ＡＫ−ＧＯ倍信号その非活性低状態であシ
、確認信号（Ｎ−４−１）は要求信号（Ｎ＋１）に応じ
てクロックＣ６では発生されえない。次の継続し、たク
ロックＣ４でＲＴＡ信号は再び高にな、Ｑ、ＡＫ−ＧＯ
倍信号低になって、従ってＡＫは発生されることができ
ない。次の継続したクロックＣ５で、ＲＴＡ信号は発生
低状態例な、９、ＡＫ−ＧＯ倍信号活性高状態となシか
つ要求信号（Ｎ＋ｉ）Ｋ対応するＡＫ倍信号Ｎ＋１）が
発生される。第６図から明らかなように、確認信号（Ｎ
＋１）は待機状態のため２つのクロックサイクルＣ３及
びＣ４だけ遅延せしめられている。

従って、遅延された確認信号ＡＫは、ゲート２４に供給
されるＲ、ＴＡ倍信号活性低状態であシかつ確認係属が
存在して、ＪＫ７＋）ツブ７０ツブ５８がリセットされ
かつライン７０のＡ　ＣＫ−ＰＥＮＤＩＮＧ信号が活性
低レベルである時に、第６図の回路によシライン５１に
発生される。信号ＡＫは、凡ＴＡ信号が活性低レベルで
かつ要求信号ＲＱがその活性低状態である時に遅延がな
い直ちの確認のために発生される。イニシエータに対し
て、ＦＯＲＣＥ−ｆ（Ｓ信号がその活性低状態にあって
確認信号ＡＫの発生を強制する時に回路試験モードが動
作する。

第３図の７リツプフロツブ３８の動作を示す真理値表が
次の表２に示される。

決して低　　　　低　　　　高　　　　　　　　　　−生じな
い低　　　　高　　　　低　　　　低　　　係属　　１Ｑ
を受信高　　　　　低　　　　高　　　　　高　　　非係属　
ＡＫ２発生高　　　　　高　　　　　低　　　　　Ｑ　　　アイド
ル　何も生じない

【図面の簡単な説明】

第１図は同期されたハンドシェイクを用いるデータ伝送
システムの機能的ブロック図である。第２Ａ図は従来技術の同期されたハンドシェイク技術の
一般的なタイミングを示す信号図である。第２Ｂ及び２Ｑ図は本発明に従った同期されたハンドシ
ェイク技術のタイミング図を示す信号図である。第３図は本発明に従って要求信号を発生するための論理
回路の好適実施例を示す回路図である。第４図は第３図の回路の種々の信号の相対タイミングを
示す信号図である。第３図は本発明に従って確認信号を発生するための論理
回路の好適実施例を示す回路図である。第６図は第３図の回路の種々の信号の相対タイミングを
示す信号図である。図で、１０はイニシエータ、１２はトランスポンダを示
す〇

Claims

【特許請求の範囲】

（１）共通のクロック信号を有するデジタルシステムの
通信部分間で同期されたハンドシエイクを与えるための
方法において、１つのクロックサイクルよりも大きくか
つ２つのクロックサイクルよりも小さな持続時間を有す
る要求信号を上記共通のクロックの第１のクロックパル
スに応じて開始位置から発信すること、応答位置で上記
要求信号を受けかつ１つのクロックサイクルよりも大き
くかつ２つのクロックサイクルよりも小さな持続時間を
有する確認信号を上記共通クロックの第２のクロックパ
ルスに応じて上記開始位置に発信することのステップか
ら成ることを特徴とする上記方法。
（２）特許請求の範囲第１項記載の方法において、上記
第１及び第２のクロックパルスは上記共通クロックの連
続したパルスであることを特徴とする上記方法。
（３）特許請求の範囲第１項記載の方法において、継続
及び完了ハンドシエイク状態の内の１つを上記開始位置
において検出すること、引き続く要求信号の発信を禁止
する第１の制御信号を継続ハンドシエイク状態に応じて
与えかつ完了ハンドシエイク状態に応じて引き続く要求
信号の発生を可能化することのステップを更に含んだこ
とを特徴とする上記方法。
（４）特許請求の範囲第６項記載の方法において、上記
引き続く要求信号は上記共通クロックの第３のクロック
パルスに応じて発信せしめられることを特徴とする上記
方法。
（５）特許請求の範囲第４項記載の方法において、上記
第１、第２及び第３のクロックパルスは上記共通クロッ
クの連続パルスであることを特徴とする上記方法。
（６）特許請求の範囲第１項記載の方法において、引き
続く要求信号の発信を遅延するための待機条件を上記開
始位置に導入するステップを更に含んだことを特徴とす
る上記方法。
（７）特許請求の範囲第１項記載の方法において、上記
受信した要求信号に応じて確認信号の発信を遅延するた
めの待機条件を上記応答位置に導入するステップを更に
含み、かつ上記第１及び第２のクロックパルスは上記共
通クロックの非連続パルスであることを特徴とする上記
方法。
（８）特許請求の範囲第７項記載の方法において、上記
受信した要求信号に応じて継続発生された確認信号状態
の内の１つを上記応答位置において検出すること、継続
確認信号状態が検出される際にかつ上記待機条件の終了
時に上記受信した要求信号に応じて確認信号の発生を可
能化する第２の制御信号を与えることのステップを更に
含んだことを特徴とする上記方法。
（９）デジタルシステムに設けられかつ共通のクロック
から動作する要求信号開始位置及び応答位置間で同期さ
れたハンドシエイクを与える方法において、上記共通ク
ロックの第１のクロックパルスの生起で上記開始位置か
ら第１の要求信号を発信すること、上記応答位置により
上記第１の要求信号を受信しかつ上記共通クロックの第
２のクロックパルスの生起で上記開始位置に確認信号を
発信すること、上記開始位置で上記確認信号を受信しか
つ上記共通クロックの第３のクロックパルスの生起で上
記開始位置から連続した第２の要求信号を発信すること
のステップを含み、上記第１及び第２の要求信号並びに
上記確認信号は１つのクロックサイクルよりも大きくか
つ２つのクロックサイクルよりも小さな持続時間を有し
、上記第１、第２及び第３のクロックパルスは上記共通
クロックの連続したクロックパルスであることを特徴と
する上記方法。
（１０）特許請求の範囲第９項記載の方法において、上
記開始位置への上記確認信号の発信を遅延する待機時間
期間が上記応答位置に導入され、かつ上記第１、第２及
び第３のクロックパルスは上記共通クロックの非連続ク
ロックパルスであることを特徴とする上記方法。
（１１）特許請求の範囲第９項記載の方法において、上
記連続した第２の要求信号の発信を遅延するための待機
時間が上記開始位置に導入され、かつ上記第１、第２及
び第３のクロックパルスは上記共通クロックの非連続ク
ロックパルスであることを特徴とする上記方法。
（１２）共通のクロック信号を有するデジタルシステム
の通信部分間で同期されたハンドシエイクを与える方法
において、１つのクロックサイクルよりも大きくかつ２
つのクロックサイクルよりも小さな持続時間を有する要
求信号を上記共通のクロックの第１のパルスに応じて発
信する開始位置と、上記要求信号を受信しかつ１つのク
ロックサイクルよりも大きくかつ２つのクロックサイク
ルよりも小さな持続時間を有する確認信号を上記共通の
クロックの第２のパルスに応じて上記開始位置に発信す
る応答位置とを含んだことを特徴とする上記装置。
（１３）特許請求の範囲第１２項記載の装置において、
上記第１及び第２のクロックパルスは上記共通クロック
の連続したパルスであることを特徴とする上記装置。
（１４）特許請求の範囲第１２項記載の装置において、
上記開始位置は継続及び完了ハンドシエイク状態の内の
１つを検出しかつそれに応じて第１のクロック信号を与
える第１の回路と上記第１の制御信号を受信しかつ継続
ハンドシエイク状態に応じて引き続く要求信号の発信を
禁止して完了ハンドシエイク状態に応じて引き続く要求
信号の発信を可能化する第２の回路とを含んだことを特
徴とする上記装置。
（１５）特許請求の範囲第１４項記載の装置において、
上記引き続く要求信号は上記共通クロックの第３のクロ
ックパルスに応じて発信されることを特徴とする上記装
置。
（１６）特許請求の範囲第１３項記載の装置において、
上記第１、第２及び第３のクロックパルスは上記共通ク
ロックの連続パルスであることを特徴とする上記装置。
（１７）特許請求の範囲第１４項記載の装置において、
上記第２の回路は引き続く要求信号の発生を遅延するた
めの待機制御信号を受信することを特徴とする上記装置
。
（１８）特許請求の範囲第１２項記載の装置において、
上記応答位置は上記受信した要求信号に応じて確認信号
の発信を遅延するための待機制御信号を受けるようにな
つており、かつ上記第１及び第２のクロックパルスは上
記共通クロックの非連続パルスであることを特徴とする
上記装置。
（１９）特許請求の範囲第１８項記載の装置において、
上記応答位置は上記受信した要求信号に応じた継続及び
発生された確認信号状態の内の１つを検出しかつそれに
応じて第２の制御信号を与える第３の回路と、上記第２
の制御信号を受信しかつ継続確認信号状態に応じて確認
信号の発生並びに上記待機信号の終了を可能化する第４
の回路とを含んだことを特徴とする上記装置。
（２０）デジタルシステムに設けられかつ共通クロック
から動作する要求信号開始位置及び応答位置間で同期さ
れたハンドシエイクを与えるための装置において、上記
共通クロックの第１のクロックパルスの生起で上記開始
位置から第１の要求信号を発信する第１の手段と、上記
応答位置で上記第１の要求信号を受けかつ上記共通クロ
ックの第２のクロックパルスの生起で上記開始位置に確
認信号を発信する第２の手段とを含んでおり、上記第１
の手段は上記確認信号を受信しかつ上記共通クロックの
第３のクロックパルスの生起で連続した第２の要求信号
を発信するようになつており、上記第１及び第２の要求
信号並びに上記確認信号は１つのクロックサイクルより
も大きくかつ２つのクロックサイクルよりも小さな持続
時間を有し、上記第１、第２及び第３のクロックパルス
は上記共通クロックの連続したクロックパルスであるこ
とを特徴とする上記装置。
（２１）特許請求の範囲第２０項記載の装置において、
上記第２の手段は上記開始位置への上記確認信号の発信
を遅延するための待機制御信号を受けるよりになつてお
り、上記第１、第２及び第３のクロックパルスは上記共
通クロックの非連続クロックパルスであることを特徴と
する上記装置。
（２２）特許請求の範囲第２０項記載の装置において、
上記第１の手段は上記連続した第２の要求信号の発信を
遅延するための待機制御信号を受けるようになつており
、上記第１、第２及び第３のクロックパルスは上記共通
クロックの非連続クロックパルスであることを特徴とす
る上記装置。