KR102571550B1 - 메모리 장치, 메모리 시스템 및 전자 장치 - Google Patents

메모리 장치, 메모리 시스템 및 전자 장치 Download PDF

Info

Publication number
KR102571550B1
KR102571550B1 KR1020180018233A KR20180018233A KR102571550B1 KR 102571550 B1 KR102571550 B1 KR 102571550B1 KR 1020180018233 A KR1020180018233 A KR 1020180018233A KR 20180018233 A KR20180018233 A KR 20180018233A KR 102571550 B1 KR102571550 B1 KR 102571550B1
Authority
KR
South Korea
Prior art keywords
signal
data
buffer circuit
memory device
voltage
Prior art date
Application number
KR1020180018233A
Other languages
English (en)
Other versions
KR20190098375A (ko
Inventor
김찬경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180018233A priority Critical patent/KR102571550B1/ko
Priority to US16/129,948 priority patent/US10580462B2/en
Publication of KR20190098375A publication Critical patent/KR20190098375A/ko
Application granted granted Critical
Publication of KR102571550B1 publication Critical patent/KR102571550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

본 발명의 하나의 실시 예에 따른 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 메모리 셀 어레이의 일 측면과 인접한 제1 영역에 위치하고, 패드를 통해 외부로부터 외부 신호를 수신하도록 구성된 에지 버퍼 회로, 및 메모리 셀 어레이의 다른 일 측면에 인접한 제2 영역에 위치하고, 메모리 셀 어레이 상의 제1 및 제2 신호 라인들을 통해 에지 버퍼 회로로부터 외부 신호와 대응되는 차동 스몰-스윙(small-swing) 신호를 수신하도록 구성된 미들 버퍼 회로를 포함하고, 에지 버퍼 회로는 외부 신호를 기반으로 차동 스몰-스윙 신호가 미들 버퍼 회로로 전달되도록 제1 및 제2 신호 라인들을 구동하도록 구성된다.

Description

메모리 장치, 메모리 시스템 및 전자 장치{MEMORY DEVICE, MEMORY SYSTEM AND ELECTRONIC DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 상세하게는 고속으로 신호를 전달할 수 있는 메모리 장치, 메모리 시스템 및 전자 장치에 관한 것이다.
반도체 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같이 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리 장치 및 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같이 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 불휘발성 메모리 장치로 구분된다.
최근에는 반도체 메모리의 증가된 용량에 대한 수요가 증가하고 있다. 일 예로서, 복수의 반도체 메모리 장치들을 적층함으로써, 반도체 메모리 장치의 용량을 증가시킬 수 있다. 적층된 반도체 메모리 장치들을 연결하기 위하여, 와이어 본딩(wire bonding) 기술이 사용될 수 있다. 이 경우, 패드를 통해 수신된 신호를 메모리 셀 어레이를 통과하여 메모리 장치의 중앙에 위치하는 로직 회로로 전달하기 위해서는 고속의 인터페이스가 요구될 수 있다. 그러나, 신호 전달을 위한 회로가 메모리 셀 어레이에 추가되는 경우, 메모리 장치의 면적이 증가될 수 있다.
본 발명의 목적은 와이어 본딩을 통해 연결된 메모리 장치에 있어서, 메모리 장치의 면적을 증가시키지 않고 고속으로 신호를 전달할 수 있는 메모리 장치, 메모리 시스템 및 전자 장치를 제공하는데 있다.
본 발명의 하나의 실시 예에 따른 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이의 일 측면과 인접한 제1 영역에 위치하고, 패드를 통해 외부로부터 외부 신호를 수신하도록 구성된 에지 버퍼 회로, 및 상기 메모리 셀 어레이의 다른 일 측면에 인접한 제2 영역에 위치하고, 상기 메모리 셀 어레이 상의 제1 및 제2 신호 라인들을 통해 상기 에지 버퍼 회로로부터 상기 외부 신호와 대응되는 차동 스몰-스윙(small-swing) 신호를 수신하도록 구성된 미들 버퍼 회로를 포함하고, 상기 에지 버퍼 회로는 상기 외부 신호를 기반으로 상기 차동 스몰-스윙 신호가 상기 미들 버퍼 회로로 전달되도록 상기 제1 및 제2 신호 라인들을 구동하도록 구성된다.
본 발명의 하나의 실시 예에 따른 메모리 시스템은 제1 메모리 장치, 및 상기 제1 메모리 장치 상에 적층되고, 와이어 본딩을 통해 상기 제1 메모리 장치와 연결되는 제2 메모리 장치를 포함하고, 상기 제1 메모리 장치 또는 상기 제2 메모리 장치 중 적어도 하나는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이의 일 측면과 인접한 제1 영역에 위치하고, 외부 신호를 수신하도록 구성된 에지 버퍼 회로, 및 상기 메모리 셀 어레이의 다른 일 측면에 인접한 제2 영역에 위치하고, 상기 메모리 셀 어레이 상의 제1 및 제2 신호 라인들을 통해 상기 에지 버퍼 회로로부터 상기 외부 신호와 대응되는 차동 스몰-스윙(small-swing) 신호를 수신하도록 구성된 미들 버퍼 회로를 포함하고, 상기 에지 버퍼 회로는 상기 외부 신호를 기반으로 상기 차동 스몰-스윙 신호가 상기 미들 버퍼 회로로 전달되도록 상기 제1 및 제2 신호 라인들을 구동하도록 구성된다.
본 발명의 하나의 실시 예에 따른 전자 장치는 신호를 수신하도록 구성된 드라이버, 및 제1 및 제2 신호 라인들을 통해 상기 드라이버로부터 상기 신호와 대응되는 차동 스몰-스윙 신호를 수신하도록 구성된 리시버를 포함하고, 상기 드라이버는 상기 신호를 기반으로 상기 신호와 위상이 동일한 제1 신호 및 상기 신호의 위상이 반전되는 제2 신호를 생성하도록 구성된 위상 분할기 및 상기 제1 신호 및 상기 제2 신호에 기초하여 상기 제1 신호 라인의 일 측단과 연결된 제1 출력 노드의 전압 크기와 상기 제2 신호 라인의 일 측단과 연결된 제2 출력 노드의 전압 크기를 조절하여 상기 차동 스몰-스윙 신호를 출력하도록 구성된 푸시-풀 드라이버를 포함한다.
본 발명에 따른 메모리 장치는 긴 신호 라인을 통해 신호를 전송하는 경우, 메모리 장치의 면적을 증가시키지 않고, 작은 지연시간, 적은 전력으로 신호를 전송할 수 있다.
도 1은 본 발명의 하나의 실시 예에 따른 메모리 장치의 개략적인 블록도이다.
도 2는 도 1의 메모리 장치의 상세한 블록도이다.
도 3은 도 2의 메모리 장치의 패드와 관련된 회로들을 상세하게 나타내는 블록도이다.
도 4는 본 발명의 실시 예에 따른 드라이버 및 리시버를 나타내는 블록도이다.
도 5는 도 4의 드라이버의 예시적인 회로도를 나타낸다.
도 6은 인에이블 신호 및 데이터가 하이 값인 경우, 도 5의 드라이버의 동작을 보여주는 회로도이다.
도 7은 인에이블 신호가 하이 값이고 데이터가 로우 값인 경우, 도 5의 드라이버의 동작을 보여주는 회로도이다.
도 8은 도 5의 드라이버의 동작에 따라 생성되는 신호의 예시를 보여주는 타이밍도이다.
도 9는 도 4의 리시버의 예시적인 회로도를 나타낸다.
도 10은 도 9의 리시버의 동작에 따라 생성되는 신호의 예시를 보여주는 타이밍도이다.
도 11은 다양한 종류의 신호들에 따른 본 발명의 메모리 장치의 동작 시뮬레이션 결과를 나타내는 도면이다.
도 12는 도 2의 메모리 장치의 하나의 실시 예에 따른 신호 전달 방법을 보여주는 순서도이다.
도 13은 도 2의 메모리 장치의 다른 실시 예에 따른 신호 전달 방법을 보여주는 순서도이다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 나타내는 도면이다.
도 15는 본 발명이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 하나의 실시 예에 따른 메모리 장치의 개략적인 블록도이다. 도 1을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110) 및 주변 회로(120)를 포함할 수 있다. 예시적으로, 메모리 장치(100)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM), ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 휘발성 또는 불휘발성 메모리들 중 적어도 하나를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들 각각은 워드라인들을 통해 각각 연결될 수 있다.
주변 회로(120)는 외부로부터 신호를 수신하고, 수신된 신호에 응답하여 메모리 셀 어레이(110)를 제어할 수 있다. 예를 들어, 주변 회로(120)는 외부로부터 데이터(DATA), 커맨드(CMD), 어드레스(ADDR), 클럭(CLK) 등과 같은 신호들을 수신할 수 있다. 메모리 셀 어레이(110) 및 주변 회로(120)는 클럭(CLK)에 기초하여 동작을 수행할 수 있다. 주변 회로(120)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 수신하고, 데이터(DATA)를 메모리 셀 어레이(110)에 저장할 수 있다. 주변 회로(120)는 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 메모리 셀 어레이(110)로부터 데이터(DATA)를 인출할 수 있다.
주변 회로(120)는 외부로부터 입력된 신호를 주변 회로(120)의 다른 구성요소들로 전달하는 버퍼 회로들, 메모리 장치(100)의 제반 동작을 제어하는 로직 회로, 어드레스(ADDR)를 디코딩하고, 디코딩된 어드레스를 기반으로 동작 전압을 메모리 셀 어레이(110)로 제공하는 어드레스 디코더를 포함할 수 있다. 주변 회로(120)에 포함되는 회로들은 이에 한정되지 않으며, 주변 회로(120)는 페이지 버퍼 회로, 입출력 회로 등 다양한 회로들을 포함할 수 있다.
주변 회로(120)는 패드를 통해 외부로부터 신호를 수신할 수 있다. 주변 회로(120)는 버퍼 회로들을 통해 수신된 신호를 주변 회로(120)에 포함된 다양한 회로들로 전달할 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)로부터 전달된 신호 또는 주변 회로(120)에서 생성된 신호를 외부로 전송할 수 있다. 주변 회로(120)는 버퍼 회로들을 이용하여 패드를 통해 외부로 신호를 전송할 수 있다. 예시적으로, 주변 회로(120)는 주변 회로(120)에 포함된 다양한 회로들 사이에 신호를 전달하기 위해, 신호를 차동 스몰-스윙(small-swing) 신호의 형태로 변환할 수 있다. 차동 스몰-스윙 신호는 전달할 신호 값의 변화에 따라 작은 크기의 폭으로 변하는 제1 전압 신호 및 제2 전압 신호를 포함할 수 있다. 제1 전압 신호 및 제2 전압 신호는 서로 다른 두 신호 라인을 통해 전달되는 차동 신호로서, 전달할 신호 값의 변화에 따라 반대로 변할 수 있다. 수신단은 두 노드들을 통해 차동 스몰-스윙 신호를 수신하고, 수신된 차동 스몰-스윙 신호에 기초하여 신호를 복원할 수 있다.
도 2는 도 1의 메모리 장치의 상세한 블록도이다. 도 2를 참조하면, 메모리 장치(100)는 복수의 패드들(130-1~130-4), 복수의 에지 버퍼 회로들(140-1~140-4), 메모리 셀 어레이(110), 복수의 미들 버퍼 회로들(150-1~150-4) 및 로직 회로(160)를 포함할 수 있다. 메모리 셀 어레이(110)는 제1 서브 메모리 셀 어레이(110-1) 및 제2 서브 메모리 셀 어레이(110-2)를 포함할 수 있다. 도 1의 주변 회로(120)는 복수의 패드들(130-1~130-4), 복수의 에지 버퍼 회로들(140-1~140-4), 복수의 미들 버퍼 회로들(150-1~150-4) 및 로직 회로(160)를 포함할 수 있다.
메모리 장치(100)는 제1 영역, 제2 영역 및 제3 영역으로 구분될 수 있다. 복수의 패드들(130-1~130-4) 및 복수의 에지 버퍼 회로들(140-1~140-4)은 제1 영역에 위치할 수 있다. 제1 영역은 메모리 장치(100)의 가장자리에 위치할 수 있다. 복수의 미들 버퍼 회로들(150-1~150-4) 및 로직 회로(160)는 제2 영역에 위치할 수 있다. 제2 영역은 메모리 장치(100)의 중앙에 위치할 수 있다. 제1 서브 메모리 셀 어레이(110-1) 및 제2 서브 메모리 셀 어레이(110-2)는 제3 영역에 위치할 수 있다. 구체적으로, 제1 영역은 제1 서브 메모리 셀 어레이(110-1)의 일 측면과 인접한 영역일 수 있고, 제2 영역은 제3 영역 사이에 위치하고, 제1 서브 메모리 셀 어레이(110-1)의 다른 일 측면과 인접한 영역일 수 있다.
메모리 장치(100)는 복수의 패드들(130-1~130-4)을 통해 외부로부터 데이터(DATA), 커맨드(CMD), 어드레스(ADDR) 및 클럭(CLK)을 수신할 수 있다. 메모리 장치(100)는 제1 패드(130-1)를 통해 데이터(DATA)를 수신할 수 있다. 메모리 장치(100)는 제2 패드(130-2)를 통해 커맨드(CMD)를 수신할 수 있다. 메모리 장치(100)는 제3 패드(130-3)를 통해 어드레스(ADDR)를 수신할 수 있다. 메모리 장치(100)는 제4 패드(130-4)를 통해 클럭(CLK)을 수신할 수 있다.
각각의 패드에 대응하는 에지 버퍼 회로는 수신된 신호를 제2 영역의 미들 버퍼 회로로 전달할 수 있다. 제1 에지 버퍼 회로(140-1)는 제1 패드(130-1)를 통해 수신된 데이터(DATA)를 제1 미들 버퍼 회로(150-1)로 전달할 수 있다. 마찬가지로, 제2 에지 버퍼 회로 내지 제4 에지 버퍼 회로(140-2~140-4)는 커맨드(CMD), 어드레스(ADDR) 및 클럭(CLK)을 제2 미들 버퍼 회로(150-2) 내지 제4 미들 버퍼 회로(150-4)로 각각 전달할 수 있다. 복수의 미들 버퍼 회로(150-1~150-4)로 전달된 신호들은 로직 회로(160)로 전달될 수 있다. 로직 회로(160)는 전달된 신호들에 기초하여 메모리 장치(100)의 제반 동작을 제어할 수 있다.
이하에서는, 설명의 편의를 위해, 제1 에지 버퍼 회로(140-1) 및 제1 미들 버퍼 회로(150-1)를 기준으로 복수의 에지 버퍼 회로들(140-1~140-4) 및 복수의 미들 버퍼 회로들(150-1~150-4)의 동작을 설명한다.
제1 에지 버퍼 회로(140-1)는 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 이용하여 데이터(DATA)를 제1 미들 버퍼 회로(150-1)로 전달할 수 있다. 제1 에지 버퍼 회로(140-1)는 데이터(DATA)를 제1 미들 버퍼 회로(150-1)로 전달하기 위해, 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 차동 스몰-스윙으로 구동할 수 있다. 즉, 제1 에지 버퍼 회로(140-1)는 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 제1 미들 버퍼 회로(150-1)로 전달할 수 있다.
제1 에지 버퍼 회로(140-1) 및 제1 미들 버퍼 회로(150-1) 사이의 신호 전달에 있어서, 리피터(repeater) 또는 인버터가 포함되지 않을 수 있다. 또는, 제1 신호 라인(L1) 및 제2 신호 라인(L2)은 리피터(repeater) 또는 인버터를 포함하지 않을 수 있다. 예를 들어, 제1 신호 라인(L1) 및 제2 신호 라인(L2)은 금속 라인일 수 있다.
종래 기술에 따르면, 메모리 장치의 가장자리에 위치하는 패드를 통해 수신된 신호를 메모리 장치의 중앙에 위치하는 로직 회로로 전달하기 위해, 리피터 또는 인버터가 이용된다. 리피터 또는 인버터는 수신단에서의 신호 감지 성능을 향상시키기 위해 이용되며, 리피터 또는 인버터를 구동시키기 위해 전력 소모가 증가될 수 있다. 리피터 또는 인버터가 제3 영역에 포함되는 경우, 메모리 장치의 면적이 증가될 수 있다. 또한, 리피터 또는 인버터를 통해 신호가 수신되는 경우, 회로를 통과하는 시간이 증가하여 지연시간이 커질 수 있다.
반면에, 제1 신호 라인(L1) 및 제2 신호 라인(L2)은 신호 전달을 위한 별도의 회로를 포함하지 않기 때문에 제3 영역의 면적이 증가되지 않을 수 있다. 또한, 별도의 회로를 거치지 않고 데이터(DATA)가 전달될 수 있으므로, 제1 에지 버퍼 회로(140-1)는 데이터(DATA)를 고속으로 제1 미들 버퍼 회로(150-1)로 전달할 수 있다.
제1 미들 버퍼 회로(150-1)는 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 수신하고, 수신된 차동 스몰-스윙 신호를 차동 풀-스윙(full-swing) 신호로 변환할 수 있다. 차동 풀-스윙 신호는 차동 스몰-스윙 신호에 기초하여 생성될 수 있다. 차동 풀-스윙 신호는 차동 스몰-스윙 신호의 변화에 따라 큰 크기의 폭으로 변하는 제1 전압 신호 및 제2 전압 신호를 포함할 수 있다. 즉, 차동 풀-스윙 신호의 크기 변화는 차동 스몰-스윙 신호의 크기 변화보다 클 수 있다.
제1 미들 버퍼 회로(150-1)는 차동 풀-스윙 신호에 기초하여 전달된 데이터(DATA)를 복원할 수 있다. 복원된 데이터(DATA)는 로직 회로(160)로 전달될 수 있다. 이에 따라, 제1 영역의 제1 패드(130-1)를 통해 전달된 데이터(DATA)는 제2 영역의 로직 회로(160)까지 전달될 수 있다.
도 2에는 제1 내지 제4 패드들(130-1~130-4)을 통해 수신된 신호들이 제2 영역의 로직 회로(160)로 전달되는 예시가 도시되었지만, 본 발명은 이에 한정되지 않으며, 메모리 장치(100)는 제1 영역에 다양한 개수의 패드들을 포함할 수 있다. 예를 들어, 도 2에는 제1 패드(130-1)를 통해 데이터(DATA)가 수신되는 것으로 도시되었지만, 데이터(DATA)는 복수의 패드들을 통해 수신될 수 있다.
도 2에는 외부로부터 패드를 통해 수신된 신호가 로직 회로(160)로 전달되는 예시가 도시되었지만, 본 발명은 이에 한정되지 않는다. 예시적으로, 메모리 셀 어레이(110)로부터 로직 회로(160)로 전달된 신호 또는 로직 회로(160)에서 생성된 신호는 제2 영역의 미들 버퍼 회로 및 제1 영역의 에지 버퍼 회로를 거쳐 패드를 통해 외부로 전송될 수 있다.
예를 들어, 제1 미들 버퍼 회로(150-1)는 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 이용하여 메모리 셀 어레이(110)에서 인출된 데이터(DATA)를 제1 에지 버퍼 회로(140-1)로 전달할 수 있다. 제1 에지 버퍼 회로(140-1)는 제1 패드(130-1)를 통해 데이터(DATA)를 외부로 전송할 수 있다. 제1 미들 버퍼 회로(150-1)는 데이터(DATA)를 제1 에지 버퍼 회로(140-1)로 전달하기 위해 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 차동 스몰-스윙으로 구동할 수 있다. 제1 에지 버퍼 회로(140-1)는 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 수신하고, 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환할 수 있다. 제1 에지 버퍼 회로(140-1)는 차동 풀-스윙 신호에 기초하여 데이터(DATA)를 복원할 수 있다. 제1 에지 버퍼 회로(140-1)는 복원된 데이터(DATA)를 제1 패드(130-1)를 통해 외부로 전송할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(100)가 데이터(DATA)를 외부로부터 수신하거나 메모리 장치(100)가 데이터(DATA)를 외부로 전송하는 예시를 기준으로 메모리 장치(100)의 동작을 설명한다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 장치(100)는 유사한 방식으로 다양한 종류의 신호를 외부로부터 수신하거나 다양한 종류의 신호를 외부로 전송할 수 있다.
도 3은 도 2의 메모리 장치의 패드와 관련된 회로들을 상세하게 나타내는 블록도이다. 도 3을 참조하면, 메모리 장치(100)는 패드(130), ESD(Electro Static Discharge)(131), 에지 버퍼 회로(140) 및 미들 버퍼 회로(150)를 포함할 수 있다. 도 2에서 도시된 바와 같이, 패드(130) 및 에지 버퍼 회로(140)는 메모리 장치(100)의 제1 영역에 위치할 수 있고, 미들 버퍼 회로(150)는 메모리 장치(100)의 제2 영역에 위치할 수 있다.
메모리 장치(100)는 기판 상에 적층될 수 있다. 예시적으로, 메모리 장치(100)의 패드(130)는 기판의 패드 또는 다른 메모리 장치의 패드와 와이어 본딩을 통해 연결될 수 있다. 이에 따라, 메모리 장치(100)는 패드(130)를 통해 기판 또는 다른 메모리 장치로부터 신호를 수신하거나 기판 또는 다른 메모리 장치로 신호를 전달할 수 있다.
ESD(131)는 와이어 본딩 방식으로 메모리 장치(100)의 패드를 연결할 때 발생할 수 있는 정전 방전을 방지할 수 있다.
데이터(DATA)는 패드(130)를 통해 외부로부터 수신될 수 있다. 에지 버퍼 회로(140)는 외부로부터 수신된 데이터(DATA)를 미들 버퍼 회로(150)로 전달할 수 있다. 이에 따라, 외부로부터 수신된 데이터(DATA)는 제2 영역의 회로들로 전달될 수 있다.
미들 버퍼 회로(150)는 메모리 셀 어레이(110)로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 에지 버퍼 회로(140)로 전달할 수 있다. 에지 버퍼 회로(140)는 전달된 데이터(DATA)를 패드(130)를 통해 외부로 전송할 수 있다.
에지 버퍼 회로(140)는 패드 드라이버(PAD Driver)(141), 패드 리시버(PAD Receiver)(142), 에지 리시버(Edge Receiver)(143) 및 에지 드라이버(Edge Driver)(144)를 포함할 수 있다.
패드 드라이버(141)는 데이터(DATA)를 외부로 출력하는 동작을 수행할 수 있다. 예를 들어, 메모리 장치(100)의 읽기 동작에서, 패드 드라이버(141)는 미들 버퍼 회로(150)로부터 전달된 데이터(DATA)를 패드(130)를 통해 외부로 출력할 수 있다.
패드 리시버(142)는 외부로부터 데이터(DATA)를 수신하는 동작을 수행할 수 있다. 예를 들어, 메모리 장치(100)의 쓰기 동작에서, 패드 리시버(142)는 패드(130)를 통해 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 에지 드라이버(144)로 전달할 수 있다. 데이터(DATA)는 에지 드라이버(144)를 통해 미들 버퍼 회로(150)로 전달되어 메모리 셀 어레이(110)로 저장될 수 있다.
에지 리시버(143)는 미들 버퍼 회로(150)로부터 데이터(DATA)를 수신하고 수신된 데이터(DATA)를 패드 드라이버(141)로 전달할 수 있다. 예시적으로, 에지 리시버(143)는 차동 스몰-스윙 신호 형태로 미들 버퍼 회로(150)로부터 데이터(DATA)를 수신할 수 있다. 에지 리시버(143)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환하고, 변환된 신호에 기초하여 데이터(DATA)를 복원할 수 있다. 에지 리시버(143)는 복원된 데이터(DATA)를 패드 드라이버(141)로 전달할 수 있다.
에지 드라이버(144)는 패드 리시버(142)로부터 데이터(DATA)를 수신하고 수신된 데이터(DATA)를 미들 버퍼 회로(150)로 전달할 수 있다. 예시적으로, 에지 드라이버(144)는 데이터(DATA)를 미들 버퍼 회로(150)로 전달하기 위해, 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 미들 버퍼 회로(150)로 전달할 수 있다.
미들 버퍼 회로(150)는 미들 드라이버(Middle Driver)(151) 및 미들 리시버(Middle Receiver)(152)를 포함할 수 있다.
미들 드라이버(151)는 메모리 셀 어레이(110)로부터 인출된 데이터(DATA)를 에지 리시버(143)로 전달할 수 있다. 예시적으로, 미들 드라이버(151)는 데이터(DATA)를 미들 버퍼 회로(150)로 전달하기 위해, 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 에지 리시버(143)로 전달할 수 있다.
미들 리시버(152)는 에지 드라이버(144)로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 로직 회로(160)로 전달할 수 있다. 예시적으로, 미들 리시버(152)는 에지 드라이버(144)로부터 차동 스몰-스윙 신호 형태로 데이터(DATA)를 수신할 수 있다. 미들 리시버(152)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환하고, 변환된 신호에 기초하여 데이터(DATA)를 복원할 수 있다. 미들 리시버(152)는 복원된 데이터(DATA)를 로직 회로(160)로 전달할 수 있다. 이에 따라, 로직 회로(160)로 전달된 데이터(DATA)는 메모리 셀 어레이(110)로 저장될 수 있다.
도 3에 도시된 바와 같이, 에지 리시버(143) 및 미들 리시버(152)는 동일한 동작을 수행할 수 있고, 에지 드라이버(144) 및 미들 드라이버(151)는 동일한 동작을 수행할 수 있다. 따라서, 에지 리시버(143) 및 미들 리시버(152)는 존재하는 영역만 상이할 뿐 유사한 형태로 구현될 수 있다. 또한, 에지 드라이버(144) 및 미들 드라이버(151)는 존재하는 영역만 상이할 뿐 유사한 형태로 구현될 수 있다.
도 4는 본 발명의 실시 예에 따른 드라이버 및 리시버를 나타내는 블록도이다. 도 4를 참조하면, 드라이버(170)는 도 3의 에지 드라이버(144) 및 미들 드라이버(151)와 대응될 수 있고, 리시버(180)는 도 3의 에지 리시버(143) 및 미들 리시버(152)와 대응될 수 있다. 이에 따라, 드라이버(170) 및 리시버(180)의 설명을 통해 도 3의 에지 드라이버(144), 미들 드라이버(151), 에지 리시버(143) 및 미들 리시버(152)가 설명될 수 있따.
드라이버(170)는 데이터(DATA)를 수신하고, 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 데이터(DATA)를 리시버(180)로 전달할 수 있다. 드라이버(170)는 데이터(DATA)와 대응하는 차동 스몰-스윙 신호가 리시버(180)로 전달되도록 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 구동할 수 있다.
드라이버(170)는 위상 분할기(Phase Splitter)(171), 인에이블 제어 회로(Enable Control Circuit)(172), 프리차지 회로(Pre-Charge Circuit)(173) 및 푸시-풀 드라이버(Push-Pull Driver)(174)를 포함할 수 있다.
위상 분할기(171)는 수신된 데이터(DATA)와 위상이 동일한 제1 데이터 신호 및 수신된 데이터(DATA)의 위상이 반전된 제2 데이터 신호를 생성할 수 있다.
인에이블 제어 회로(172)는 드라이버(170)의 동작을 제어하는 인에이블 신호를 생성할 수 있다. 예를 들어, 인에이블 제어 회로(172)는 수신된 데이터(DATA) 및 수신된 데이터(DATA)가 일정 시간 딜레이된 딜레이 신호에 기초하여 인에이블 신호를 생성할 수 있다. 인에이블 제어 회로(172)는 수신된 데이터(DATA) 또는 딜레이 신호의 하이 구간 동안 인에이블 신호가 하이 값이 되도록 인에이블 신호를 생성할 수 있다.
예시적으로, 인에이블 신호가 하이(high) 값인 경우, 드라이버(170)가 동작할 수 있고, 인에이블 신호가 로우(low) 값인 경우, 드라이버(170)의 동작이 중지될 수 있다.
프리차지 회로(173)는 제1 신호 라인(L1)의 일 측단과 연결된 드라이버(170)의 제1 출력 노드(OUT1)와 제2 신호 라인(L2)의 일 측단과 연결된 드라이버(170)의 제2 출력 노드(OUT2)의 전압을 미리 정해진 전압의 크기로 프리차지할 수 있다. 프리차지 회로(173)는 제1 출력 노드(OUT1)와 제2 출력 노드(OUT2)가 동일한 전압의 크기를 갖도록 프리차지할 수 있다. 예를 들어, 프리차지 회로(173)는 인에이블 신호가 로우 값인 경우, 제1 출력 노드(OUT1)와 제2 출력 노드(OUT2)를 프리차지하여 제1 출력 노드(OUT1)와 제2 출력 노드(OUT2)가 동일한 전압의 크기를 갖게 할 수 있다. 이 경우, 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 전류가 흐르지 않을 수 있다.
푸시-풀 드라이버(174)는 위상 분할기(171)에서 생성된 제1 데이터 신호 및 제2 데이터 신호에 기초하여 제1 출력 노드(OUT1)의 전압의 크기와 제2 출력 노드(OUT2)의 전압의 크기를 조절할 수 있다. 푸시-풀 드라이버(174)는 제1 출력 노드(OUT1)의 전압의 크기와 제2 출력 노드(OUT2)의 전압의 크기를 다르게 함으로써 데이터(DATA)에 대응하는 차동 스몰-스윙 신호를 리시버(180)로 전달할 수 있다.
예를 들어, 인에이블 신호가 하이 값인 경우, 푸시-풀 드라이버(174)가 동작할 수 있다. 제1 데이터 신호가 하이 값이고, 제2 데이터 신호가 로우 값인 경우, 푸시-풀 드라이버(174)는 제1 출력 노드(OUT1)의 전압의 크기가 제2 출력 노드(OUT2)의 전압의 크기보다 커지도록 할 수 있다. 제1 출력 노드(OUT1)의 전압이 제2 출력 노드(OUT2)의 전압보다 크므로, 전류는 제1 출력 노드(OUT1)로부터 제1 방향(d1)으로 출력될 수 있다. 제1 방향(d1)으로 출력된 전류는 제1 신호 라인(L1), 저항(R) 및 제2 신호 라인(L2)을 순차적으로 지나 제2 출력 노드(OUT2)로 전달될 수 있다.
제1 데이터 신호가 로우 값이고, 제2 데이터 신호가 하이 값인 경우, 푸시-풀 드라이버(174)는 제2 출력 노드(OUT2)의 전압의 크기가 제1 출력 노드(OUT1)의 전압의 크기보다 커지도록 할 수 있다. 제2 출력 노드(OUT2)의 전압이 제1 출력 노드(OUT1)의 전압보다 크므로, 전류는 제2 출력 노드(OUT2)로부터 제2 방향(d2)으로 출력될 수 있다. 제2 방향(d2)으로 출력된 전류는 제2 신호 라인(L2), 저항(R) 및 제1 신호 라인(L1)을 순차적으로 지나 제1 출력 노드(OUT1)로 전달될 수 있다.
상술한 바와 같이, 드라이버(170)는 수신된 데이터(DATA)에 기초하여 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 흐르는 전류의 방향을 다르게 할 수 있다. 제1 신호 라인(L1)의 다른 측단과 연결된 제1 노드(n1) 및 제2 신호 라인(L2)의 다른 측단과 연결된 제2 노드(n2) 사이에 전류가 흐르는 경우, 제1 노드(n1) 및 제2 노드(n2)는 각각 다른 전압을 가질 수 있다. 예를 들어, 제1 방향(d1)으로 전류가 흐르는 경우, 제1 노드(n1)의 전압의 크기는 제2 노드(n2)의 전압의 크기보다 클 수 있고, 제2 방향(d2)으로 전류가 흐르는 경우, 제2 노드(n2)의 전압의 크기는 제1 노드(n1)의 전압의 크기보다 클 수 있다. 즉, 드라이버(170)는 데이터(DATA)에 기초하여 제1 노드(n1) 및 제2 노드(n2)의 전압의 크기가 달라지도록 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 구동할 수 있다. 리시버(180)는 제1 노드(n1) 및 제2 노드(n2)의 전압 차이에 기초하여 데이터(DATA)를 복원할 수 있다.
제1 노드(n1) 및 제2 노드(n2) 사이의 저항(R)을 통해 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 전파된 전류는 전압으로 변환될 수 있다.
예를 들어, 데이터(DATA)가 하이 값인 경우, 제1 노드(n1)의 전압이 제2 노드(n2)의 전압보다 클 수 있다. 데이터(DATA)가 로우 값인 경우, 제2 노드(n2)의 전압이 제1 노드(n1)의 전압보다 클 수 있다. 이와 같이, 데이터(DATA)에 따라 제1 노드(n1) 및 제2 노드(n2)의 전압은 달라질 수 있고, 데이터(DATA)에 대응하는 신호가 제1 노드(n1)의 전압 및 제2 노드(n2)의 전압을 통해 차동 신호 형태로서 전달될 수 있다.
제1 신호 라인(L1) 및 제2 신호 라인(L2)은 메모리 셀 어레이(110) 상에 위치하여 길게 형성될 수 있다. 따라서, 제1 신호 라인(L1) 및 제2 신호 라인(L2)은 저항 및 캐패시터로 변환되었을 때 저항(R)과 비교하여 큰 부하 역할을 할 수 있다. 따라서, 제1 노드(n1) 및 제2 노드(n2)의 전압 차이는 작을 수 있다. 따라서, 제1 노드(n1) 및 제2 노드(n2)를 통해 전달된 신호는 차동 스몰-스윙 신호 형태일 수 있다.
리시버(180)는 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 드라이버(170)로부터 데이터(DATA)에 대응하는 신호를 수신할 수 있다. 제1 노드(n1) 및 제2 노드(n2)를 통해 전달된 신호는 차동 스몰-스윙 신호일 수 있다. 리시버(180)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환하고, 차동 풀-스윙 신호에 기초하여 데이터(DATA)를 복원할 수 있다. 리시버(180)는 복원된 데이터(DATA_r)를 로직 회로(160)로 전달할 수 있다.
리시버(180)는 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)를 포함할 수 있다. 제1 차동 증폭기(181)는 엔모스(NMOS)를 이용하여 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 증폭할 수 있다. 제2 차동 증폭기(182)는 피모스(PMOS)를 이용하여 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 증폭할 수 있다. 제1 차동 증폭기(181)의 출력 노드는 제2 차동 증폭기(182)의 출력 노드와 연결될 수 있다. 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)의 출력 노드를 연결함으로써 출력 노드를 통해 획득될 수 있는 차동 풀-스윙 신호의 상승 시간과 하강 시간이 조절 될 수 있다. 이에 따라, 차동 풀-스윙 신호의 듀티(duty)가 보상될 수 있다.
도 5는 도 4의 드라이버의 예시적인 회로도를 나타낸다. 도 4 및 도 5를 참조하면, 드라이버(170)는 위상 분할기(171), 인에이블 제어 회로(172), 프리차지 회로(173) 및 푸시-풀 드라이버(174)를 포함할 수 있다.
위상 분할기(171)는 데이터(DATA)를 수신하고, 데이터(DATA)의 위상과 동일한 제1 데이터 신호(DATA_d) 및 데이터(DATA)의 위상과 반전되는 제2 데이터 신호(DATA_b)를 생성할 수 있다. 예를 들어, 제1 데이터 신호(DATA_d)가 하이 값인 경우, 제2 데이터 신호(DATA_b)는 로우 값일 수 있고, 제1 데이터 신호(DATA_d)가 로우 값인 경우, 제2 데이터 신호(DATA_b)는 하이 값일 수 있다.
도 5에 도시된 바와 같이, 위상 분할기(171)는 제1 내지 제7 인버터(i1~i7) 및 제1 스위치(s1)를 포함할 수 있다. 제1 스위치(s1)는 엔모스 및 피모스가 병렬로 연결된 형태일 수 있다. 제1 스위치(s1)는 입력된 신호를 제3 인버터(i3)와 동일한 크기로 딜레이시켜 출력할 수 있다.
제1 인버터(i1)의 출력단은 제2 인버터(i2)의 입력단과 연결되고, 제2 인버터(i2)의 출력단은 제3 인버터(i3) 및 제1 스위치(s1)의 입력단과 연결될 수 있다. 제3 인버터(i3)의 출력단은 제4 인버터(i4)의 입력단과 연결되고, 제4 인버터(i4)의 출력단은 제6 인버터(i6)의 출력단 및 제7 인버터(i7)의 입력단과 연결될 수 있다. 제1 스위치(s1)의 출력단은 제5 인버터(i5)의 입력단과 연결되고, 제5 인버터(i5)의 출력단은 제6 인버터(i6)의 입력단 및 제7 인버터(i7)의 출력단과 연결될 수 있다. 데이터(DATA)는 제1 인버터(i1)의 입력단으로 제공될 수 있다. 제1 데이터 신호(DATA_d)는 제4 인버터(i4)의 출력단을 통해 출력될 수 있고, 제2 데이터 신호(DATA_b)는 제5 인버터(i5)의 출력단을 통해 출력될 수 있다.
인에이블 제어 회로(172)는 데이터(DATA)를 수신하고, 데이터(DATA)에 기초하여 인에이블 신호(EN)를 생성할 수 있다. 인에이블 제어 회로(172)는 딜레이 유닛(du), 제1 노어 게이트(no1) 및 제8 인버터(i8)를 포함할 수 있다. 딜레이 유닛(du)의 출력단은 제1 노어 게이트(no1)의 입력단과 연결되고, 제1 노어 게이트(no1)의 출력단은 제8 인버터(i8)의 입력단과 연결될 수 있다.
데이터(DATA)는 제1 노어 게이트(no1)의 입력단 및 딜레이 유닛(du)의 입력단에 제공될 수 있다. 딜레이 유닛(du)은 제공된 데이터(DATA)를 일정 시간 딜레이시켜 딜레이된 데이터(DATA)를 출력할 수 있다. 데이터(DATA) 및 딜레이된 데이터(DATA)는 제1 노어 게이트(no1)로 제공되고, 제1 노어 게이트(no1)로부터 출력된 신호는 제8 인버터(i8)로 제공될 수 있다. 인에이블 신호(EN)는 제8 인버터(i8)로부터 출력된 신호일 수 있다. 생성된 인에이블 신호(EN)는 데이터(DATA) 및 딜레이된 데이터(DATA)의 하이 동안, 하이 값이 될 수 있다.
프리차지 회로(173)는 제1 출력 노드(OUT1)의 전압과 제2 출력 노드(OUT2)의 전압이 동일하게 되도록 제1 출력 노드(OUT1)와 제2 출력 노드(OUT2)를 프리차지할 수 있다. 프리차지 회로(173)는 제9 인버터(i9)에 의해 반전된 인에이블 신호(EN)를 제어 신호로서 수신할 수 있다. 프리차지 회로(173)는 제1 내지 제3 엔모스들(nm1~nm3)을 포함할 수 있다. 제1 내지 제3 엔모스들(nm1~nm3)의 게이트 단자들은 서로 연결되고, 제9 인버터(i9)에 의해 반전된 인에이블 신호(EN)는 제1 내지 제3 엔모스들(nm1~nm3)의 공통 게이트 단자로 입력될 수 있다. 제1 엔모스(nm1)및 제2 엔모스(nm2)는 직렬로 연결되고, 제1 엔모스(nm1)의 제1 단자와 제2 엔모스(nm2)의 제1 단자가 연결될 수 있다. 제3 엔모스(nm3)의 제1 단자는 제1 엔모스(nm1)의 제2 단자와 연결되고, 제3 엔모스(nm3)의 제2 단자는 제2 엔모스(nm2)의 제2 단자와 연결될 수 있다.
인에이블 신호(EN)가 로우 값인 경우, 제1 내지 제3 엔모스들(nm1~nm3)이 턴-온 상태가 되고, 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)는 제1 전원 전압(Vdd)에 의해 프리차지될 수 있다. 이 경우, 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압은 동일하게 유지될 수 있다.
푸시-풀 드라이버(174)는 제1 데이터 신호(DATA_d) 및 제2 데이터 신호(DATA_b)에 기초하여 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압을 조절할 수 있다.
푸시-풀 드라이버(174)는 제1 및 제2 피모스들(pm1~pm2) 및 제4 및 제5 엔모스들(nm1~nm5)을 포함할 수 있다. 제1 피모스(pm1)의 소스 단자는 제2 피모스(pm2)의 소스 단자와 연결되고, 제1 전원 전압(Vdd)은 제1 피모스(pm1) 및 제2 피모스(pm2)의 공통 소스 단자로 제공될 수 있다. 제1 피모스(pm1)의 드레인 단자는 제4 엔모스(nm4)의 드레인 단자와 연결되고, 제2 피모스(pm2)의 드레인 단자는 제5 엔모스(nm5)의 드레인 단자와 연결될 수 있다. 제4 엔모스(nm4)의 소스 단자는 제5 엔모스(nm5)의 소스 단자와 연결되고, 제2 전원 전압(Vss)은 제4 엔모스(nm4) 및 제5 엔모스(nm5)의 공통 소스 단자로 제공될 수 있다. 제1 전원 전압(Vdd)은 양의 전원 전압일 수 있고, 제2 전원 전압(Vss)은 접지 전압일 수 있다.
제1 낸드 게이트(na1)는 제1 데이터 신호(DATA_d) 및 인에이블 신호(EN)를 수신하고, 제1 데이터 신호(DATA_d) 및 인에이블 신호(EN)의 값에 따라 대응하는 신호를 출력할 수 있다. 제1 낸드 게이트(na1)로부터 출력된 신호는 제1 피모스(pm1)의 게이트 단자로 입력될 수 있다.
제2 낸드 게이트(na2)는 제2 데이터 신호(DATA_b) 및 인에이블 신호(EN)를 수신하고, 제2 데이터 신호(DATA_b) 및 인에이블 신호(EN)의 값에 따라 대응하는 신호를 출력할 수 있다. 제2 낸드 게이트(na2)로부터 출력된 신호는 제2 피모스(pm2)의 게이트 단자로 입력될 수 있다.
제2 노어 게이트(no2)는 제1 데이터 신호(DATA_d) 및 제10 인버터(i10)에 의해 반전된 인에이블 신호(EN)를 수신하고, 제1 데이터 신호(DATA_d) 및 반전된 인에이블 신호(EN)의 값에 따라 대응하는 신호를 출력할 수 있다. 제2 노어 게이트(no2)로부터 출력된 신호는 제4 엔모스(nm4)의 게이트 단자로 입력될 수 있다.
제3 노어 게이트(no3)는 제2 데이터 신호(DATA_b) 및 제11 인버터(i11)에 의해 반전된 인에이블 신호(EN)를 수신하고, 제2 데이터 신호(DATA_b) 및 반전된 인에이블 신호(EN)의 값에 따라 대응하는 신호를 출력할 수 있다. 제3 노어 게이트(no3)로부터 출력된 신호는 제5 엔모스(nm5)의 게이트 단자로 입력될 수 있다.
이에 따라, 푸시-풀 드라이버(174)는 인에이블 신호(EN)에 따라 동작을 수행할 수 있다. 예를 들어, 인에이블 신호(EN)가 하이 값인 경우, 제1 및 제2 피모스들(pm1~pm2)과 제4 및 제5 엔모스들(nm1~nm5) 중 적어도 하나는 턴-온 상태가 될 수 있다.
푸시-풀 드라이버(174)가 동작하는 경우, 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압이 달라질 수 있다. 푸시-풀 드라이버(174)의 상세한 동작은 도 6 및 도 7을 참조하여 설명될 것이다.
도 6은 인에이블 신호 및 데이터가 하이 값인 경우, 도 5의 드라이버의 동작을 보여주는 회로도이다. 도 5 및 도 6을 참조하면, 제1 출력 노드(OUT1)는 제1 신호 라인(L1)과 연결되고, 제2 출력 노드(OUT2)는 제2 신호 라인(L2)과 연결될 수 있다.
데이터(DATA)가 하이 값인 경우, 제1 데이터 신호(DATA_d)는 하이 값이고, 제2 데이터 신호(DATA_b)는 로우 값일 수 있다. 이 경우, 제1 피모스(pm1) 및 제5 엔모스(nm5)는 턴-온 될 수 있고, 제2 피모스(pm2) 및 제4 엔모스(nm4)는 턴-오프 될 수 있다. 제1 피모스(pm1) 및 제5 엔모스(nm5)가 턴-온 되는 경우, 제1 전원 전압(Vdd)에 의해 생성된 전류는 제1 피모스(pm1), 제1 신호 라인(L1), 제2 신호 라인(L2) 및 제5 엔모스(nm5)를 지나는 방향으로 흐를 수 있다. 이 경우, 전류가 제1 노드(n1)에서 제2 노드(n2)로 흐르기 때문에, 제1 노드 전압(Va)은 제2 노드 전압(Vb)보다 클 수 있다.
즉, 데이터(DATA)가 하이 값인 경우, 제1 노드 전압(Va)은 제2 노드 전압(Vb)보다 커질 수 있다. 드라이버(170)는 데이터(DATA)에 기초하여 제1 노드 전압(Va)이 제2 노드 전압(Vb)보다 커지도록 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 구동할 수 있고, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)에 대응하는 차동 신호를 리시버(180)로 전달할 수 있다.
도 7은 인에이블 신호가 하이 값이고 데이터가 로우 값인 경우, 도 5의 드라이버의 동작을 보여주는 회로도이다. 도 5 및 도 7을 참조하면, 제1 출력 노드(OUT1)는 제1 신호 라인(L1)과 연결되고, 제2 출력 노드(OUT2)는 제2 신호 라인(L2)과 연결될 수 있다.
데이터(DATA)가 로우 값인 경우, 제1 데이터 신호(DATA_d)는 로우 값이고, 제2 데이터 신호(DATA_b)는 하이 값일 수 있다. 이 경우, 제1 피모스(pm1) 및 제5 엔모스(nm5)는 턴-오프 될 수 있고, 제2 피모스(pm2) 및 제4 엔모스(nm4)는 턴-온 될 수 있다. 제2 피모스(pm2) 및 제4 엔모스(nm4)가 턴-온 되는 경우, 제1 전원 전압(Vdd)에 의해 생성된 전류는 제2 피모스(pm2), 제2 신호 라인(L2), 제1 신호 라인(L1) 및 제4 엔모스(nm4)를 지나는 방향으로 흐를 수 있다. 이 경우, 전류가 제2 노드(n2)에서 제1 노드(n1)로 흐르기 때문에, 제2 노드 전압(Vb)은 제1 노드 전압(Va)보다 클 수 있다.
즉, 데이터(DATA)가 로우 값인 경우, 제1 노드 전압(Va)은 제2 노드 전압(Vb)보다 작아질 수 있다. 드라이버(170)는 데이터(DATA)에 기초하여 제1 노드 전압(Va)이 제2 노드 전압(Vb)보다 작아지도록 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 구동할 수 있고, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)에 대응하는 차동 신호를 리시버(180)로 전달할 수 있다.
도 8은 도 5의 드라이버의 동작에 따라 생성되는 신호의 예시를 보여주는 타이밍도이다. 도 5 내지 도 8을 참조하면, 드라이버(170)는 도 8의 데이터(DATA)를 수신할 수 있다. 데이터(DATA)는 제1 시간(t1) 및 제4 시간(t4)에서 상승 에지, 제3 시간(t3) 및 제5 시간(t5)에서 하강 에지를 포함할 수 있다. 인에이블 제어 회로(172)의 딜레이 유닛(du)은 데이터(DATA)를 딜레이시켜 딜레이된 신호(DATA_d)를 출력할 수 있다. 예를 들어, 딜레이 유닛(du)은 데이터(DATA)의 펄스 폭(즉, 제3 시간(t3)과 제1 시간(t1)의 차이)만큼 데이터(DATA)를 딜레이시킬 수 있다. 딜레이된 신호(DATA_d)는 제3 시간(t3) 및 제5 시간(t5)에서 상승 에지, 제4 시간(t4) 및 제6 시간(t6)에서 하강 에지를 포함할 수 있다.
인에이블 제어 회로(172)는 데이터(DATA) 및 딜레이된 신호(DATA_d)에 기초하여 인에이블 신호(EN)을 생성할 수 있다. 인에이블 신호(EN)는 데이터(DATA)의 첫 상승 에지가 발생되는 제1 시간(t1)부터 딜레이된 신호(DATA_d)의 마지막 하강 에지가 발생되는 제6 시간(t6)까지 하이 값을 유지할 수 있다. 이에 따라, 드라이버(170)는 제1 시간(t1)부터 제6 시간(t6)까지 동작할 수 있다. 드라이버(170)는 제1 시간(t1)부터 제6 시간(t6)까지 데이터(DATA)에 대응하는 차동 스몰-스윙 신호가 리시버(180)로 전달되도록 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 구동할 수 있다.
데이터(DATA), 딜레이된 신호(DATA_d) 및 인에이블 신호(EN)에 기초하여 드라이버(170)가 동작하는 경우, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)이 달라질 수 있다. 도 8에 도시된 바와 같이, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)은 프리차지 전압을 유지하다가, 제1 신호 라인(L1) 및 제2 신호 라인(L2)에 따른 딜레이로 인해 제2 시간(t2)부터 달라질 수 있다. 데이터(DATA)의 하이 값에 대응하여 제1 노드 전압(Va)이 상승하고, 제2 노드 전압(Vb)이 하강할 수 있다. 데이터(DATA)의 로우 값에 대응하여 제1 노드 전압(Va)이 하강하고, 제2 노드 전압(Vb)이 상승할 수 있다. 제1 신호 라인(L1) 및 제2 신호 라인(L2)이 큰 부하 역할을 하므로, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 차이는 작을 수 있다. 그러나, 차동 신호의 형태로 전달되기 때문에 리시버(180)는 제1 노드 전압(Va) 및 제2 노드 전압(Vb)을 통해 데이터(DATA)를 복원할 수 있다.
도 5 내지 도 8에 도시된 회로들 및 신호들은 드라이버(170)의 동작을 설명하기 위한 예시일 뿐이며, 본 발명의 드라이버(170)가 이에 한정되는 것은 아니다. 본 발명의 드라이버(170)는 동일 또는 유사한 기능을 수행하는 범위 내에서 다양한 형태의 회로들로 구현될 수 있다.
도 9는 도 4의 리시버의 예시적인 회로도를 나타낸다. 도 4 및 도 9를 참조하면, 리시버(180)는 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)를 포함할 수 있다.
제1 차동 증폭기(181)는 제3 내지 제6 피모스들(pm3~pm6)과 제6 엔모스(nm6) 및 제7 엔모스(nm7)를 포함할 수 있다. 제3 피모스(pm3) 및 제4 피모스(pm4)는 병렬로 연결되고, 제5 피모스(pm5) 및 제6 피모스(pm6)는 병렬로 연결될 수 있다. 제3 피모스(pm3)의 게이트 단자는 제5 피모스(pm5)의 게이트 단자와 연결되고, 제4 피모스(pm4)의 게이트 단자는 제6 피모스(pm6)의 게이트 단자와 연결될 수 있다. 제3 피모스(pm3) 및 제4 피모스(pm4)의 공통 드레인 단자는 제3 피모스(pm3) 및 제5 피모스(pm5)의 공통 게이트 단자와 연결되고, 제5 피모스(pm5) 및 제6 피모스(pm6)의 공통 드레인 단자는 제4 피모스(pm4) 및 제6 피모스(pm6)의 공통 게이트 단자와 연결될 수 있다. 즉, 제3 내지 제6 피모스들(pm3~pm6)은 크로스 커플(cross couple)된 형태로서, 제1 차동 증폭기(181)에서 부하를 담당할 수 있다.
제3 피모스(pm3) 및 제4 피모스(pm4)의 공통 드레인 단자는 제6 엔모스(nm6)의 드레인 단자와 연결될 수 있다. 제5 피모스(pm5) 및 제6 피모스(pm6)의 공통 드레인 단자는 제7 엔모스(nm7)의 드레인 단자와 연결될 수 있다. 제1 전원 전압(Vdd)은 제3 피모스(pm3) 및 제4 피모스(pm4)의 공통 소스 단자와 제5 피모스(pm5) 및 제6 피모스(pm6)의 공통 소스 단자로 제공될 수 있다. 제2 전원 전압(Vss)은 제6 엔모스(nm6)의 소스 단자와 제7 엔모스(nm7)의 소스 단자로 제공될 수 있다. 제1 전원 전압(Vdd)은 양의 전원 전압이고, 제2 전원 전압(Vss)은 접지 전압일 수 있다.
제1 노드(n1)는 제6 엔모스(nm6)의 게이트 단자와 연결되고, 제2 노드(n2)는 제7 엔모스(nm7)의 게이트 단자와 연결될 수 있다. 이에 따라, 제1 노드 전압(Va)은 제6 엔모스(nm6)의 게이트 단자로 입력되고, 제2 노드 전압(Vb)은 제7 엔모스(nm7)의 게이트 단자로 입력될 수 있다. 제3 출력 노드(OUT3)는 제6 엔모스(nm6)의 드레인 단자와 연결되고, 제4 출력 노드(OUT4)는 제7 엔모스(nm7)의 드레인 단자와 연결될 수 있다.
제1 노드 전압(Va) 및 제2 노드 전압(Vb)에 따라 제3 출력 노드(OUT3)의 제1 출력 전압(Vout1) 및 제4 출력 노드(OUT4)의 제2 출력 전압(Vout2)이 달라질 수 있다. 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)은 제1 노드 전압(Va) 및 제2 노드 전압(Vb)이 증폭된 전압일 수 있다.
예를 들어, 제1 노드 전압(Va)이 상승하고 제2 노드 전압(Vb)이 하강하는 경우, 제1 출력 전압(Vout1)은 하강하고 제2 출력 전압(Vout2)은 상승할 수 있다. 제1 노드 전압(Va)이 하강하고 제2 노드 전압(Vb)이 상승하는 경우, 제1 출력 전압(Vout1)은 상승하고 제2 출력 전압(Vout2)은 하강할 수 있다. 즉, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 스윙에 따라 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)은 스윙할 수 있다. 제1 전원 전압(Vdd) 및 제2 전원 전압(Vss)으로 인해, 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)의 스윙 폭은 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 스윙 폭보다 클 수 있다.
제2 차동 증폭기(182)는 제8 내지 제11 엔모스들(nm8~nm11)과 제7 피모스(pm7) 및 제8 피모스(pm8)를 포함할 수 있다. 제8 엔모스(nm8) 및 제9 엔모스(nm9)는 병렬로 연결되고, 제10 엔모스(nm10) 및 제11 엔모스(nm11)는 병렬로 연결될 수 있다. 제8 내지 제11 엔모스들(nm8~nm11)은 제1 차동 증폭기(181)의 제3 내지 제6 피모스들(pm3~pm6)과 마찬가지로 크로스 커플(cross couple)된 형태일 수 있고, 제2 차동 증폭기(182)에서 부하를 담당할 수 있다.
제8 엔모스(nm8) 및 제9 엔모스(nm9)의 공통 드레인 단자는 제7 피모스(pm7)의 드레인 단자와 연결될 수 있다. 제10 엔모스(nm10) 및 제11 엔모스(nm11)의 공통 드레인 단자는 제8 피모스(pm8)의 드레인 단자와 연결될 수 있다. 제1 전원 전압(Vdd)은 제7 피모스(pm7) 및 제8 피모스(pm8)의 공통 소스 단자로 제공될 수 있다. 제2 전원 전압(Vss)은 제8 엔모스(nm8) 및 제9 엔모스(nm9)의 공통 소스 단자와 제10 엔모스(nm10) 및 제11 엔모스(nm11)의 공통 소스 단자로 제공될 수 있다.
제1 노드(n1)는 제7 피모스(pm7)의 게이트 단자와 연결되고, 제2 노드(n2)는 제8 피모스(pm8)의 게이트 단자와 연결될 수 있다. 이에 따라, 제1 노드 전압(Va)은 제7 피모스(pm7)의 게이트 단자로 입력되고, 제2 노드 전압(Vb)은 제8 피모스(pm8)의 게이트 단자로 입력될 수 있다. 제3 출력 노드(OUT3)는 제7 피모스(pm7)의 드레인 단자와 연결되고, 제4 출력 노드(OUT4)는 제8 피모스(pm8)의 드레인 단자와 연결될 수 있다. 즉, 제7 피모스(pm7)의 게이트 단자는 제1 차동 증폭기(181)의 제6 엔모스(nm6)의 게이트 단자와 연결되고, 제8 피모스(pm8)의 게이트 단자는 제1 차동 증폭기(181)의 제7 엔모스(nm7)의 게이트 단자와 연결될 수 있다. 또한, 제7 피모스(pm7)의 드레인 단자는 제1 차동 증폭기(181)의 제6 엔모스(nm6)의 드레인 단자와 연결되고, 제8 피모스(pm8)의 드레인 단자는 제1 차동 증폭기(181)의 제7 엔모스(nm7)의 드레인 단자와 연결될 수 있다.
제1 차동 증폭기(181)와 마찬가지로, 제2 차동 증폭기(182)로 인하여 제1 노드 전압(Va) 및 제2 노드 전압(Vb)에 따라 제3 출력 노드(OUT3)의 제1 출력 전압(Vout1) 및 제4 출력 노드(OUT4)의 제2 출력 전압(Vout2)이 달라질 수 있다.
예를 들어, 제1 노드 전압(Va)이 상승하고 제2 노드 전압(Vb)이 하강하는 경우, 제1 출력 전압(Vout1)은 하강하고 제2 출력 전압(Vout2)은 상승할 수 있다. 제1 노드 전압(Va)이 하강하고 제2 노드 전압(Vb)이 상승하는 경우, 제1 출력 전압(Vout1)은 상승하고 제2 출력 전압(Vout2)은 하강할 수 있다. 즉, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 스윙에 따라 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)은 스윙할 수 있다. 제1 전원 전압(Vdd) 및 제2 전원 전압(Vss)으로 인해, 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)의 스윙 폭은 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 스윙 폭보다 클 수 있다.
도 9에 도시된 바와 같이, 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)의 제3 출력 노드(OUT3) 및 제4 출력 노드(OUT4)는 동일할 수 있다. 제1 차동 증폭기(181)는 차동 스몰-스윙 신호들(Va, Vb)에 응답하여 제3 및 제4 출력 노드들(OUT3, OUT4) 중 어느 하나를 접지 전압(Vss)으로 낮추도록 구성될 수 있다. 제2 차동 증폭기(182)는 차동 스몰-스윙 신호들(Va, Vb)에 응답하여 상기 제3 및 제4 출력 노드들(OUT3, OUT4) 중 다른 하나를 전원 전압(Vdd)으로 높이도록 구성될 수 있다.
제1 차동 증폭기(181) 및 제2 차동 증폭기(182)에 포함된 부하에 의해 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)의 듀티(duty)가 보상될 수 있다. 또한, 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)가 동시에 스몰-스윙 신호인 제1 노드 전압(Va) 및 제2 노드 전압(Vb)을 풀-스윙 신호로 증폭시킴으로써 스몰-스윙 신호가 풀-스윙 신호로 변환되는 지연 시간이 짧아질 수 있다.
상술한 바와 같이, 리시버(180)는 듀티 보상을 위해 서로 다른 타입의 제1 차동 증폭기(181) 및 제2 차동 증폭기(182)를 포함할 수 있다. 리시버(180)는 적어도 하나의 인버터(미도시)를 더 포함할 수 있다. 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2) 중 적어도 하나는 인버터에 의해 데이터(DATA)로 복원될 수 있다. 따라서, 도 5의 드라이버(170)로 수신된 데이터(DATA)는 대응하는 차동 스몰-스윙 신호로서 리시버(180)로 전달되고, 리시버(180)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환하여 데이터(DATA)를 복원할 수 있다.
도 10은 도 9의 리시버의 동작에 따라 생성되는 신호의 예시를 보여주는 타이밍도이다. 도 9 및 도 10을 참조하면, 리시버(180)는 도 10의 제1 노드 전압(Va) 및 제2 노드 전압(Vb)을 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)으로 변환할 수 있다. 제1 노드 전압(Va)의 상승 및 하강에 따라 제1 출력 전압(Vout1)이 하강 및 상승하고, 제2 노드 전압(Vb)의 하강 및 상승에 따라 제2 출력 전압(Vout2)이 상승 및 하강할 수 있다. 제1 노드 전압(Va) 및 제2 노드 전압(Vb)의 최대 전압의 크기(Vsp)는 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)의 최대 전압의 크기(Vfp)보다 작을 수 있다. 따라서, 제1 노드 전압(Va) 및 제2 노드 전압(Vb)은 스몰-스윙 신호이고, 제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2)은 풀-스윙 신호일 수 있다.
제1 출력 전압(Vout1) 및 제2 출력 전압(Vout2) 중 적어도 하나는 적어도 하나의 인버터를 통과하는 경우, 복원된 데이터(DATA_r)로서 출력될 수 있다. 도 10의 복원된 데이터(DATA_r)는 도 8의 데이터(DATA)에 대응될 수 있다.
도 9 내지 도 10에 도시된 회로들 및 신호들은 리시버(180)의 동작을 설명하기 위한 예시일 뿐이며, 본 발명의 리시버(180)가 이에 한정되는 것은 아니다. 본 발명의 리시버(180)는 동일 또는 유사한 기능을 수행하는 범위 내에서 다양한 형태의 회로들로 구현될 수 있다.
도 11은 다양한 종류의 신호들에 따른 본 발명의 메모리 장치의 동작 시뮬레이션 결과를 나타내는 도면이다. 도 11을 참조하면, 메모리 장치(100)는 클럭(CLK), 커맨드 및 어드레스(CA), 데이터(DATA)를 수신할 수 있다. 메모리 장치(100)는 도 2에 도시된 바와 같이, 서로 다른 패드를 통해 각각의 신호를 수신할 수 있다.
클럭(CLK), 커맨드 및 어드레스(CA), 데이터(DATA)는 각각 서로 다른 주파수의 신호일 수 있다. 예를 들어, 클럭(CLK)은 3200Mbps, 커맨드 및 어드레스(CA)는 1600Mbps, 데이터(DATA)는 800Mbps의 속도로 입력될 수 있다. 이와 같이, 도 11은 고 주파수의 신호가 입력되는 경우, 메모리 장치(100)의 동작 시뮬레이션 결과를 나타낼 수 있다.
메모리 장치(100)의 드라이버(170)는 수신된 클럭(CLK), 커맨드 및 어드레스(CA), 데이터(DATA)에 대응하는 차동 스몰-스윙 신호(즉, 제1 노드 전압(Va) 및 제2 노드 전압(Vb))를 리시버(180)로 전달할 수 있다. 리시버(180)는 클럭(CLK)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CLK), 커맨드 및 어드레스(CA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CA), 데이터(DATA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_DATA)을 수신할 수 있다.
도 11에 도시된 바와 같이, 클럭(CLK)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CLK)은 클럭(CLK)의 주파수에 따라 상승과 하강을 반복할 수 있다. 커맨드 및 어드레스(CA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CA)은 커맨드 및 어드레스(CA)의 주파수에 따라 상승과 하강을 반복할 수 있다. 마찬가지로, 데이터(DATA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_DATA)은 데이터(DATA)의 주파수에 따라 상승과 하강을 반복할 수 있다.
리시버(180)는 클럭(CLK)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CLK)에 기초하여 복원된 클럭(CLK_r)을 생성할 수 있다. 리시버(180)는 커맨드 및 어드레스(CA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_CA)에 기초하여 복원된 커맨드 및 어드레스(CA_r)를 생성할 수 있다. 마찬가지로, 리시버(180)는 데이터(DATA)에 대응하는 제1 노드 전압 및 제2 노드 전압(Va/Vb_DATA)에 기초하여 복원된 데이터(DATA_r)를 생성할 수 있다.
도 11에 도시된 바와 같이, 복원된 신호들은 메모리 장치(100)로 입력된 신호들과 동일한 주파수를 가질 수 있다. 이 경우, 복원된 신호들은 신호 전송 라인 및 회로들의 영향으로 딜레이될 수 있다.
상술한 바와 같이, 본 발명의 메모리 장치(100)는 고 주파수의 신호를 수신하고, 수신된 신호를 드라이버(170) 및 리시버(180)를 통해 메모리 장치(100) 내부 회로들로 전달할 수 있다. 메모리 장치(100)는 가장자리에 위치하는 패드를 통해 신호를 수신하고, 수신된 신호를 메모리 셀 어레이 상의 긴 신호 라인들을 통해 중앙에 위치하는 로직 회로로 전달할 수 있다. 이 경우, 신호 라인들은 인버터 또는 리피터를 포함하지 않고 수신된 신호는 차동 스몰-스윙 신호의 형태로 전달되므로, 메모리 장치(100)는 면적의 증가 없이, 낮은 지연시간, 적은 전력으로 고 주파수 통신을 구현할 수 있다.
도 12는 도 2의 메모리 장치의 하나의 실시 예에 따른 신호 전달 방법을 보여주는 순서도이다. 도 2 및 도 12를 참조하면, S101 단계에서, 메모리 장치(100)는 제1 영역의 패드(130)를 통해 신호를 수신할 수 있다. 제1 영역은 메모리 장치(100)의 가장자리에 위치하는 영역일 수 있다.
S102 단계에서, 메모리 장치(100)는 신호 라인들(예를 들어, 제1 신호 라인(L1) 및 제2 신호 라인(L2))을 통해 제1 영역의 에지 버퍼 회로(140)로부터 제2 영역의 미들 버퍼 회로(150)로 차동 스몰-스윙 신호를 전달할 수 있다. 차동 스몰-스윙 신호는 S101 단계에서 패드(130)를 통해 수신된 신호에 대응될 수 있다. 제2 영역은 메모리 장치(100)의 중앙에 위치하는 영역일 수 있다.
S103 단계에서, 메모리 장치(100)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환할 수 있다. S104 단계에서, 메모리 장치(100)는 변환된 풀-스윙 신호로부터 신호를 복원할 수 있다.
도 13은 도 2의 메모리 장치의 다른 실시 예에 따른 신호 전달 방법을 보여주는 순서도이다. 도 2 및 도 12를 참조하면, S111 단계에서, 제2 영역의 미들 버퍼 회로(150)는 로직 회로(160)로부터 신호를 수신할 수 있다. 수신된 신호는 로직 회로(160)에서 생성된 신호이거나 메모리 셀 어레이(110)로부터 전달된 신호일 수 있다.
S112 단계에서, 메모리 장치(100)는 신호 라인들(예를 들어, 제1 신호 라인(L1) 및 제2 신호 라인(L2))을 통해 제2 영역의 미들 버퍼 회로(150)로부터 제1 영역의 에지 버퍼 회로(140)로 차동 스몰-스윙 신호를 전달할 수 있다. 차동 스몰-스윙 신호는 S111 단계에서 수신된 신호에 대응될 수 있다.
S113 단계에서, 메모리 장치(100)는 차동 스몰-스윙 신호를 차동 풀-스윙 신호로 변환할 수 있다. S114 단계에서, 메모리 장치(100)는 변환된 풀-스윙 신호로부터 신호를 복원할 수 있다. S115 단계에서, 메모리 장치(100)는 복원된 신호를 제1 영역의 패드를 통해 외부로 전달할 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 나타내는 도면이다. 도 14를 참조하면, 메모리 시스템(1000)은 기판(200) 및 제1 내지 제4 메모리 장치들(100-1~100-4)을 포함할 수 있다. 예를 들어, 기판(200)은 인쇄회로기판(PCB; Printed Circuit Board)일 수 있다. 제1 내지 제4 메모리 장치들(100-1~100-4) 각각은 도 1 내지 도 13에서 설명된 메모리 장치(100)일 수 있다. 이에 따라, 제1 내지 제4 메모리 장치들(100-1~100-4)에 대한 상세한 설명은 생략된다.
도 14에 도시된 바와 같이, 제1 내지 제4 메모리 장치들(100-1~100-4)은 기판(200) 상에 슬라이딩(sliding) 방식으로 적층될 수 있다. 기판(200) 및 제1 내지 제4 메모리 장치들(100-1~100-4)은 와이어 본딩을 통해 연결될 수 있다. 제1 메모리 장치(100-1)의 패드들(PAD)은 와이어 본딩을 통해 기판(200)과 연결되고, 제2 메모리 장치(100-2)의 패드들(PAD)은 와이어 본딩을 통해 제1 메모리 장치(100-1)와 연결될 수 있다. 마찬가지로, 제3 및 제4 메모리 장치들(100-3~100-4)의 패드들(PAD)은 와이어 본딩을 통해 다른 메모리 장치들과 연결될 수 있다.
제1 내지 제4 메모리 장치들(100-1~100-4)은 복수의 패드들(PAD)을 통해 외부로부터 신호를 수신하거나 외부로 신호를 전송할 수 있다. 예를 들어, 외부로부터 제2 메모리 장치(100-2)로 신호가 전송되는 경우, 기판(200)은 제1 메모리 장치(100-1)의 패드(PAD)를 통해 제1 메모리 장치(100-1)로 신호를 전달하고, 제1 메모리 장치(100-1)는 제2 메모리 장치(100-2)의 패드(PAD)를 통해 제2 메모리 장치(100-2)로 신호를 전달할 수 있다. 제2 메모리 장치(100-2)로 전달된 신호는 도 1 내지 도 13에서 설명한 방법을 통해 제2 메모리 장치(100-2)의 로직 회로(160)로 전달될 수 있다.
예시적으로, 제1 메모리 장치(100-1)는 마스터(master) 메모리 장치일 수 있고, 제2 내지 제4 메모리 장치들(100-2~100-4)은 슬레이브(slave) 메모리 장치일 수 있다. 제1 메모리 장치(100-1)는 기판(200) 및 제2 메모리 장치(100-2)와 통신을 수행할 수 있다. 기판(200)과 통신을 위해 이용되는 제1 메모리 장치(100-1)의 패드(PAD)는 제2 메모리 장치(100-2)와 통신을 수행하기 위해 이용되는 제1 메모리 장치(100-1)의 패드(PAD)와 다를 수 있다. 제2 내지 제4 메모리 장치들(100-2~100-4)은 동일한 패드(PAD)를 통해 다른 메모리 장치들과 통신을 수행할 수 있다.
도 14의 메모리 시스템(1000)은 제1 내지 제4 메모리 장치들(100-1~100-4)을 포함하는 것으로 도시되었지만, 본 발명은 이에 한정되지 않으며, 본 발명의 메모리 시스템(1000)은 다양한 개수의 메모리 장치들을 포함할 수 있다.
상술한 바와 같이, 메모리 장치(100) 내부에서 신호를 전달하는 경우, 드라이버(170) 및 리시버(180)가 이용될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 장치(100)뿐만 아니라 다양한 형태로 구현될 수 있는 전자 장치 내부에서 신호를 전달할 때, 드라이버(170) 및 리시버(180)가 이용될 수 있다.
도 15는 본 발명이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다. 도 15를 참조하면, SSD 시스템(2000)은 호스트(2100) 및 SSD(2200)를 포함한다.
SSD(2200)는 신호 커넥터(2201)를 통해 호스트(2100)와 신호(SIG)를 주고 받고, 전원 커넥터(2202)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(2200)는 SSD 컨트롤러(2210), 복수의 플래시 메모리들(2221~222n), 보조 전원 장치(2230), 그리고 버퍼 메모리(2240)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(2221~222n)을 제어할 수 있다. 복수의 플래시 메모리들(2221~222n)은 SSD 컨트롤러(2210)의 제어에 따라 동작할 수 있다.
보조 전원 장치(2230)는 전원 커넥터(2202)를 통해 호스트(2100)와 연결될 수 있다. 보조 전원 장치(2230)는 호스트 (2100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(2230)는 호스트(2100)로부터의 전원 공급이 원활하지 않을 경우, SSD(2200)의 전원을 제공할 수 있다.
버퍼 메모리(2240)는 SSD(2200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(2240)는 호스트(2100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(2221~222n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(2221~222n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 또는 버퍼 메모리(2240)는 SSD 컨트롤러(2210)가 동작하는데 요구되는 다양한 정보들을 임시로 저장할 수 있다.
예시적으로, SSD 컨트롤러(2210), 버퍼 메모리(2240) 및 복수의 플래시 메모리들(2221~222n)은 각각 도 1 내지 도 13을 참조하여 설명된 바에 따라 드라이버(170) 및 리시버(180)를 포함할 수 있다. SSD 컨트롤러(2210), 버퍼 메모리(2240) 및 복수의 플래시 메모리들(2221~222n)은 외부로부터 신호를 수신하고, 수신된 신호를 내부 회로들로 전달하기 위해 드라이버(170) 및 리시버(180)를 동작시킬 수 있다.
예시적으로, SSD 컨트롤러(2210), 버퍼 메모리(2240) 및 복수의 플래시 메모리들(2221~222n)은 도 1 내지 도 13을 참조하여 설명된 방법에 따라 서로 간의 통신을 수행할 수 있다.
따라서, SSD 시스템(2000)은 긴 신호 라인들을 통해 신호를 전달하는 경우, 작은 지연시간, 적은 전력으로 통신을 수행할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 메모리 장치 110: 메모리 셀 어레이
120: 주변 회로 130: 패드
140: 에지 버퍼 회로 150: 미들 버퍼 회로
160: 로직 회로 170: 드라이버
180: 리시버

Claims (10)

  1. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 일 측면과 인접한 제1 영역에 위치하고, 패드를 통해 외부로부터 외부 신호를 수신하도록 구성된 에지 버퍼 회로; 및
    상기 메모리 셀 어레이의 다른 일 측면에 인접한 제2 영역에 위치하고, 상기 메모리 셀 어레이 상의 제1 및 제2 신호 라인들을 통해 상기 에지 버퍼 회로로부터 상기 외부 신호와 대응되는 차동 스몰-스윙(small-swing) 신호를 수신하도록 구성된 미들 버퍼 회로를 포함하고,
    상기 에지 버퍼 회로는 상기 외부 신호를 기반으로 상기 차동 스몰-스윙 신호가 상기 미들 버퍼 회로로 전달되도록 상기 제1 및 제2 신호 라인들을 구동하도록 구성되고,
    상기 에지 버퍼 회로는,
    상기 외부 신호와 위상이 동일한 제1 신호 및 상기 외부 신호의 위상이 반전되는 제2 신호를 생성하도록 구성된 위상 분할기;
    상기 제1 신호 및 상기 제2 신호에 기초하여 상기 제1 신호 라인의 일 측단과 연결된 제1 출력 노드의 전압 크기와 상기 제2 신호 라인의 일 측단과 연결된 제2 출력 노드의 전압 크기를 조절하여 상기 차동 스몰-스윙 신호를 출력하도록 구성된 푸시-풀 드라이버; 및
    상기 외부 신호 및 상기 외부 신호가 딜레이된 딜레이 신호에 기초하여 상기 에지 버퍼 회로의 동작을 제어하는 인에이블 신호를 생성하도록 구성된 인에이블 제어 회로를 포함하는 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 인에이블 신호가 하이 값이고 상기 제1 신호가 하이 값인 경우, 상기 푸시-풀 드라이버는 상기 제1 출력 노드의 상기 전압 크기를 증가시키고, 상기 제2 출력 노드의 상기 전압 크기를 감소시키는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 인에이블 신호가 하이 값이고 상기 제1 신호가 로우 값인 경우, 상기 푸시-풀 드라이버는 상기 제1 출력 노드의 상기 전압 크기를 감소시키고, 상기 제2 출력 노드의 상기 전압 크기를 증가시키는 메모리 장치.
  6. 제 1 항에 있어서,
    상기 에지 버퍼 회로는,
    상기 인에이블 신호가 로우 값인 경우, 상기 제1 출력 노드와 상기 제2 출력 노드를 미리 정해진 전압으로 프리차지 하도록 구성된 프리차지 회로를 더 포함하는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 미들 버퍼 회로는,
    상기 차동 스몰-스윙 신호에 응답하여 제1 및 제2 출력 단자들 중 어느 하나를 접지 전압으로 낮추도록 구성된 제1 차동 증폭기; 및
    상기 차동 스몰-스윙 신호에 응답하여 상기 제1 및 제2 출력 단자들 중 다른 하나를 전원 전압으로 높이도록 구성된 제2 차동 증폭기를 포함하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 미들 버퍼 회로는 상기 제1 및 제2 출력 단자들 중 어느 하나로부터 출력되는 신호에 기초하여 상기 외부 신호를 복원하도록 구성된 메모리 장치.
  9. 제1 메모리 장치; 및
    상기 제1 메모리 장치 상에 적층되고, 와이어 본딩(wire bonding)을 통해 상기 제1 메모리 장치와 연결되는 제2 메모리 장치를 포함하고,
    상기 제1 메모리 장치 또는 상기 제2 메모리 장치 중 적어도 하나는,
    복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 일 측면과 인접한 제1 영역에 위치하고, 외부 신호를 수신하도록 구성된 에지 버퍼 회로; 및
    상기 메모리 셀 어레이의 다른 일 측면에 인접한 제2 영역에 위치하고, 상기 메모리 셀 어레이 상의 제1 및 제2 신호 라인들을 통해 상기 에지 버퍼 회로로부터 상기 외부 신호와 대응되는 차동 스몰-스윙(small-swing) 신호를 수신하도록 구성된 미들 버퍼 회로를 포함하고,
    상기 에지 버퍼 회로는 상기 외부 신호를 기반으로 상기 차동 스몰-스윙 신호가 상기 미들 버퍼 회로로 전달되도록 상기 제1 및 제2 신호 라인들을 구동하도록 구성되고,
    상기 에지 버퍼 회로는,
    상기 외부 신호와 위상이 동일한 제1 신호 및 상기 외부 신호의 위상이 반전되는 제2 신호를 생성하도록 구성된 위상 분할기;
    상기 제1 신호 및 상기 제2 신호에 기초하여 상기 제1 신호 라인의 일 측단과 연결된 제1 출력 노드의 전압 크기와 상기 제2 신호 라인의 일 측단과 연결된 제2 출력 노드의 전압 크기를 조절하여 상기 차동 스몰-스윙 신호를 출력하도록 구성된 푸시-풀 드라이버; 및
    상기 외부 신호 및 상기 외부 신호가 딜레이된 딜레이 신호에 기초하여 상기 에지 버퍼 회로의 동작을 제어하는 인에이블 신호를 생성하도록 구성된 인에이블 제어 회로를 포함하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 와이어 본딩은 상기 제1 메모리 장치의 패드와 상기 제2 메모리 장치의 패드를 통해 연결되고,
    상기 제1 메모리 장치 및 상기 제2 메모리 장치는 슬라이딩 방식으로 적층되는 메모리 시스템.
KR1020180018233A 2018-02-14 2018-02-14 메모리 장치, 메모리 시스템 및 전자 장치 KR102571550B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180018233A KR102571550B1 (ko) 2018-02-14 2018-02-14 메모리 장치, 메모리 시스템 및 전자 장치
US16/129,948 US10580462B2 (en) 2018-02-14 2018-09-13 Memory device, memory system and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180018233A KR102571550B1 (ko) 2018-02-14 2018-02-14 메모리 장치, 메모리 시스템 및 전자 장치

Publications (2)

Publication Number Publication Date
KR20190098375A KR20190098375A (ko) 2019-08-22
KR102571550B1 true KR102571550B1 (ko) 2023-08-28

Family

ID=67541062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180018233A KR102571550B1 (ko) 2018-02-14 2018-02-14 메모리 장치, 메모리 시스템 및 전자 장치

Country Status (2)

Country Link
US (1) US10580462B2 (ko)
KR (1) KR102571550B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017465A1 (en) 2004-07-20 2006-01-26 Analog Devices, Inc. Buffer
US20080112220A1 (en) 2006-11-15 2008-05-15 Samsung Electronics Co., Ltd Input circuit of a non-volatile semiconductor memory device
US20100260002A1 (en) * 2009-04-14 2010-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and Method for Small Swing Memory Signals
US20120146718A1 (en) 2005-08-26 2012-06-14 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs
US20120155142A1 (en) 2010-12-16 2012-06-21 Micron Technology, Inc. Phase interpolators and push-pull buffers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269765A (ja) 1997-03-24 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
US6160423A (en) 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
JP3996267B2 (ja) * 1998-05-12 2007-10-24 エルピーダメモリ株式会社 半導体記憶装置
US7180949B2 (en) 2002-06-04 2007-02-20 Lucent Technologies Inc. High-speed chip-to-chip communication interface
JP4843336B2 (ja) 2006-03-06 2011-12-21 株式会社東芝 不揮発性半導体記憶装置
KR100855586B1 (ko) 2006-11-10 2008-09-01 삼성전자주식회사 반도체 메모리 장치 및 그의 레이아웃 방법
JP5131816B2 (ja) 2007-04-18 2013-01-30 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100914930B1 (ko) 2008-09-10 2009-09-01 한국과학기술원 칩 상의 전역 상호 연결을 위한 와이어 구동장치
KR102144367B1 (ko) 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20170112289A (ko) * 2016-03-31 2017-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017465A1 (en) 2004-07-20 2006-01-26 Analog Devices, Inc. Buffer
US20120146718A1 (en) 2005-08-26 2012-06-14 Micron Technology, Inc. High performance input receiver circuit for reduced-swing inputs
US20080112220A1 (en) 2006-11-15 2008-05-15 Samsung Electronics Co., Ltd Input circuit of a non-volatile semiconductor memory device
US20100260002A1 (en) * 2009-04-14 2010-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and Method for Small Swing Memory Signals
US20120155142A1 (en) 2010-12-16 2012-06-21 Micron Technology, Inc. Phase interpolators and push-pull buffers

Also Published As

Publication number Publication date
US10580462B2 (en) 2020-03-03
KR20190098375A (ko) 2019-08-22
US20190252005A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
EP1994420B1 (en) Apparatus and method for adjusting an operating parameter of an integrated circuit
KR102553266B1 (ko) 온-다이-터미네이션 회로를 포함하는 메모리 장치
TW201124995A (en) Boosting voltage levels applied to an access control line when accessing storage cells in a memory
CN110675899B (zh) 延迟电路和使用该延迟电路的半导体系统
KR20150075721A (ko) 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치
KR20040022905A (ko) 글로벌 입출력(ｇｉｏ) 라인에 리피터를 구비하는 반도체메모리 장치
US9941868B1 (en) Buffer circuit, receiver and system using the same
US9571098B2 (en) Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR100527539B1 (ko) 고속 센싱을 위한 불휘발성 강유전체 메모리 장치
KR100533384B1 (ko) 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치
KR102306347B1 (ko) 집적 회로
US20160254931A1 (en) Termination circuit, and interface circuit and system including the same
KR102571550B1 (ko) 메모리 장치, 메모리 시스템 및 전자 장치
KR102432460B1 (ko) 동작 오류를 감소시키는 레벨 변환 회로
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US9990962B2 (en) Data sense amplifier and a memory device with open or folded bit line structure
US9305621B2 (en) Semiconductor devices and semiconductor systems including the same
JP2011135436A (ja) 半導体装置
US20180144785A1 (en) Buffer circuit, semiconductor apparatus and system using the same
CN105680844B (zh) 能够改善放大性能的缓冲电路
CN111383675B (zh) 集成电路和存储器
US20170115647A1 (en) Reference voltage generation circuit, receiver, semiconductor apparatus and system using the same
US7489585B2 (en) Global signal driver for individually adjusting driving strength of each memory bank
US9595957B2 (en) Input/output circuit, input/output network, and input/output system including the same
US6917550B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant