PT82439B - Celula realizada em tecnica cmos - Google Patents

Celula realizada em tecnica cmos Download PDF

Info

Publication number
PT82439B
PT82439B PT82439A PT8243986A PT82439B PT 82439 B PT82439 B PT 82439B PT 82439 A PT82439 A PT 82439A PT 8243986 A PT8243986 A PT 8243986A PT 82439 B PT82439 B PT 82439B
Authority
PT
Portugal
Prior art keywords
transistor
cell
transistors
channel
drain
Prior art date
Application number
PT82439A
Other languages
English (en)
Other versions
PT82439A (de
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of PT82439A publication Critical patent/PT82439A/pt
Publication of PT82439B publication Critical patent/PT82439B/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Bipolar Transistors (AREA)
  • Luminescent Compositions (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)
  • Pyridine Compounds (AREA)
  • Fuel Cell (AREA)
  • Element Separation (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Description

Α presente invenção refere-se a uma célula realizada em técnica GMOS para a realização de pelo menos uma resistência e pelo menos uma capacidade, na qual se prevêm pelo menos um transístor de canal D e pelo menos um transístor de canal N, em especial para utilização num agregado de portas (gate-array).
É conhecido o processo de, para a realização de componentes específicos para um dado cliente, utilizar componentes com células previamente fabricadas ou desenvolvidas, nos quais se ligam entre si as células individuais de acor do com o desejo do cliente. Uma possibilidade é a utilização dos chamados agregados de portas (gate-arrays), nos quais se dispõem em forma de matriz pares de transístores na técnica GMOS pa ra formar um componente. Descrevem-se tais agregados de portas, por exemplo, em Elektronik, 19, de 21.9.1984, pág. 68, ou em VLSI-Design, Fevereiro de 1984, pág. 78 a 80.
Embora fosse muitas vezes, do ponto de vista da técnica dos circuitos, desejável, nos agregados de portas CMOS conhecidas não se dispõe na zona da célula de quaisquer resistências economizadoras de área. 0 domínio de aplicação de resistências reside em especial na fixação de níveis definiΊ·
dos em linhas omnibus, linhas de escrita e linhas de leitura de memórias e na constituição de órgãos de temporização de comutação. Além disso, seria ainda desejável dispor de capacidades formadas com economia de área, para a constituição de células de memória dinâmicas e para células de linhas de atraso. Há aqui que ter em atenção o facto de que as zonas activas num agregado de portas CMOS possuem uma estrutura rigidamente definida. Para as capacidades e resistências apenas podem usar-se as portas e zonas de difusão não específicas para o cliente nas células básicas. Em especial para as resistências de valor elevado e para as capacidades grandes em comparação com a capacidade de porta tipi ca, é necessário utilizar um numero desproporcionadamente grande de células básicas do agregado de portas.
A realização de resistências e capacidades com utilização das zonas de difusão e portas já existentes no agregado de portas tem o inconveniente de ser necessário utilizar uma percentagem desproporcionadamente maior de célu las básicas para esse efeito. Por. conseguinte, o objecto da presente invenção consiste em proporcionar, para a realização de re sistências e/ou de capacidades, uma célula especial, que pode ser colocada em vez das células básicas no agregado de portas, sem que por esse motivo seja necessário alterar as dimensões geométricas no agregado de portas.
Este problema é resolvido, numa célula do tipo mencionado na introdução, segundo as características da parte de caracterização da reivindicação 1.
Variantes aperfeiçoadas resultam das reivindicações secundárias.
A vantagem da presente invenção reside no facto de ser possível colocar no agregado de portas, em vez das células básicas, as células segundo a presente invenção e não quebrar por isso a periodicidade do agregado de portas. Em qualquer posição de uma célula básica pode então situar-se uma célula segundo a presente invenção. Se a célula for colocada nos lados da tira de células básicas, então não resulta daí qualquer prejuízo para o programa de desenredamento.
Descreve-se a seguir com mais porme nor a presente invenção, com referência aos desenhos anexos, cu-2-
jas figuras representam:
A fig. 1, a célula segundo a presen te invenção;
A fig. 2, um primeiro corte da célu la segundo a presente invenção;
A fig. 3, um segundo corte da célula segundo a presente invenção;
A fig. 4, o esquema equivalente da célula segundo a presente invenção;
A fig. 5, a célula no caso de ser usada como resistência;
Á fig. 6, o esquema equivalente, da célula segundo a fig. 5;
A fig. 1, a célula no caso de ser usada como capacidade;
A fig. 8, o esquema equivalente da célula segundo a fig. 7;
À fig. 9, a célula no caso de ser usada como resistência de fecho de uma linha omnibus;
A fig. 10, o esquema equivalente desta célula segundo a fig. 9í
A fig. 11, um esquema equivalente da célula no caso de ser usada como circuito RC;
A fig. 12, a célula no caso de ser usada como inversor;
A fig. 13, o esquema equivalente da célula segundo a fig. 12; e
A fig. 14, a disposição da célula num agregado de portas.
A fig. 1 representa a disposição da célula. Segundo a fig. 4, previram-se na célula dois transístores (Trj.) e (Trg), sendo o transístor (Tri) realizado como transístor de canal B e o transístor (Trg) como transístor de canal N. 0 dreno (drain”) e a fonte, (“source1’) do transístor (Trq) têm as designações (Epq) e (EP2) θ os do transístor (Trg) as designações (Εηχ) e (8¾) ·
Na disposição da célula segundo a fig. 1 consideraram-se dois cortes pelas linhas (II-II) e (III-
-III), representados nas fig. 2 e 5. Na parte superior da disposição segundo a fig. 1 está colocado o transístor (Trx). São per feitamente visíveis o dreno e a fonte (Ερχ) e (Ep2); é além disso perfeitamente visível que o canal (KP) se situa lateralmente em relação ao dreno e à fonte (Ερχ) e (Epg). A porta (gate”) (GTP) situa-se sobre o canal (O) e está ligado com uma linha de ligação (PLP) de polissilício, colocada na vizinhança do segundo transístor (Trg). É desse modo possível uma ligação do transístor (Trx), nomeada da porta, com uma tensão de serviço (VSS).
A fig. 2 mostra com mais pormenor a constituição do transístor (Trx). Num substrato n (SU) dispõem-se, da esquerda para a direita sucessivamente, um óxido S1O2 de campo, uma zona n+ (SKT) (contacto do substracto n+), um óxido S1O2 de campo, em seguida 0 canal (KP), novamente um óxido S1O2 de campo, uma zona n+ (SKT) (Contacto do substracto n+) e em seguida novamente um óxido Si02 de campo. Sobre 0 canal (KP) está colocado 0 óxido de porta (GO); por cima deste está a porta (GTP). Adjacente à porta (GTP) está ainda a linha de ligação (PLN) com a porta do transístor (Tr£).
A realização das várias zonas do transístor (Trx) e 0 seu significado são conhecidos e por isso não são descritos com mais pormenor.
A constituição do transístor (Tr£) é análoga ã do transístor (Trq), com a excepção de que este está colocado numa tina p (PW). $ assim possível realizar um transístor de canal n. Como se mostra no corte da fig. 5, a sequência (a começar da esquerda) é: óxido SiO2 de campo, zona n+ como contacto da tina, óxido SÍO2 de campo, canal (O), óxido S1O2 de cam po, zona p+ como contacto de tina e novamente óxido S1O2 de campo. Como 0 canal no transístor (T^) é colocado de maneira dife-c rente da no transístor (Trx), no corte (III-III) o canal (KN) é interrompido por um óxido Si02 de campo. No canal (KN) está colocado 0 óxido de porta (GO) e por cima dele situa-se a porta (GTN). A linha de ligação com a porta do transístor (ΤΓχ) é adjacente à porta (GTN) e tem a designação (PIP). Também no caso do transístor (Tr2) 0 canal (KN) está colocado substancialmente ao lado da fonte e do dreno (Εηχ) e (S12).
Junto da célula estão colocadas duas
-4tensões de serviço (VDD) e (VSS). A estas tensões podem ligar-se^ para a realização de resistências ou capacidades, a porta ou o dreno ou a fonte.
A fig. 5 mostra como, com o auxílio da célula, pode constituir-se uma resistência. A fig. 6 represen ta o esquema equivalente respectivo. A ligação de porta (Ρ1Ρ) do transístor (Tri) é ligada à tensão de serviço (VSS)j de maneira análoga, a ligação de porta (PLN) do transístor ($r2) é ligada à tensão de serviço (VDD). Os terminais de ligação de dreno e de fonte (Epi, Epg) ou (Εηχ, En2)> respectivamente constituem os terminais das resistências. Mediante o dimensionamento adequado dos canais (KP) e (KN), podem obter-se, por exemplo, resistências de 500 Kohm. Para isso, os canais (M) e (KP), com uma largura pequena, têm comprimentos relativamente grandes. A fig. 1 mostra claramente esse facto.
A realização da célula como capacidade pode ver-se na fig. 7, sendo o esquema equivalente represen tado na fig. 8. Agora, a fonte e o dreno, (Epi) e (Epg) no transístor (Tri) ou (Enj) e (Eng) no transístor (Tr2) estão ligados entre si e formam um dos terminais da capacidade. 0 outro terminal da capacidade é formado pela porta respectiva, (GTP) para o transístor (Tr^) e (GTN) para o transístor (Tr2), Com o auxílio das células podem formar-se, por exemplo, capacidades de 150 ou 420 pF.
A utilização da célula como resistência de fecho de linhas omnibus está representada na fig. 9, e na fig. 10 o respectivo esquema equivalente. Agora, a porta do transístor (Tri) é ligado ã tensão de serviço (VSS). Por outro lado, a tensão de serviço (VDD) está ligada à fonte (Epi) do tran sistor (Tri) e o dreno (Ep2) conduz a um circuito de carga. 0 transístor (Tr2) está ligado de maneira análoga.
A partir da fig. 11 pode ver-se como, com o auxílio da célula, pode obter-se um circuito RC. Para isso, liga-se o transístor (Trj.) como resistência e o transístor (Tr2) como capacidade.
A partir da fig. 12 vê-se como pode realizar-se com a célula um inversor, que pode ser utilizado como circuito de comutação. Como o comprimento do canal é grande e
ί
a largura do mesmo pequena, pode obter-se um tempo de comutação elevado. No esquema equivalente da fig. 13 podem ver-se as ligações dos transístores (Tr^) e (Tr2).
A fig. 14 indica a disposição dos componentes de um agregado de portas. Pode ver-se como as células se dispõem em forma de matriz. Sn cada ponto da matriz pode colocar-se ou uma célula básica (GZ) segundo o estado actual da técnica ou a célula segundo a presente invenção (SZ). Mas é conveniente dispor as células segundo a presente invenção (SZ) no bordo do agregado de portas, visto que desse modo não se prejudi ca o programa de desenredamento.
A célula de acordo com a presente invenção contém dois transistores (Tr^) e (Tr2). Mas é igualmente possível alterar o número de transistores. Além disso, é possível modificar as resistências e as capacidades alterando as larguras e os comprimentos dos canais.

Claims (1)

  1. Célula realizada em técnica CMOS, na qual são previstos pelo menos um transistor de canal p e pelo menos um transistor de canal n, em especial para ser usada num agregado de portas (”gate-array), caracterizada por o canal (KP, KN) de cada transistor (Tri, Tr£) ser realizado de forma tal quej no caso de um canal estreito o comprimento do canal é grande.
    - 2ê -
    Célula de acordo com a reivindicação 1, caracterizada por cada transistor (Trj., Tr2) ser realizado de forma tal que a fonte e o dreno (Ερχ, Ep2 ou En]_, En2, si. tuando-se respectivamente juntos e um ao lado do outro e o canal * KP ou O, respectivamente) se disporem substancialmente ao lado - numa linha imaginária de ligação entre a fonte e o dreno.
    Célula de acordo com as reivindicações 1 ou 2, caracterizada por, para a realização de uma resistência, se ligar o terminal de porta (GTP ou GTlí, respectivamente) de cada transistor (Trj_, Tr2) a uma tensão de serviço (VSS ou VDD, respectivamente) e os terminais de dreno e de fonte (Ep ou En, respectivamente) constituírem os terminais de ligação da resistência.
    - 4è Célula de acordo com as reivindicações 1 ou 2, caracterizada por, para a realização de uma capacidade, se ligarem entre si os terminais de dreno e de fonte (Ep ou En, respectivamente) dos transístores (Tr^, Tr2) para constituírem um dos terminais da capacidade, sendo o outro terminal da capacidade constituído pelo terminal de porta (GTP ou GIN, respectivamente) .
    - 5ã Célula de acordo com as reivindicações 1 ou 2, caracterizada por, para a realização de uma resistência de fecho de uma linha omnibus se ligarem o terminal de dreno ou o terminal de fonte do transistor (Tri ou Trg, respecti vamente) com uma primeira tensão de serviço (VSS ou VDD, respectivamente), o terminal de porta com uma segunda tensão de serviço (VDD ou VSS, respectivamente) e o terminal de fonte ou o terminal de dreno do transistor (Trj. ou Tr£, respectivamente) com a linha omnibus.
    Célula de acordo com as reivindicações 1 ou 2, caracterizada por, para a realização de um circuito de temporização de comutação se ligarem os transístores (Tri, T^) como inversor.
    -7- 7â Célula de acordo com as reivindicações anteriores, caracterizada por as células terem as mesmas di mensões geométricas que a célula básica do agregado de portas.
    - 8â Célula de acordo com as reivindicações anteriores, caracterizada por a célula ser colocada nos lados da tira de células básicas do agregado de portas.
PT82439A 1985-04-24 1986-04-22 Celula realizada em tecnica cmos PT82439B (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3514849 1985-04-24

Publications (2)

Publication Number Publication Date
PT82439A PT82439A (de) 1986-05-01
PT82439B true PT82439B (pt) 1992-07-31

Family

ID=6269024

Family Applications (1)

Application Number Title Priority Date Filing Date
PT82439A PT82439B (pt) 1985-04-24 1986-04-22 Celula realizada em tecnica cmos

Country Status (12)

Country Link
US (1) US4839710A (pt)
EP (1) EP0199231B1 (pt)
JP (1) JPS61248551A (pt)
AT (1) ATE57793T1 (pt)
DE (1) DE3675064D1 (pt)
DK (1) DK185186A (pt)
ES (1) ES8704674A1 (pt)
FI (1) FI861408A (pt)
GR (1) GR861056B (pt)
IE (1) IE57450B1 (pt)
NO (1) NO861166L (pt)
PT (1) PT82439B (pt)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786467B2 (ja) * 1989-03-15 1998-08-13 沖電気工業株式会社 Ｃｍｏｓ半導体集積回路
US5281835A (en) * 1989-06-14 1994-01-25 Fujitsu Limited Semi-custom integrated circuit device
JPH05315448A (ja) * 1992-04-27 1993-11-26 Nec Corp 集積回路装置およびそのレイアウト方法
US5367187A (en) * 1992-12-22 1994-11-22 Quality Semiconductor, Inc. Master slice gate array integrated circuits with basic cells adaptable for both input/output and logic functions
JP3719618B2 (ja) * 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6180984B1 (en) 1998-12-23 2001-01-30 Honeywell Inc. Integrated circuit impedance device and method of manufacture therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399417A (en) * 1980-06-06 1983-08-16 Bell Telephone Laboratories, Incorporated Integrated CRC filter circuit
JPS587854A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> 相補型ｍｉｓ回路装置及びそれを有する半導体集積回路装置
JPS59135745A (ja) * 1983-01-24 1984-08-04 Hitachi Ltd 半導体集積回路装置
JPS6047441A (ja) * 1983-08-26 1985-03-14 Fujitsu Ltd 半導体集積回路
JPS6074644A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd Ｃｍｏｓゲ−トアレ−

Also Published As

Publication number Publication date
ATE57793T1 (de) 1990-11-15
GR861056B (en) 1986-08-19
FI861408A0 (fi) 1986-04-01
PT82439A (de) 1986-05-01
DK185186D0 (da) 1986-04-22
DE3675064D1 (de) 1990-11-29
NO861166L (no) 1986-10-27
IE861081L (en) 1986-10-24
EP0199231B1 (de) 1990-10-24
DK185186A (da) 1986-10-25
FI861408A (fi) 1986-10-25
ES554331A0 (es) 1987-04-01
US4839710A (en) 1989-06-13
JPS61248551A (ja) 1986-11-05
IE57450B1 (en) 1992-09-09
EP0199231A1 (de) 1986-10-29
ES8704674A1 (es) 1987-04-01

Similar Documents

Publication Publication Date Title
US4151607A (en) Semiconductor memory device
KR850002670A (ko) 마스터 슬라이스 반도체 장치
US5349206A (en) Integrated memory circuit with high density load elements
KR950007093A (ko) 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이
KR100274441B1 (ko) 게이트 어레이 기부 셀 및 이의 형성 방법
KR940010352A (ko) 반도체기억장치
KR960009205A (ko) 불휘발성 반도체기억장치
PT99416A (pt) Dispositivo de ligacao por deslocacao do isolamento para interligar um numero variavel de condutores numa disposicao empilhada e alinhada
KR950012576A (ko) 반도체 기억장치
KR930006950A (ko) 정적 메모리 장치
PT82439B (pt) Celula realizada em tecnica cmos
US9336859B2 (en) Memory array
US5157474A (en) Static memory
US4634901A (en) Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout
KR890011089A (ko) 반도체 스태틱 랜덤 억세스 메모리장치
US5952698A (en) Layout pattern for improved MOS device matching
US4584669A (en) Memory cell with latent image capabilities
US5909047A (en) Semiconductor memory device
KR920018947A (ko) 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법
KR880011804A (ko) 반도체 집적회로 장치
KR930014991A (ko) 모트간에 공간이 없는 정적 랜덤 억세스 메모리 셀 및 이의 형성 방법
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR900005448A (ko) 반도체 지연 회로장치
CN109994475A (zh) 半导体元件与半导体装置
US6246605B1 (en) Static RAM with improved memory cell pattern

Legal Events

Date Code Title Description
FG3A Patent granted, date of granting

Effective date: 19920113

MM3A Annulment or lapse

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 19930731