NL8202740A

NL8202740A - Geheugentoegangsbesturingsinrichting voor een centrale bewerkingseenheid.

Info

Publication number: NL8202740A
Application number: NL8202740A
Authority: NL
Original assignee: Sony Corp
Priority date: 1981-07-07
Filing date: 1982-07-07
Publication date: 1983-02-01
Also published as: DE3225401A1; AU8557382A; JPS588348A; GB2112552A; FR2509492A1; CA1202730A; JPH0377530B2; FR2509492B1; GB2112552B; ATA263582A; AT389773B; US4622547A

Description

"c/Ca/eh/1443

Geheugentoegangsbesturingsinrichting voor een centrals bewerkingseenheid.

De uitvinding heeft betrekking op een geheugentoe-gangsbesturingsinrichting voor een centrale bewerkingseenheid, en meer in het bijzonder op een dergelijke toegangs-besturingsinrichting, waarmede een centrale bewerkingseenheid 5 en een speciale besturingsinrichting voor een kathodestraal-buis op tijdscharende wijze toegang tot een geheugen kunnen krijgen.

Bij verschillende soorten micro-computers vindt zicht-baarmaking van het uitgangsresultaat op een kathodestraalbuis 10 plaats. De zichtbaar te maken informatie kan worden opgeslagen in een speciaal voor opslag van video-informatie bestemd geheugen van het RAM-type, waartoe de toegang door een kathode-straalbuisbesturingsinrichting wordt verzorgd tijdens een zogenaamde DMA-operatie (direct memory access).

15 De voor zichtbaarmaking in aanmerking komende video- informatie wordt door de centrale bewerkingseenheid aan het genoemde videogeheugen van het RAM-type toegevoerd. Indien de centrale bewerkingseenheid gelijktijdig met een door de kathodestraalbuisbesturingsinrichting uitgevoerde DMA-operatie 20 toegang tot het videogeheugen probeert te krijgen, kunnen op de kathodestraalbuis flikkerverschijnselen optreden. Dit is ongewenst en werkt storend bij de waarneming van het uitgangsresultaat van de micro-computer.

Voor het tegengaan van dergelijke flikkerverschijn-25 selen op het beeldscherm van de kathodestraalbuis zijn reeds verschillende methoden voorgesteld. Zo heeft men reeds voor-gesteld, dat de centrale bewerkingseenheid toegang tot het videogeheugen verkrijgt tijdens de terugslagperiode van de electronenbundel van de kathodestraalbuis, gedurende welke 30 de kathodestraalbuisbesturingsinrichting zelf geen toegang tot het videogeheugen zoekt. Vglgens een andere methode be-naderen de kathodestraalbuisbesturingsinrichting en de centrale bewerkingseenheid het videogeheugen van het RAM-type op tijdscharende wijze. Volgens nog een andere, eerder voor-35 gestelde methode wordt "cycle-stealing" door de centrale be- 8202740 » V I * - 2 - werkingseenheid ten opzichte van de kathodestraalbuisbestu-ringsinrichting toegepast, zodat de kathodestraalbuis een-zelfde informatie gedurende een langere tijdsperiode zicht-baar maakt.

5 Deze verschillende eerder voorgestelde methoden leve- ren geen volledig bevredigend resultaat, respectievelijk nemen de gewraakte flikkerverschijnselen niet geheel weg. Bij toepassing van de eerste metbode dient de werking van de cen-trale bewerkingseenheid te worden onderbroken voor adressering 10 van het videogeheugen tijdens de terugslagperiode van de ka-thodestraalbuisbundel. Wanneer het videogeheugen op tijdscha-rende wijze door de centrale bewerkingseenheid en de kathode-straalbuisbesturingsinrichting wordt aangesproken, dient het geheugen een zeer hoge snelheid te hebben. Bij een systeem-15 klokimpulsherhalingsfrequentie van het 4 MHz dient het videogeheugen van het RAM-type in dat geval een toegangstijdsduur van ongeveer 50 n.sec. te hebben. De met "cycle stealing" werkend methode kan het gemakkelijkst worden toegepast bij een centrale bewerkingseenheid met een informatieverdeelleiding van het 20 gesynchroniseerde type, zoals bij een microcomputer van het type "6800", waarbij de "machine-cycli" door §en klokimpuls-generator worden bestuurd. Zeer moeilijk is de toepassing van "cycle stealing" bij een microcomputer met een centrale bewerkingseenheid en een niet gesynchroniseerde informatiever-25 deelleiding, zoals de types "8080" en "Z80A" van Zilog Inc.

De onderhavige uitvinding stelt zich ten doel, hierin verbetering te brengen en een nieuw type geheugentoegangsbe-sturingsinrichting voor toepassing bij een micro-computer te verschaffen.

30 Voorts stelt de uitvinding zich ten doel, een geheugen- toegangsbesturingsinrichting te verschaffen, waarmede de moge-lijkheid van toegang op tijdscharende basis van een geheugen van het RAM-type door een kathodestraalbuisbesturingsinrichting en een centrale bewerkingseenheid wordt verkregen.

35 Een ander doel van de uitvinding is het verschaffen van een geheugenbesturingsinrichting, welke de mogelijkheid verschaft, dat een met een ongesynchroniseerde verdeelleiding 8202740 t i £ ^ - 3 - gekoppelde centrale bewerkingseenheid en een kathodestraalbuis-besturingsinrichting selectief toegang tot een geheugen van het RAM-type verkrijgen.

Daartoe schrijft de uitvinding voor, dat een voor toepas-5 sing bij een met een ongesynchroniseerde informatieverdeel-leiding gekoppelde centrale bewerkingseenheid bestemde ge-heugentoegangsbesturingsinrichting is voorzien van een adres-seerbaar geheugen, een besturingsinrichting voor besturing van de toegang tot het geheugen en van een multiplexeereen-10 held, via welke de centrale bewerkingseenheid en de kathode-straalbuisbesturingsinrichting selectief op tijdscharende wijze toegang tot het geheugen zoeken. Bij een voorkeurshit-voeringsvorm wordt het geheugen gevormd door een videogeheugen van het RAM-type, dat kan worden toegevoegd aan een I/O-poort 15 van de centrale bewerkingseenheid, zodanig, dat deze laatst-genoemde de poort op tijdscharende wijze benadert.

De uitvinding zal worden verduidelijkt in de nu volgende beschrijving aan de hand van de bijbehorende tekening van enige uitvoeringsvcrmen, waartoe de uitvinding zich echter niet be-20 perkt. In de tekening tonen: fig. 1 een blokschema van een micro-computer, waarbij de onderhavige uitvinding kan worden toegepast, fig. 2 een blokschema van een geheugentoegangsbestu-ringsinrichting volgens een uitvoeringsvorm van de uitvinding, 25 fig. 3 een blokschema van een detail van de inrichting volgens fig.\2, fig. 4A en 4B enige weergaven op tijdbasis ter ver-duidelijking van de benadering van een I/O-inrichting voor een centrale bewerkingseenheid, als voorgesteld door de onder-30 havige uitvinding, fig. 5A een schematische weergave ter verduidelijking van de geheugenadresallocatie bij een geheugen van het RAM-type en een geheugen van het ROM-type, fig. 5B en 5C schematische weergaven ter verduide-35 lijking van de geheugenadresallocatie bij een videogeheugen van het RAM-type, als voorgesteld door de onderhavige uitvinding, fig. 6 een schematische weergave ter verduidelijking 8202740 • * ' ί - 4 - van de zichtbaarmaking op het beeldscherm van een kathodestraal-buis van het in het videogeheugen volgens de fig. 5B en 5C opgeslagen informatie, fig. 7 een schematische weergave ter verduidelijking 5 van de wijze, waarop vier-bits informatie aan e£n stip wordt toegevoegd door het videogeheugen van het RAM-type volgens de fig. 5B en 5C, fig. 8A-8L enige weergaven op tijdbasis ter verduide-lijkiing van de tijdscharende werking van de centrale bewerkings-10 eenheid en de kathodestraalbuisbesturingsinrichting bij de be-nadering van het videogeheugen van het RAM-type volgens de fig. 5B en 5C, fig. 9^ en 9B enige weergaven op tijdbasis ter verduidelijking van de wijze, waarop de centrale bewerkingseenheid 15 het videogeheugen van het RAM-type volgens de fig. 5B en 5C benadert voor uitlezing van daarin opgeslagen informatie, en fig. 10A en 10B enige weergaven op tijdbasis ter verduidelijking van de wijze, waarop de centrale bewerkingseenheid het videogeheugen van het RAM-type volgens de fig. 5B en 5C 20 benadert voor inlezing van informatie daarin.

Bij de in fig. 1 in blokschema weergegeven micro-computer vindt toepassing plaats van een met een ongesynchroni-seerde informatieverdeelleiding gekoppelde, centrale bewerkingseenheid 1, welke bijvoorbeeld van het type Z80A-CPU van Zilog 25 Inc. kan zijn, dat met een klokimpulsherhalingsfrequentie van 4 MHz werkt. Rij de hierna te beschrijven uitvoeringsvorm van de uitvinding zal er van worden uitgegaan, dat de centrale bewerkingseenheid van dit type Z80A-CPU is, doch de uitvinding beperkt zich uiteraard niet tot de toepassing van uitsluitend 30 een dergelijke eenheid. De micro-computer is voorts voorzien van een geheugen 2 van het ROM-type met een monitorprogramma en een BASIC-interpreter-programma,. dat bijvoorbeeld 64K 8-bits adresplaatsen van OOOOH-FFFFH bevat, zoals fig. 5A laat zien. Bovendien bevat de micro-computer een geheugen 3 van het RAM-35 type, waarin een gebruikersprogramma kan worden ingelezen en dat bovendien als werkgebied voor de centrale bewerkingseenheid 1 dient. Het zal duidelijk zijn, dat het zojuist genoemde 8202740 » « ί < - 5 - voorbeeld van 8-bits adresplaatsen slechts een voorbeeld vormt, waartoe de uitvinding zich echter niet beperkt. Met de res-pectieve informatie-aansluitingen Dg-Dy, adresaansluitingen Ag-Ay en adresaansluitingen Ag-A^ van de centrale bewerkings-.5 eenheid 1, het geheugen 2 van het ROM-type en het geheugen 3 van het RAM-type zijn respectievelijk een 8-bits informatie-verdeelleiding 4, een 8-bits adresverdeelleiding 5L voor onderste adressen en een 8-bits adresverdeelleiding 5H voor bovenste adressen gekoppeld, welke dienen voor uitwisseling van infor-10 matie tussen de verschillende eenheden. De bovenste 8-bits adressen Ag-A^ worden toegevoerd aan het B-register van de centrale bewerkingseenheid 1, terwijl de onderste 8-bits adressen Ag-Ay aan het C-register van de centrale bewerkingseenheid worden toegevoerd. De in het A-register van de centrale be-15 werkingseenheid opgeslagen informatie kan rechtstreeks aan een I/O-adres worden toegevoerd.

Voor uitiezing van informatie uit het geheugen 2 van het ROM-type en het geheugen 3 van het RAM-type levert de centrale bewerkingseenheid 1 een geheugenverzoeksignaal MREQ en/of 20 een uitleessignaal RD aan de respectieve aansluitingen van een systeembesturingsinrichting 6, welke dan aan de uitleesaan-sluiting R van de beide geheugens 2 en 3 een geheugenuitlees-signaal MEMR toevoert. Op soortgelijke wijze levert de centrale bewerkingseenheid 1 voor inlezing van informatie in het ge-25 heugen 3 een inleessignaal WR, dat met/of het genoemde geheugenverzoeksignaal MREQ aan de respectieve ^aansluitingen van de systeembesturingsinrichting 6 wordt toegevoerd, welke dan een geheugeninleessignaal MEMW aan de inleesaansluiting W van het geheugen 3 van het RAM-type levert.

30 De micro-computer is via een I/O-poort 7 gekoppeld met een bedieningstoetsenbord 8. Daarbij zijn de informatie-aansluitingen Dg-Dy met de informatieverdeelleiding 4 gekoppeld, terwijl de adresaansluitingen Ag-Ay met de adresverdeelleiding 5L zijn gekoppeld. Voor de uitlezing van informatie 35 via de I/O-poort 7 levert de centrale bewerkingseenheid 1 een I/O-verzoeksignaal IORQ en/of een uitleessignaal RD aan de systeembesturingsinrichting 6, welke dan aan de uitleesaansluiting R van I/O-poort 7 een i/O-uitleessignaal IOR toevoert. Op soort- 8202740 « « l - - 6 - gelijke wijze levert de centrale bewerkingseenheid voor inlezing via de I/O-poort 7 een inleessignaal WR en/of het I/O-verzoek-signaal IORQ aan de systeembesturingsinrichting 6, welke dan aan de inleesaansluiting W van de poort een I/O-inleessignaal 5 IOW toevoert. De I/O-poort 7 kan bijvoorbeeld een adres 30H-FFH hebben.

Voor zichtbaarmaking van het resultaat van de microcomputer is een videogeheugen 10 van het RAM-type aanwezig, dat door een video-afbeeldbesturingsinrichting 20 selectief 10 voor zichtbaarmaking van informatie op een kathodestraalbuis 9 kan worden benaderd, Het videogeheugen 10 van het RAM-type heeft 12KB-adressen van 0Q00H-2FFFH, zoals fig. 5B laat zien.

Bij de in fig. 1 weergegeven uitvoeringsvorm wordt echter een centrale bewerkingseenheid van het type Z80A-CPU toegepast; 15 de uitvoeringsvorm volgens fig. 1 kan in dit opzicht verschil-len van did volgens de fig. 2-10. Bij een centrale bewerkingseenheid van het type Z80A-CPU zijn de 8-bits onderste-adres-aansluitingen A^-A^ van het videogeheugen 10 verbonden met de 8-bits adresverdeelleiding 5H voor de bovenste adressen, ter-20 wijl de 8-bits bovenste adresaansluitingen Ag-A^ van het ge-heugen 10 van het RAM-type zijn gekoppeld met de 8-bits adresverdeelleiding 5L voor de onderste adressen. De door de systeembesturingsinrichting 6 geleverde signalen IOR en IOW worden voorts toegevoerd aan respectievelijk de uitleesaansluiting R 25 en de inleesaansluiting W van het geheugen 10, juist zoals bij de I/0-poprt 7. De informatie-aansluitingen D0”D7 van llet videogeheugen 10 zijn gekoppeld met de informatieverdeelleiding 4. De video-afbeeldbesturingsinrichting 20 voert een sequen- . tiele uitlezing van de in het videogeheugen 10 opgeslagen 30 informatie uit en doet deze op de kathodestraalbuis 9 zicht-baar worden.'

Het geheugen 2 van het ROM-type en het geheugen 3 van het RAM-type zijn toegevoegd aan de geheugenadressen van de centrale bewerkingseenheid lr terwijl het videogeheugen 10 van 35 het RAM-type en de I/O-poort 7 zijn toegevoegd aan I/O-poort-adressen van de centrale bewerkingseenheid 1. De desbetref-fende adresallocaties komen naar voren uit de fig. 5A en 5B.

Voor wat betreft het geheugen 2 van het ROM-type, het geheugen 3 8202740 ' . 1 i < - 7 - van het RAM-type en de I/O-poort 7 kunnen alle instrueties, welke van de centrale bewerkingseenheid 1 dienen uit te gaan, worden uitgevoerd door het A-register. De in het videoge-heugen 10 van het RAM-type opgeslagen inform atie is toeganke-5 lijk via de registers BC van de centrale bewerkingseenheid 1.

Aan de hand van de fig. 5B en 5C zullen het videoge-heugen 10 en de video-afbeeldbesturingsinrichting 20 meer in details worden beschreven. Zoals fig. 5G laat zien, bestaat het videogeheugen 10 van het RAM-type uit drie afzonderlijke 10 geheugeneenheden van dat type, te weten een videogeheugen-eenheid voor grafische weergave (G-RAM), een videogeheugen-eenheid voor karakterzichtbaarmaking (C-RAM) en een als pro-grammeerbare karaktergenerator dienende videogeheugeneenheid (PCG-RAM). Aan de geheugeneenheid G-RAM zijn de adressen 000QH-15 1FFFH toegewezen, aan de geheugeneenheid C-RAM zijn de adressen 2000H-27FFH toegewezen en aan de geheugeneenheid PCG-RAM zijn de adressen 2800H-2FFH toegewezen.

Zoals fig. 6 laat zien, kan met behulp van de geheugeneenheid G-RAM een uit 100 rijen en 160 kolommen met informatie 20 selectief samengestelde, grafische weergave worden zichtbaar gemaakt, terwijl met behulp van de geheugeneenheid C-RAM een karakterweergave van 25 rijen en 80 kolommen kan worden zichtbaar .gemaakt? de beide daardoor respectievelijk verkregen weer-geefvlakken worden voor zichtbaarmaking op het scherm 9S van een 25 kathodestraalbuis 9 op elkaar gesuperponeerd. Bij de hier beschreven uitvoeringsvorm, worden het karakter van het eerste adres van de geheugeneenheid G-RAM (OH-adres) en het karakter van het eerste adres van de geheugeneenheid C-RAM (2000H-adres) in de linkerbovenhoek van het beeldscherm 9S op elkaar gesuper-30 poneerd.

In fig. 7 vertegenwoordigt een byte van de geheugeneenheid G-RAM twee stippen, waarbij steeds vier bits aan iedere stip zijn toegevoegd. E§n van de vier bits vertegenwoordigt de kleur rood (R), een ander de kleur groen (G), nog een ander de 35 kleur blauw (B) en het laatste bit vertegenwoordigt de luminantie (L) van de desbetreffende stip. Iedere stip kan derhalve e£n van 8 kleuren hebben, waarbij iedere desbetreffende kleur donker of licht kan zijn.

8202740 I - , ; - 8 -

Bij de geheugeneenheid ORAM vertegenwoordigt een byte een code van een karakter. In de als programmeerbare karakter-generator dienende geheugeneenheid PCG-RAM vertegenwoordigt 6en byte 256 verschillende patroonverdelingen.

5 Bij de in de blokschema's volgens de fig. 2 en 3 weer- gegeven uitvoeringsvormen van een geheugentoegangsbesturings-inrichting volgens de uitvinding komen de volgende signalen voor: 0,een klokimpuls, welke bij de desbetreffende uitvoe-10 ringsvorm een· impulsherhalingsfrequentie van 4 MHz heeft.

Een signaal φ, dat de inverse van de klokimpuls φ vormt, vormt de klokimpuls voor de centrale bewerkingseenheid 1; Φ/2, een met de klokimpuls φ synchrone klokimpuls met de halve impulsherhalingsfrequentie van de klokimpuls φ. Bij 15 de beschreven uitvoeringsvorm bedraagt φ/2 2 MHz; 2φ, een met de klokimpuls φ synchrone klokimpuls met de dubbele impulsherhalingsfrequentie van de klokimpuls "φ.

Bij de beschreven uitvoeringsvorm bedraagt 2φ 8 MHz? S/L,een voor besturing van een schuifregister dienend 20 signaal, dat doorschuiving bewerkstelligd in zijn toestand "HM en invoer bewerkstelligd in zijn toestand "L"; OIH, een signaal voor besturing van de ingangs-en/of uitgangstoestand van een informatie-aansluiting van een ge-heugen van het RAM-type? 25 GRM, een signaal voor decodering van het adres van de geheugeneenheid G-RAM door middel van adressignalen Ao-A15? CRM, een signaal voor decodering van het adres van de geheugeneenheid C-RAM door middel van de adressignalen Aq-A^? PCG, een signaal voor decodering van het adres van de 30 geheugeneenheid PCG-RAM door middel van de adressignalen Aq-A^.

GRMS, een door vensterbewerking met behulp van de signalen φ/2 en ~φ van het signaal GRM daaruit afgeleid signaal, dat in zijn toestand "LM de informatieverdeelleidingaandrijf-schakeling van de geheugeneenheid G-RAM kiest? 35 CRMS ί een door vensterbewerking met behulp van de signalen φ en φ/2 van het signaal CRM daaruit afgeleid signaal, dat in zijn toestand "LM de informatieverdeelleidingaandrijf-schakeling van de geheugeneenheid C-RAM kiest? 8202740 1 I ί * - 9 - PCGS, een door vensterbewerking met behulp van de signalen 0 en φ/2 van het signaal PCG daaruit afgeleid signaal, dat in zijn toestand "L" de informatieverdeelleidingaandrijf-schakeling van de geheugeneenheid PCG-RAM kiest; 5 GRMWR, een inleesimpuls voor de geheugeneenheid G-RAM; ' CRMWR, een inleesimpuls voor de geheugeneenheid C-RAM; PCGWR, een inleesimpuls voor de geheugeneenheid PCG-RAM; VRMRD, een aan een paar flipflops toegevoerd uitlees-signaal, dat in de toestand "L" verkeert wanneer de centrale 10 bewerkingseenheid 1 informatie uit het videogeheugen 10 van het RAM-type uitleestjen DIR, een signaal voor besturing van de transmissie-richting van de informatieverdeelleiding.

In fig. 2 zijn de geheugeneenheden G-RAM 11, C-RAM 12 15 en_PCG-RAM 13 ieder voorzien van een uitgangsvrijgeefaansluiting OE en een inleesvrijgeefaansluiting WE. Wanneer de eerstge-noemde aansluitingen de signaaltoestand "H" vertonen, kan informatie uit de desbetreffende geheugeneenheid 11, 12 en/of 13 van het RAM-type worden uitgelezen. Wanneer de inleesvrijgeef-20 aansluitincpaWE de signaaltoestand "L" vertonen, is inlezing van informatie in de desbetreffende geheugeneenheden mogelijk.

Een systeemklokimpulsgenerator 21 levert klokimpulsen 0, ¢/2, 20, het signaal S/L voor besturing van de schuifregisters en nog nader te verduidelijken signalen CLK en SCLK.

25 De klokimpulsen ¢1 worden na inversie door de omkeerschakeling la aan de centrale bewerkingsseenheid 1 geleverd.

De door de systeemklokimpulsgenerator 21 afgegeven klokimpulsen' φ/2 en 2$ worden toegevoerd aan een met multi-plexering werkende besturingsinrichting 22 voor besturing van 30 het gebruik op tijdscharende basis van de verdeelleiding, hier-na als "multiplexbesturingsinrichting" aan te duiden. Aan deze multiplexbesturingsinrichting 22 worden de van de centrale bewerkingseenheid 1 afkomstige systeemstuursignalen IORQ·, WR, en W toegevoerd, evenals de genoemde signalen GEM, CRM en PCG.

35 De multiplexbesturingsinrichting 22 geeft als uitgangssignalen de signalen VRMRD, DIR, GRMWR, OIH, CRMWR,' PCGWR, CRMS, GRMS-en PCGS af. De schakelingen, waaraan deze uitgangssignalen van de multiplexbesturingsinrichting 22 worden toegevoerd, zullen 8202740 * * I * - 10 - nog meer in details worden beschreven.

Via de informatieverdeelleiding 4 is een informatie-verdeelleidingsaandrijfschakeling 23 als koppeleenheid van de centrale bewerkingseenheid 1 met de informatie-aansluitingen 5 do“D7 ^aarvan gekoppeld. De informtieverdeelleidingsaandrijf-schakeling 23 bestaat uit een paar flipflops 23W en 23R van het D-type. Bij een voorkeursuitvoeringsvorm van de uitvinding worden de beide flipflops 23R gevormd door 8-bits flipflops.

Deze flipflops 23R en 23W functioneren respectievelijk als 10 uitleesuitgang en inleesingang voor de geheugeneenheden 11 (G-RAM), 12 (C-RAM) en 13 (PCG-RAM). De inleesingang 23W vergrendelt van de informatieverdeelleiding 4 van de centrale bewerkingseenheid afkomstige informatie bij de dalende flank van het signaal DIR en levert deze vervolgens, wanneer dit signaal DIR 15 de toestand ”L" vertoont, aan het videogeheugen 10 van het RAM-• type, zoals fig. 10A laat zien. De uitleesuitgang 23R vergrendelt van het videogeheugen 10 van het RAM-type afkomstige informatie bij de dalende flank van een klokimpuls 0/2 en levert deze informatie vervolgens, wanneer het signaal VRMRD de toe-20 stand "L" vertoont, aan de informatieverdeelleiding 4.

Met de geheugeneenheden 11 (G-RAM), 12 (C-RAM) en 13 (PCG-RAM) zijn via respectieve informatieverdeelleidingen P^, P4 en Pg respectieve informatieverdeelleidingaandrijfschake-lingen 31, 32 en 33 gekoppeld, welke voorts met de informatie-25 verdeelleidingaandrijfschakeling 23 zijn gekoppeld voor trans-missie van informatie naar en van de geljeugeneenheden 11, 12 en 13. De informatieverdeelleidingaandrijfschakeling 31 is aan zijn aansluiting G gekoppeld met de aansluiting GRMS van de multiplexbesturingsinrichting 22. De informatieverdeelleiding-. 30 aandrijfschakeling 32 is aan zijn aansluiting G met de aansluiting CRMS van de multiplexbesturingsinrichting 22 gekoppeld; op soortgelijke wijze is de informatieverdeelleidingaandrijf-schakeling 33 aan zijn aansluiting G met de aansluiting PCGS van de multiplexbesturingsinrichting 22 gekoppeld. De aandrijf-35 schakelingen 31-33 fungeren als respectieve poortschakelingen voor uitlezing en/of inlezing wanneer de centrale bewerkingseenheid 1 de geheugeneenheden 11, 12 en 13 van het RAM-type via de informatieverdeelleiding P,-P^ benadert. De multiplexbestu- 8202740 .S * » - 11 - ringsinrichting 22 voert aan de aansluitingen DIR van de aandrijfschakelingen 31-33 een signaal DIR toe voor aanwijzing van de gewenste transmissierichting.

De van de systeemklokimpulsgenerator 21 afkomstige klok-.

5 impulsen ¢/2 worden voorts toegevoerd aan een kathodestraal- buisbesturingsinrichting 34, welke de geheugeneenheden 11, 12 en 13 van het RAM-type tijdens een reeds eerder genoemde DMA-operatie (direct memory access) benadert, zodanig, dat de in deze geheugeneenheden opgeslagen informatie op de kathode-10 straalbuis 9 zichtbaar gemaakt kan worden. De besturingsih-richting 34 levert de bij de zichtbaarmaking benodigde adres-sen van de geheugeneenheden 11,12 en 13.

Met de geheugeneenheden 11, 12 en 13, respectievelijk met de aansluitingen AB daarvan, zijn via respectieve informa-15 tieverdeelleidingen , en P3 respectieve multiplexeereen-heden 41, 42 en 43 gekoppeld, waarvan de ingangsaansluitingen C via informatieverdeelleidingen 5L en 5H zijn gekoppeld met de adresaansluitingen Ag-A^ van de centrale bewerkingseenheid 1.

De multiplexeenheden 41-43 zijn voorts aan hun respectieve in-20 gangsaansluitingen Dq gekoppeld met de kathodestraalbuisbe-sturingsinrichting 24 voor afwisselende levering van adressen van de kathodestraalbuisbesturingsinrichting 34 en van de centrale bewerkingseenheid 1, zodanig, dat de besturingsinrichting 34 en de centrale bewerkingseenheid 1 op tijdscharende wijze 25 - de geheugeneenheden 11, 12 en 13 van het videogeheugen 10 van het RAM-type kunnen benaderen. De multiplexeenheden 41-43 krijgen van de systeemklokimpulsgenerator 21 daartoe de klok-impulsem ¢/2 toegevoerd. Bij een voorkeursuitvoeringsvorm van de uitvinding maken de multiplexeenheden 41-43 het mogelijk, 30 dat de kathodestraalbuisbesturingsinrichting 34 de geheugeneenheden 11, 12 en 13 benadert, wanneer de klokimpuls ¢/2 de waarde "L" heeft, en dat de centrale bewerkingseenheid 1 de geheugeneenheden benadert, wanneer de klokimpuls ¢/2 de waarde nHM heeft.

35 Fig. 6 laat zien, dat een "verschil” (offset) tussen de respectieve overeenkomstige adressen van de geheugeneenheden .11. (G-RAM).en 12 (C-RAM) bestaat. Wanneer het signaal VDA door de kathodestraalbuisbesturingsinrichting 34 aan de multi- 8202740 1 .

- 12 - plexeenheden 41., 42 wordt geleverd, wordt de waarde van dit signaal over 2000H verschoven om dit bij de C-RAM-geheugeneen-heid 12 optredende ,,verschil,, op te vangen. De beide geheugen-eenheden 11 en 12 worden derhalve ondanks het feit, dat de be-5 sturingsinrichting 34 Sen enkel toegangsadres VDA afgeeft, te-gelijkertijd aangesproken. In de hierna volgende beschrijving, en voorts in fig. 8, levert de kathodestraalbuisbesturings-inrichting 34 een adres M voor het signaal VDA.

Via respectieve informatieverdeelleidingen P^ en P^ 10 zijn respectieve flipflops 51 en 52 met de respectieve geheugen-eenheden 11 (G-RAM) en 12 (C-RAM) gekoppeld. Bij een voorkeurs-uitvoeringsvorm van de uitvinding bestaan de flipflops 51 en 52 uit 8-bits flipflops. De flipflop 52 vergrendelt van de geheugen-eenheid 12 (C-RAM) afkomstige informatie en gebruikt deze als 15 adres voor adressering van de geheugeneenheid 13 (PCG-RAM) om een met de informatie- overeenkomende patroonverdeling te ver-krijgen. Aangezien de flipflop 52 een vertraging in de toevoer van de door de geheugeneenheid 12 (C-RAM) geleverde informatie teweeg brengt, levert de flipflop 51 een vertraging voor de 20 uit de geheugeneenheid 11 (G-RAM) afkomstige informatie, zodanig, dat deze laatstgenoerade informatie op hetzelfde ogenblik als de van de geheugeneenheid 12 (C-RAM) afkomstige informatie voor zichtbaarmaking ter beschikking komt.

De flipflop 51 is gekoppeld met een schuifregister 25 61 met parallelinvoer en -uitvoer, dat een byte grafische informatie (zie fig. 6) in twee 4-bits stippen verdeeld. Een via de verdeelleiding Pg met de geheugeneenheid 13 (PCG-RAM) en met de informatieverdeelleidingaandrijfschakeling. 33 gekoppeld schuif-.register 62 met parallelinvoer en serie-uitvoer dient voor om-30 zettihg. van een op een 1-byte karakter betrekking hebbend beeld-signaal in een "font-signaal". Bij een voorkeursuitvoeringsvorm van de uitvinding worden de schuifregister 61 en 62 gevormd door 8-bits registers. De uitgangssignalen van de beide schuifregisters 61, 62 worden toegevoerd aan een multiplexeenheid 63 voor samen-35 voeging of samenstelling van het door het schuifregister 61 geleverde, grafische signaal met het door het schuifregister 62 afgegeven, karaktersignaal. De multiplexeenheid 63 levert een op drie primaire kleurbeelden gebaseerd signaal, waarin de in 8202740 * « - 13 - fig. 6 afzonderlijk getekende weergeefvlakken zijn gecombineerd voor zichtbaarmakimg op de. kathodestraalbiiis 9.

De schuifregisters 61, 62 krijgen van de systeemklok-impulsgenerator 21 schuifregistersignalen S/L toegevoerd, ter-5 wijl de systeeraklokimpulsgenerator 21 voorts het signaal CLK aan de flipflops 51, 52 en het schuifregister 62 levert en het signaal SCLK aan het schuifregister 61 levert.

Zoals fig. 3 laat zien, bestaat de multiplexeenheid 43 volgens fig. 2 in werkelijkheid uit drie dergelijke eenheden 10 431, 432 en 433. De door de adresverdeelleiding 5H geleverde adresbits Ag~All worden toegevoerd aan de ingangsaansluitingen 1A-4A van de multiplexeenheid 431. De adresbits A^2~A15 wor^en toegevoerd aan de ingangsaansluitingen 1A-4A van de multiplexeenheid 432. De adresbits Ag^^· worden toegevoerd aan de ingangs-15 aansluiting 1A-3A van de multiplexeenheid 433. De van de ge-heugen 12 (C-RAM)- afkomstige informatiebits Dg-D^ en het DMA-adres VDA worden via de flipflop 52 op tijdscharende wijze aan de respectieve ingangsaansluitingen van de raultiplexeen-heden 431, 432 en 433 toegevoerd. De informatiebits Dg worden 20 toegevoerd aan de,ingangsaansluiting 4B van de multiplexeen-heid 432. De informatiebits D1~D4 worden toegevoerd aan de aan-sluitingen 1B-4B van de multiplexeenheid 432. De informatiebits Djj-D^ worden toegevoerd aan de aansluitingen 1B-3B van de multiplexeenheid 433. Het DMA-adres VDA omvat de raster-25 adressen RAq-RA^, welke aan de ingangsaansluitingen 1B-3B van , de multiplexeenheid 431 worden toegevoerd. De klokimpulsen ¢/2 worden aan de ingangsaansluitingen S van de multiplexeenheden 431, 432 en 433 toegevoerd.

De adresbits Ag-A^ worden door de uitgangsaansluitingen 30 1Y-4Y van de multiplexeenheid 431 toegevoerd aan de ingangs aansluitingen aq“A3 van 3© geheugeneenheid 13 (PCG-RAM). De adresbits A4~A^ worden door de uitgangsaansluitingen 1Y-4Y van de multiplexeenheid 432 toegevoerd aan de ingangsaansluitingen A^-Ay van de geheugeneenheid 13 (PCG-RAM). De adresbits Ag-A^g 35 worden door> de uitgangsaansluitingen 1Y-3Y van de multiplexeenheid 433 toegevoerd aan de ingangsaansluitingen Ag-A^ van de geheugeneenheid 13 (PCG-RAM).

82 0 22 krljgt' zoals reohts

f I

- 14 - in fg. 3 is te zien, de volgende signalen toegevoerd: Φ, 0/2, 20, IORQ, RD, WR, GRM, CRM en PCG. De ingangssignalen RD en IORQ worden daartoe toegevoerd aan een NIET-OF-poort-schakeling 100, waarvan het uitgangssignaal wordt toegevoerd 5 aan een NIET-EN-poortschakeling 214; deze laatstgenoemde krijgt tevens het uitgangssignaal van een NIET-EN-poortschakeling 102 toegevoerd, waaraan als ingangssignalen de signalen PCG, CRM en GRM worden toegevoerd. Het uitgangssignaal VRMRD van de NIET-EN-poortschakeling 214 wordt aan een aansuiting G van de. flipflop 10 23R toegevoerd.

De signalen WR en IORQ worden als ingangssignalen toegevoerd aan een NIET-OF-poortschakeling 101, waarvan het uitgangssignaal aan de ingangsaansluiting D van de flipflop 222 wordt toegevoerd. De klokimpulsen 0 worden na omkering als 15 klokimpulsen 0 aan. de klokimpulsaansluiting van de flipflop 222 toegevoerd. De door de flipflop 222 respectievelijk aan de flip-flop 23W en de informatieverdeelleidingaandrijfschakeling 33 geldverde uitgangssignalen DIR en DIR dienen voor besturing van de inforraatietransmissierichting tijdens uitlezing en in-20 lezing van informatie uit, respectievelijk in, de geheugeneen-heid 13 (PCG-RAM).

Een flipflop 221 van het D-type krijgt aan zijn ingangsaansluiting CL het uitgangssignaal van een NIET-EN-poortscha-keling 103 toegevoerd, welke laatstgenoemde als ingangssignalen 25 de klokimpulsen 0/2, 0 en 20 krijgen toegevoerd. Een NIET-EN-poortschakeling 104, welke dezelfde klokimpulsen krijgt toege-.voerd, levert zijn uitgangssignaal aan de aansluiting PR van de flipflop 221. Het uitgangssignaal van de flipflop 221 bestuurt de aan de informatieverdeelleidingaandrijfschakelingen 31, 32 30 en 33 toe te voeren signalen.

Een NIET-EN-poortschakeling.105 krijgt aan zijn beide ingangsaansluitingen respectievelijk de inverse klokimpuls 0 en het aan de uitgangsaansluiting Q van de flipflop 221 ver-schijnende uitgangssignaal toegevoerd; het uitgangssignaal van 35 deze poortschakeling 105 wordt als ingangssignaal toegevoerd aan de NIET-EN-poortschakelingen 106, 107 en 108. Een NIET-OF-poortschakeling 109, welke als ingangssignalen 0/2 en PCG krijgt 8202740

( I

- 15 - toegevoerd, levert zijn uitgangssignaal aan de NIET-EN-poort-: schakeling 106 en de NIET-EN-poortschakeling 110. Een NIET-OF-poortschakeling 111, welke aan zijn ingangsaansluitingen de signalen 0/2 en CRM krijgt toegevoerd, levert zijn uitgangs-5 signaal aan de beide NlET-EN-poortschakelingen 107 en 112.. Een NIET-OF-schakeling 113, welke aan zijn ingangsaansluitingen de signalen 0/2 en GEM ontvangt, levert zijn uitgangssignaal aan de NIET-EN-poortschakelingen 108 en 114. Het aan de uit- ' gangsaansluiting 0 van de flipflop 221 verschijnende signaal 10 wordt aan de ingangsaansluitingen van de NIET-EN-poortschakelingen 110, 112 en 114 toegevoerd. De NIET-EN-poortschake-ling 106 levert een uitgangssignaal PCGS aan de G-aansluiting van de informatieverdeelleidingaandrijfschakeling 33. De NIET-EN-poortschakeling 107 levert als uitgangssignaal het signaal 15 CRMS. De NIET-EN-poortschakeling 108 levert als uitgangs-. signaal het signaal GEMS. De NIET-EN-poortschakeling 110 levert als uitgangssignaal het signaal PCGWR aan de ingangsaansluiting WE van de geheugeneenheid 13 (PCG-R&M). De NIET-EN-poortschakeling 125 levert als uitgangssignaal het signaal CRMWR, ter-20 wijl de NIET-EN-poortschakeling 114 als uitgangssignaal het signaal GRMWR levert.

Zoals fig. 4A laat zien, werkt de centrale bewerkings-eenheid Z80A-CPU bij de hier beschreven uitvoeringsvorra met zes bedrijfscycli M^-Mg voor de uitvoering van een informatie-25 uitlees- of informatie-inleesinstructie. Voor deze cycli dienen drie tot zes klokimpulsperioden T^-Tg van de centrale bewerkings-eenheid. Fig. 4A toont de cyclus M2, welke de klokimpiilsperioden Τ^^-Τ^ omvat, zoals gexndiceerd door het aan de adresverdeel-leiding Aq-A^^ aanwezige I/O-adres. De centrale bewerkings-30 eenheid 1 controleert tijdens de .klokimpulsperiode of toestand T2 een signaal WAIT; indien dit signaal een laag niveau heeft, wordt in de toestand T2 gebleven. De toestand T^ toont de door het signaal WAIT herhaalde toestand T2· Zoals fig. 4B laat zien, heeft de klokimpuls 0/2 de halve impulsherhalingsfre-35 quentie van de klokimpuls 0, benevens synchroniciteit daarmee.

Fig. 8 toont een aantal tijdbasisschalen ter verduide-lijking van een uitvoeringsvorm van de onderhavige uitvMing.

8202740 1 _ » .

- 16 -

Fig. 8 toont een aantal tijdbasisschalen ter verduide- lijking van een uitvoeringsvorm van de onderhavige uitvinding.

Fig. 8A toont de klokimpulsen ¢/2 van laag niveau tijdens de periode Tc en hoog niveau tijdens de periode T^. Tijdens de 5 periode T wordt het videogeheugen 10 door de centrale be-c werkingseenheid 1 benaderd, tep/ijl tijdens de periode het videogeheugen in een DMA-operatie door de kathodestraalbuis-. besturingsinrichting 34 benaderd wordt.

Zoals fig. 8B laat zien, wordt tijdens de perioden 10 Tc en het DMA-adres opgewekt. Gedurende de daarop volgende perioden Tc en T^ wordt het volgende adres NL van het signaal VDA opgewekt.

Gezamenlijke beschouwing van de fig. 8B, 8C en 8D laat zien, dat tijdens de periode Tc de verdeelleidingen P^, P2, P^ 15 en P^ door de centrale bewerkingseenheid 1 in beslag genomen worden,. hetgeen in deze. fig. in de vorm van gestippelde gebieden is weergegeven. Tijdens de periode T^, wanneer de kathode-straalbuisbesturingsinrichting 34 het videogeheugen 10 van het RAM-type benadert, voeren de verdeelleidingen P^-P^ het adres 20 M^-l' ZOSL^-s fig* SB laat zien. Tijdens de daarop volgende periode CPUtworden de verdeelleidingen Pj-P^ weer door de centrale bewerkingseenheid 1 in beslag genomen, terwijl tijdens de periode T^ deze verdeelleidingen het adres van de besturingsinrichting 34 voeren.

25 Tijdens de periode Tc heeft de klokimpuls ¢/2 het ni veau "L"; de .adresverdeelleidingen 5H en 5L zijn dan via de multiplexeenheid 41 gekoppeld met de adresaansluiting AB van de geheugenaanheid 11 (G-RAM) en via de multiplexeenheid 42 met de- adresaansluiting AB van de geheugeneenheid 12 (C-RAM), 30 zoals in de fig. 8C en 2 is te zien. Zoals fig. 8D laat zien, is de informatieverdeelleiding 4 via de uitlees- en inlees-poorten 23W en 23R enerzijds via de aandrijfschakeling 31 met de informatie-aansluiting DB van de geheugeneenheid 11 (G-RAM) en anderzijds via de aandrijfschakeling 32 met de informatie-35 aansluiting DB van de informatie-eenheid 12 (C-RAM) gekoppeld. Derhalve wordt tijdens de periode T^ de aan het adres aan- wezige informatie in een DMA-operatie uit de geheugeneenheden 11 en 12 uitgelezen. β2 0 2 7 4 0 \ ' ___ * t - 17 -

Zoals fig. 8E laat zien, neemt de klokimpuls CLK aan het eind van iedere periode T^ het niveau "H“ aan, op welk tijdstip de van de geheugeneenheden 11 en 12 (respectievelijk G-RAM en C-RAM) afkomstige informatie in de respectieve flip- 5 flops 51 en 52 wordt vergrendeld.

Zoals de fig. 8F, 8G en 8H laten zien,.bevatten de flipflops 51 en 52 en de informatieverdeelleidingen en Pg het adres van de informatie M. .-tijdens de oerioden T en T,, x-2 J * c d dat wil zeggen e§n klokimpuls na het op de verdeelleidingen 10 P^-P^ aanwezige informatie-adres lYL^.

De informatie van de flipflop 51 wordt toegevoerd aan het schuifregister 61, datchartoe een doorschuif/invoersignaal S/L krijgt toegevoerd, waarvan de toestand "L" de invoer van de informatie in het schuifregister 61 verzorgt; dit door-15 schuif/invoersignaal S/L gaat bij de overgang van de periode T^ naar de periode Tc naar de toestand "L". Wanneer het schuifregister 61 een doorschuifimpuls .SCLK krijgt toegevoerd (zie de fig. 8J en 8K), geeft het tijdens de periode T de drie c primaire kleursignalen R, G en B en het luminantiesignaal L, 20 gevormd door de bovenste vier bits van de vergrendelde informatie, af. De genoemde doorschuifimpuls SCLK vertoont zijn stijgende flank aan het begin van iedere periode TQ en T^, zoals fig. 8J laat zien. Tijdens de periode T^ geeft het schuifregister 61 de drie primaire kleursignalen R, G en B en een luminantie-25 signaal L, gevormd door de onderste vier bits van de desbe-treffende informatie, af, zoals hiervoor reeds is beschreven.

De desbetreffende signalen R, G, B en L worden aan de multi-plexeenheid 63 toegevoerd voor beeldzichtbaarmaking op de kathode-straalbuis 9.

30 Tijdens de periode T^ worden de informatie van de flip- flop 52 en de signalen RAQ-RA2/ welke deel uitmaken van het DMA-adressignaal VDA, via de multiplexeenheid 43 aan de adres-aansluiting AB van de geheugeneenheid 13 (PCG-RAM) toegevoerd, waardoor uitiezing van de informatie en toevoer daarvan aan het 35 schuifregister 62 wordt bewerkstelligd. Het schuifregister 62 krijgt daartoe het doorschuif/invoersignaal S/L en de klokimpulsen CLK toegevoerd, zodat uitlezing van de informatie in serievorm 3202740 • 1 - 18 - wordt verkregen, zoals fig. 8L laat zien. De in serievorm uitgelezen informatie wordt aan de multiplexeenheid 63 toegevoerd, zoals reeds is beschreven. De multiplexeenheid 63 doet derhalve door menging van het grafische-weergavevlak en het 5 karaktervlak volgens fig. 6 op de kathodestraalbuis 9 een uit drie primaire kleuren samengesteld kleurenbeeld zichtbaar worden.

De fig, 9A en 9B vormen tijdbasisweergaven ter verdui-delijking van de werking van de centrale bewerkingseenheid 1 10 tijdens de uitlezing van informatie uit de geheugeneenheid 13 (PCG-RAM). Zoals fig. 9A laat zien, is de periode gesyn-chroniseerd met de periode wanneer de klokimpulsen φ/2 de toestand "H" vertonen en de kathodestraalbuisbesturingsinrichting 34 de geheugeneenheid 13 (PCG-RAM) aanspreekt. Aan het begin 15 van de periode T . leest de centrale bewerkingseenheid 1 de in-

ψ W

formatie uit de geheugeneenheid 13 uit. De tijdens de periode uitgelezen informatie wordt gedurende de daarop volgende periode T aan de informatieverdeelleidingaandrijfschakeling 23R toegevoerd, zoals in fig. 9A met een tussen de grafieken 20 en (23R) lopende pijl is aangeduid.

In fig. 9B is de bedrijfstoestand van Tj = veranderd naar = Tc- Gedurende de perioden en vertonen de klokimpulsen φ/2 een laag niveau als aanwijzing, dat de centrale bewerkingseenheid voor toegangsverkrijging tot de geheugeneen-25 heid (PCG-RAM) de verdeelleiding Pg in beslag neemt.

De fig. 10A en 10B tonen het tipdritme, volgens het-welk de centrale bewerkingseenheid 1 informatie in de geheugeneenheid 13 (PCG-RAM) inleest. In fig. 10A is de periode syn-chroon met de periode T^, terwijl in fig. 10B de periode T1 30 synchroon met de periode Τβ is.

In fig. 10A daalt het signaal DIR aan het begin van de periode in niveau, waardoor de van de centrale bewerkingseenheid 1 afkomstige informatie in de inlees/ingangs-flipflop 23W wordt ingelezen. Tijdens de periode T^, wanneer het signaal 35 PCGS de toestand "L" heeft, wordt de informatie aan de informatie- aanslui ting DB van de geheugen 13 (PCG-RAM) toegevoerd.

—.....In fig. 10B vertonen de klokimpulsen φ]"Γ een laag ni veau tijdens de perioden Tw als aanduiding, dat inlezing van 8202740 - 19 - informatie in de geheugeneenheid 13 (PCG-RAM) door de centrale bewerkingseenheid 1 plaatsvindt.

Volgens de onderhavige uitvinding is het onmogelijk, 1 dat per ongeluk "random"-informatie in de geheugeneenheid 13 5 wordt’ ingelezen. Het signaal PCGS is tijdens de periode niet gedefinieerd, zodat de aandrijfschakeling 33 niet gekozen is en derhalve geen informatie-^dres is bepaald.. Het signaal DIR is gedurende de perioden en in de toestand "H", zodat de aandrijfschakeling 33 niet voor inlezing van dergelijke 10 informatie in het· videogeheugen 10 van het RAM-type beschik-baar is, respectievelijk daartoe niet in staat is.

Een centrale bewerkingseenheid van het type Z80A-CPO heeft een "set-up time" van 50 n.sec. en een houdtijd van 0 n.sec. De "set-up time" voor informatie kan bij toepassing 15 van de uitvinding op de volgende wijze worden berekend: 125 (n.sec.) - vertragingstijdsduur van. poort 23R ten opzichte van de stijgende flank van de klokimpuls φ/i.

= 125 (n.sec.) - 28 (n.sec.) = 97 (n.sec.).

20 Aangezien 97 n.sec. een langere duur dan de "set-up time" van 50 n.sec. vertegenwoordigt, welke laatstgenoemde tijdsduur voor de centrale bewerkingseenheid 1 geldt, kan in de geheugeneenheid 13 (PCG-RAM) opgeslagen informatie worden uitgelezen, zoals de fig. 9A en 9B tonen.

25 Aangezien volgens de uitvinding "direct memory access" van het videogeheugen 10 van het RAM-type op tijdscharende wijze plaatsvindt, zalcfe kathodestraalbuis 9 daarbij geen flik-kerverschijnselen vertonen. Het videogeheugen 10 is met de I/O-adressen van de centrale bewerkingseenheid 1 gekoppeld, 30 zodat geen daling in de bewerkingssnelheid van de centrale bewerkingseenheid 1 optreedt wanneer een DMA-operatie voor het videogeheugen 10 van het RAM-type ter verkrijging van beeld-zichtbaarmaking wordt uitgevoerd. Zoals fig. 4 laat zien, blijft het I/O-adres van de centrale bewerkingseenheid gedurende 35 drie klokimpulsperioden of langer, dat wil zeggen gedurende 750 n.sec. of langer, hetzelfde. De centrale bewerkingseenheid"·!' ende kathodestraalbuisbesturingsinrichting 34. benaderen 8202740 » ' 1 - 20 - het geheugen derhalve gedurende een periode van 375 n.sec., hetgeen wil zeggen, dat het videogeheugen 10 van het RAM-type niet speciaal voor bedrijf bij hoge snelheden geschikt dient te zijn.(high speed RAM).

5 Zoals fig. 1 laat zien, zijn de geheugens 2 van het ROM-type en 3 van het RAM-type aan respectieve geheugenbestu-ringsgebieden van de centrale bewerkingseenheid 1 toegevoegd, terwijl het videogeheugen 10 van het RAM-type aan een I/O-gebied van de centrale bewerkingseenheid is toegevoegd. Als gevolg 10 daarvan kan het videogeheugen 10 van het RAM-type door het paar registers BC van de centrale bewerkingseenheid worden geadresseerd op basis van I/O-instructies. Een dergelijke allocatie van de geheugens 2 van het ROM-type en 3 en 10 van het RAM-type heeft tot gevolg, dat het voor programmering be-15 schikbare of werkgebied van het geheugen 3 van het RAM-type niet door gedeeltelijk gebruik als video-informatiegeheugen wordt verkleind, zodat voor de gebruiker een grotere programmeer-bare capaciteit ter beschikking blijft. Aangezien voor het videogeheugen 10 een RAM met een capaciteit van 32K bytes kan worden 20 toegepast, is de zichtbaarmaking van een grafiek of grafische weergave met hoge resolutie van bijvoorbeeld 540 x 400 stippen mogelijk. Daarbij wordt opgemerkt, dat de door de centrale bewerkingseenheid 1 te leveren instructies voor geheugens 2 en 3 van respectievelijk het ROM- en het RAM-type met die 25 bij gebruikelijke microcomputers overeenkomen, terwijl de I/O-instructies gemakkelijk voor het videogeheugen 10 kunnen worden gebruikt.

Vervolgens zullen de bij een centrale bewerkingseenheid van het type Z80A-CPU voor overdracht van informatie tus-30 sen een externe I/O-poort 7 en de centrale bewerkingseenheid, dat wil zeggen het geheugen 3 van het RAM-type, benodigde instructies worden besproken. Daarbij wordt eerst opgemerkt, dat een centrale bewerkingseenheid van het type Z80A-CPU ten minste A-, B-, C-, D-, E-, H-, en L-registers voor algemene 35 doeleinden omvat en dat de overdracht van 8-bits informatie tussen een externe I/O-poort 7 en een of meer van deze registers plaats vindt via de informatieverdeelleiding 4. Transmissie van 8202740 * · - 21 - de bijbehorende adresinformatie vindt plaats via de 16-bits adresverdeelleiding, bestaande uit de adresverdeelleiding 5H voor de bovenste 8 adresbits en de adresverdeelleiding 5L voor de onderste 8 adresbits. Meer in het bijzonder kunnen de volgende 5 instructies worden gebruikt: I- 1 IN A, n .

Deze instructie bewerkstelligt overdracht van 8-bits informatie van een ingangspoort, welke met n wordt aangeduid (n = 0-255), naar het A-register van de centrale bewerkingseenheid.

10 1-2 OUT n, A

Deze instructie bewerkstelligt overdracht van 8-bits informatie van het A-register van de centrale bewerkingseenheid naar een uitgangspoort, welke wordt aangeduid met het getal n. Het zal duidelijk zijn, dat deze beide instructies tot gevolg hebben, 15 dat de 8-bits informatie van het A-register zowel aan de informatie-aansluitingen Dg-Dy als de adresaansluitingen Ag-A^s verschijnt. In dat geval ontvangen de adresaansluitingen Aq-A^ voor de onderste 8 adresbits de adresinformatie, welke het poortnummer n indiceert.

20 II-l IN r, (C)

Deze instructie bewerkstelligt overdracht van informatie van een door het poortnummer n geidentificeerde poort, als aange-wezen door het paar registers BC, naar een r register, dat wordt gevormd door een van de A-, B-, C-, D-, E-, H- en L-re-25 gisters.

II- 2 OUT (C), r

Deze instructie bewerkstelligt overdracht .van informatie van het genoemde r register naar de door het poortnummer n geidentificeerde poort, welke door het paar registers BC is aan-30 gewezen. De informatie voor het r register verschijnt aan de informatie-aansluitingen Dg-D^; het C-register bevat van de adresaansluitingen Ag-A^ afkomstige informatie welke betrek-king heeft op het poortnummer n, terwijl het B-register van de adresaansluitingen Ag-A^ afkomstige informatie omtrent de 35 met de aangewezen poort gekoppelde I/O-inrichting bevat. Aan-gezien het C-register 8-bits informatie bevat, kunnen aan iedere poort maximaal 256 (0-255) I/O-inrichtingen worden aan-gesloten.

8202740 4 t' - 22 - «· \

Zoals uirt de hierna volgende bespreking zal blijken, worden ook de volgende blokoverdrachtsinstructie bij de centrale bewerkingseenheid toegepast:

III-l INIR, INDR

5 Deze instructies bewerkstelligen, dat een aantal informatie-bytes, dat wil zeggen een blok met informatie, van een poort n naar het hoofdgeheugen wordt overgebracht. In een dergelijk geval wordt het paar registers BC gebruikt voor bepaling van het poortnummer (C-registfer) en het over t e dragen aantal bytes 10 (B-register). Het informatieblok wordt overgebracht naar een geheugenplaats, waarvan het adres wordt bepaald door het paar registers HL. Zo wordt bijvoorbeeld de laatste adresplaats, waarnaar de informatie dient te worden overgedragen, in het paar registers HL opgeslagen. Vervolgens wordt het B-register als 15 teller gebruikt voor aftelling naar nul, Meer in het bijzonder wordt de'in het B-register opgeslagen waarde op continue wijze steeds met έδη verminderd; bij iedere dergelijke vermindering met een, vindt transmissie van een byte van het informatieblok plaats. Wanneer de in het register B aanwezige waarde tot nul 20 is gedaald, zijn alle bytes van het informatieblok van de door het C-register aangewezen I/O-poort overgedragen.

III-2 OTIR, OTDR

Met behulp van deze instructies kan een informatieblok van het hoofdgeheugen naar een door het C-register aangewezen I/O-poort 25 worden overgebracht. Daarbij worden het paar registers HL en het B-register op soortgelijke wijze als hiervoor gebruikt.

Duidelijk zal zijn, dat de adresaansluitingen Ag-A15 voor de bovenste 8-bits verschillen van de I/O-adresaansluitingen Aq-A^ van de I/O-poort 7, zodat de centrale bewerkingseenheid 30 kan onderscheiden tussen het videogeheugen 10 van het RAM-type en de I/O-poort 7. *

De uitvinding beperkt zich niet tot de in het voorgaande beschreven en in de tekening weergegeven uitvoerigsvormen. Ver-schillende wijzigingen kunnen in de beschreven details en in 35 hun onderlinge samenhang worden aangebracht, zonder dat daarbij het kader van de uitvinding wordt overschreden.

8202740

Claims

1. Geheugentoegangsbesturingsinrichting voor een met een ongesynchroniseerde informatieverdeelleiding gekoppelde centrale bewerkingseenheid, bevattende een adresseerbaar ge-heugen en besturingsmiddelen voor toegangsbenadering van het 5 adresseerbare geheugen, gekenmerkt door multiplexmiddelen, via welke de centrale bewerkingsmiddelen en de besturingsmiddelen selectief op tijdscharende wijze het adresseerbare geheugen kunnen beiaderen.

2. Inrichting volgens conclusie 1, met het kenmerk, 10 dat de centrale bewerkingseenheid, de besturingsmiddelen en de multiplexmiddelen synchroon worden bedreven.

3. Inrichting volgens conclusie 2, voorzien van een klokimpulsgenerator voor levering van klokimpulsen met een voor-af bepaalde impulsherhalingsfrequentie aan de centrale be- 15 werkingseenheid, met het kenmerk, dat de multiplexmiddelen met die klokimpulsen van vooraf bepaalde impulsherhalingsfrequentie synchrone klokimpulsen krijgen toegevoerd.

4. Inrichting volgens conclusie 3, met het kenmerk, dat de multiplexmiddelen en de besturingsmiddelen met de eerst- 20 genoemde klokimpulsen van vooraf bepaalde impulsherhalingsfrequentie synchrone klokimpulsen met een tweede vooraf bepaalde impulsherhalingsfrequentie krijgen toegevoerd.

5. Inrichting volgens conclusie 4, met het kenmerk, dat het adresseerbare geheugen een geheugen van het RAM-type 25 voor opslag van informatie bevat.

6. Inrichting volgens conclusie 5 onder toepassing van een kathodestraalbiiis en een tot de genoemde besturingsmiddelen behorende kathodestraalbiiisbesturingsinrichting, met het kenmerk, dat het geheugen van het RAM-type een videogeheugen 30 voor opslag van op de kathodestraalbuis zichtbaar te maken in-formatie is. ..

7. Inrichting volgens conclusie 6, met het kenmerk, dat het geheugen van het RAM-type een aantal geheugeneenheden van het RAM-type bevat, welke via de ongesynchroniseerde in- 35 formatieverdeelleiding met elkaar zijn gekoppeld. 8202740 - 24 -

8. Inrichting volgens conclusie 7, met het kenmerk, dat de multiplexmiddelen een aantal tijdscharingsmultiplexeenheden omvatten, welke ieder met een van de geheugeneenheden van het RAM-type gekoppeld zijn, benevens een met de tijdscharings- 5 raultiplexeenheden gekoppelde multiplexbesturingsinrichting voor zodanige besturing van de eenheden, dat deze synchroon met de klokimpulsen van de tweede vooraf bepaalde impulsher-halingsfrequentie op tijdscharende basis functioneren.

9. Inrichting volgens conclusie 8, met het kenmerk, 10 dat in een eerste geheugeneenheid van het RAM-type grafische informatie wordt opgeslagen, in een tweede geheugeneenheid van het RAM-type karakterinformatie wordt opgeslagen en in een derde geheugeneenheid van het RAM-type door een programmeer-bare karaktergenerator gevormde informatie wordt opgeslagen.

10. Inrichting volgens conclusie 1, waarbij aan de centrale bewerkingseenheid I/O-poortmiddelen zijn toegevoegd, met het kenmerk, dat de centrale bewerkingseenheid het adres-seerbare geheugen via die I/O-poortmiddelen benadert.

11. Inrichting volgens conclusie 1, waarbij de centrale 20 bewerkingseenheid van het type Z80A-CPU van Zilog met een systeemklokimpulsherhalingsfrequentie van 4 MHz is.

12. Inrichting volgens conclusie 11, waarbij de centrale bewerkingseenheid en het adresseerbare geheugen met 8. bovenste adresbits en 8 onderste adresbits werken, met het 25 kenmerk, dat de 8 bovenste adresbits van de centrale bewerkingseenheid zijn gekoppeld met de 8 onderste adresbits van het adresseerbare geheugen en dat de 8 onderste adresbits van de centrale bewerkingseenheid zijn gekoppeld met de 8 bovenste adresbits van het adresseerbare geheugen. 8202740