JP2913308B2

JP2913308B2 - 容易に格上げできるビデオ記憶システムとそのための方法

Info

Publication number: JP2913308B2
Application number: JP1166504A
Authority: JP
Inventors: シーファーロングトーマス
Original assignee: DEIJITARU EKUITSUPUMENTO CORP
Current assignee: DEIJITARU EKUITSUPUMENTO CORP
Priority date: 1988-11-28
Filing date: 1989-06-28
Publication date: 1999-06-28
Anticipated expiration: 2014-06-28
Also published as: DE68915404T2; US4906985A; CA1314331C; DE68915404D1; JPH02150976A; EP0371577A3; ATE105960T1; EP0371577B1; EP0371577A2

Description

【発明の詳細な説明】この発明はビデオ・インタフェースを有するコンピュ
ータ・システム用のビデオ記憶サブシステムに関し、と
くにモノクロ・ビデオ記憶サブシステムをカラー・ビデ
オと取扱えるように容易に格上げするための方法とシス
テムに関する。

新型のコンピュータの大部分はビデオ・モニター・イ
ンタフェースを備えている。ビデオ記憶サブシステムは
コンピュータのビデオ・モニターに表示される画像を記
憶するコンピュータの一部である。ビデオ記憶システム
はモニタのラスタ走査速度と同期する速度にて記憶さた
画像データをモニタに伝送するように設計されている。

カラー・ビデオ記憶サブシステムはモノクロ記憶サブ
システムよりも大幅に高価である場合が多いことはよく
知られている。カラー記憶サブシステムのコストの方が
高い理由は主として次の２点である。（１）カラー画像
を記憶するにはモノクロ画像よりも多くの記憶装置が必
要である。（２）カラー・モニターを支援するためには
モノクロ記憶支援回路をカラー記憶支援回路と入れ換え
なければならない。これらの項目のうちの後者が本発明
の対象である。

モノクロ・モニターと共に使用可能な卓上コンピュー
タ・システム及びワークステーションのほとんどはモノ
クロ・モニターとしか共働しないビデオ記憶支援回路を
備えている。カラー・モニターと共にコンピュータ・シ
ステムを使用するためにはコンピュータに新たなビデオ
記憶サブシステムを追加しなければならない。場合によ
ってはモノクロ記憶サブシステムを取りはずしてカラー
記憶サブシステムと入れ換える。又、別のコンピュータ
では、モノクロ記憶サブシステムを取りはずすことがで
きないので、追加されるカラー記憶サブシステムはモノ
クロ・サブシステムを使用不能又は無効にしなければな
らない。

従ってカラーとモノクロのビデオ記憶システム間のコ
スト差の一部はコンピュータに対して独自の印刷配線板
上に追加のサブシステムを加える必要性に起因するもの
である。

この発明はモノクロ及びカラー・モニターの双方と共
働し、従ってモノクロ・システムをカラー・システムへ
と改良することによるコストの大部分を削減できるビデ
オ記憶サブシステムを提供するものである。この新規の
ビデオ記憶サブシステムはモノクロ又はカラー記憶モジ
ュールのいずれと共にも利用でき、唯一の相違点はモジ
ュール内の記憶域の量と、記憶モジュールがモノクロ・
モジュールであるか、カラー・モジュールであるかを指
示するモード選択信号が発生されるということである。
ビデオ記憶サブシステムはモード選択信号を読出し、か
つ対応する動作モードを自動的に選択する。

従ってこの発明はモノクロとカラーの双方のモニター
用のビデオ記憶サブシステムを提供することによって、
モノクロ・システムをカラー・システムに格上げする際
のコストの大部分を削減することを目的としている。

この発明は要約するとビデオ記憶サブシステムであ
る。ビデオデータを記憶するために使用される記憶モジ
ュールが、モジュールがモノクロ・モジュールであるか
カラー・モジュールであるかを指示するモード選択信号
も発生する。

記憶制御論理が画素データがモニターに出力される速
度を制御する画素クロックと、記憶モジュールからデー
タが読取られる速度を決定するロード・クロックとを発
生する。ロード・クロックは前記モード選択信号が記憶
モジュールはモノクロ記憶モジュールであると指示した
場合には第１の速度で発生され、前記モード選択信号が
記憶モジュールはカラー記憶モジュールであると指示し
た場合には、第２のより速い速度で発生される。

シフト・レジスタはロード・クロックの速度にてビデ
オ記憶モジュールからビデオ・データを受け、このデー
タを画素クロック速度で出力する。シフト・レジスタは
ビデオ信号発生器に複数ビットのビデオ・データを並列
的に出力し、前記ビデオ信号発生器はビデオ・データを
ビデオ信号へと変換する。シフト・レジスタの並列出力
は、異なるデータが複数の画素クロック・サイクルごと
にシフト・レジスタから出力されるようにスタガ（ずら
し出力）される。モード選択信号がカラー記憶モジュー
ルを指示したカラー・モジュールの場合は、ビデオ信号
のカラーと色合いを決定するため全ての並列出力がビデ
オ信号発生器によって利用される。

モード選択信号がモノクロ記憶モジュールを指示した
モノクロ・モードの場合はビデオ信号発生器はシフト・
レジスタからの並列信号の１つだけを利用してビデオ出
力信号を発生する。双方のモードとも、シフト・レジス
タはシフト・レジスタ内の全てのビデオ・データがビデ
オ信号発生器によって変換された後になってはじめて再
ロードされる。しかしカラー・モードではシフト・レジ
スタ内のビデオ・データの全てがモノクロ・モードより
も大幅に速い速度でビデオ信号に変換される。その理由
は、ただ１つではなく数ビットのデータが名画素クロッ
ク・サイクル中に変換されるからである。

好適な実施例では、ビデオ記憶モジュールは標準型の
アドレス、データ及び制御線及び１（モノクロ用）又は
０（カラー用）のいずれかに設定されたモード選択線に
連結されたビデオ記憶チップだけを備えている。カラー
記憶モジュールは通例はモノクロ記憶モジュールの４倍
ないし８倍の記憶容量を備えている。

本発明に基づき、カラー及びモノクロ・ビデオの双方
に同じビデオ記憶システムが利用される。ビデオ記憶モ
ジュールによって発生されるモード選択信号はシステム
がカラー又はモノクロのいずれのモードであるかを決定
する。その結果、ビデオ記憶システムはモノクロームか
らカラーへと容易に格上げされる。好適な実施例におい
て前記の格上げをするのに必要なことはモノクロ記憶モ
ジュールとカラー記憶モジュールを入れ換えることだけ
である。あるいは、記憶モジュールに記憶域を追加して
モード選択信号をモノクロからカラーへと変更すること
によっても前記格上げを行なうことができる。

次に本発明の実施例を添付図面を参照しつつ詳細に説
明する。

第１図を参照するコンピュータ、ワークステーション
用のビデオ・サブシステム20の構成図が示されている。
コンピュータのCPU22及びビデオ・モニター24が図示さ
れているが、これらビデオ・サブシステム20の部品とみ
なされない。

ビデオ・サブシステム20の主要部品はビデオデータを
記憶するビデオ記憶モジュール30と、ビデオ・データを
アナログ・ビデオ出力信号に変換するビデオ・デジタル
−アナログ変換器（VDAC）32と、ビデオ記憶モジュール
30からVDAC32に伝送されたビデオ・データを直列化する
シフト・レジスタ34である。第３図に詳細に示されてい
るビデオ制御器36はビデオ記憶モジュール30からVDAC32
へのデータの流れを制御する。

多くのコンピュータ・システムで一般的であるよう
に、ビデオ記憶モジュール30内で使用される記憶チップ
は高速度でビデオ・データを読出すため、通常の入力／
出力回路から分離したビデオ出力ポート38を有してい
る。ビデオ記憶チップの操作に習熟していない人のため
に以下に記載するのは本発明の実施例の操作に重要であ
る機構の簡略な説明である。

ビデオポートビデオポート38の重要な機構はモニターのディスプレ
イに一行を書込むのに必要な全てのビデオ・データを保
持する内部シフト・レジスタである。モニターで各行が
リフレッシュされる前に新たなデータが内部シフト・レ
ジスタにロードされる。次のビデオ走査線用に記憶装置
30内のビデオ・データのアドレスを生成ないし決定する
ために記憶装置管理装置40が使用される。

好適な実施例ではモニター24は1024×864画素の配列
もしくは前部で１メガの画素の配列を表示する。ビデオ
記憶モジュールの構成はビデオ・ポート38内の内部シフ
ト・レジスタが1024画素のビデオ・データ（そのうちの
160画素は使用されない）、すなわちモニター24上に１
つの走査線を書込むのに十分なデータを記憶するように
されている。

多くのビデオ記憶チップは内部シフト・レジスタ内の
全てのデータの読出しが終了するまで、内部シフト・レ
ジスタがクロックされるごとに４ビットの新たなデータ
を提示する。しかし、クロック・サイクルごとに提示さ
れる正確なビット数は重要でない。任意の特定のビット
数が各クロック・サイクル中に得られるようにいくつか
の記憶チップが並行して動作可能である。ビット記憶モ
ジュール30内の記憶チップの動作の前記の側面は従来ど
うりのものであるので、単に参考情報として記載したも
のに過ぎない。

好適な実施例では「シフト・クロック」VRAM_SCに
「ビデオ記憶シフト・クロック」の各サイクル中にビデ
オ記憶モジュールの内部シフトレジスタによって32ビッ
トの新たなビデオ・データが出力される。次にこのビデ
オ・データは32ビットのシフト・レジスタ34内にロード
され、これがデータを直列化し、かつこれをビデオDAC3
2へと転送する。

シフト・レジスタ画素クロックと呼ばれるクロック信号がデータがモニ
ター24に伝送される速度を決定する。詳細には各画素ク
ロック・サイクルごとに１つの新たな画素が生成され、
モニター24へと伝送される。このことを達成するため、
シフト・レジスタ34は画素クロックによってクロックさ
れ、各画素クロック・サイクルごとに一度だけ１画素用
のデータがビデオDAC32に転送されるようにする。

ビデオ・サブシステム20がカラー・モードで動作する
場合、８ビットのビデオ・データV7-V0が１画素を生成
するために使用される。モノクロ・モードでは、１画素
を生成するには１ビットのビデオ・データV7だけが必要
である。

ビデオ・サブシステム20がカラー・モード又はモノク
ロ・モードのいずれのモードで動作しているかにかかわ
らず画素クロックは同一速度で動作することを指摘して
おくことは重要である。画素クロック速度はモニター24
内のラスタ走査機構の走査速度によって決定し、この走
査速度は基本的にカラー及びモノクロ・モニターとも同
一である。

第２図に示されるように、８個の４ビットシフト・レ
ジスタ50-57が直列に接続されて32ビットのシフト・レ
ジスタ34を形成している。８個のシフト・レジスタ50-5
7のそれぞれからの最後の出力V7ないしV0はビデオDAC32
に接続されている。このようにシフト・レジスタ34の出
力V7ないしV0はスタッガされ、32ビットのシフト・レジ
スタ34内の４番目のビットのデータごとに表現される。

画素クロック信号の各サイクル（実際にはそれぞれの
上向きの転移）によってシフト・レジスタ50-57内のデ
ータは１ビット位置だけシフトされ、それによって線V7
-V0上に新たな８ビットのデータが提示される。このよ
うにシフト・レジスタ34がクロックされるごとにシフト
・レジスタ34によって８ビットのビデオデータV7-V0が
出力される。シフト・レジスタ50-57内の全てのデータ
は画素クロックの４クロック・サイクルでビデオDAC32
に提示される。

しかしビデオ・サブシステム20がモノクロ・モードで
ある場合は、ビデオDAC32はビデオ信号を発生するため
前記データのうち１ビットV7だけを使用するようにプロ
グラムされている。線V7上のデータだけが使用されるの
で、シフト・レジスタ34内の全データをビデオDAC32に
提示するには32の画素クロック・サイクルを要する。

ビデオDAC 第１図を参照すると、ビデオDAC32は好適な実施例で
は次のように使用される。ビデオDACはプログラム可能
装置である。この実施例で使用されるビデオDAC32は、
８ビット、V7-V0のそれぞれの可能な値につき１つの記
述項すなわち256記述項のテーブルを備えている。256の
記述項のそれぞれが、対応するビットV7-V0の値を受取
ったときに発生されるアナログ・ビデオ出力信号を確定
する。カラービデオの用途では、ビデオDAC32内のテー
ブルはカラー・マップとして一般に公知であり、ビデオ
DAC32内のテーブル記述項がモニターによって表示され
るカラーと色合いを確定する。

VDACインタフェース60はシステムのCPU22の制御下で
ビデオDAC32内に新たなテーブル記述項を読出し、書込
みするために使用される。カラー・ビデオ・システムを
備えたコンピュータの大部分（本実施例を含む）はV7-V
0の可能値のそれぞれとと関連するカラーを指定又は選
択し、かつビデオDACのカラー・マップに新たな値をロ
ードすることによって前記選択をユーザーが実行できる
ようなソフトウェアを備えている。

モノクロ・ビデオの用途では、ビデオDAC32内のテー
ブル記述項が、対応する画素が明画素又は暗画素のどち
らで表示されるかを決定する。好適な実施例では、表示
される各画素の状態を確定するために１ビットのビデオ
・データだけが用いられる。従って、ビデオDACの内部
テーブルには次の２つの異なる値だけが記憶されてい
る。すなわち、V7＝１用の128の全テーブルには１つの
値が与えられ、（例えば明画素を表わす。）又、V7＝０
用の全テーブルには異なる値が与えられる。（例えば暗
画素が与えられる。）好適な実施例ではCPU22がビデオ・サブシステムがモ
ノクロ・モードであることを検出すると、ビデオDAC32
内のカラー・マップいはモノクロ・モニターに用いるの
に適した明画素及び暗画素の値が自動的にロードされ
る。

モード選択信号ビデオ記憶モジュール30はモード選択信号を搬送する
ためのモード選択線60を備えている。好適な実施例で
は、モード選択信号は２つの値だけを有する。すなわち
モノクロ・モジュール及びモノクロ・モード用の１と、
カラーモジュール及びカラー・モード用の０である。モ
ード信号はモード選択線60によってビデオ制御装置36に
搬送される。図には示されていないが、モード選択線60
は更に、どのデータがビデオDAC32内に記憶されるべき
かを決定するためにCPU22によって読出される。

この実施例で使用される１メガの画素を有するモニタ
ー用にはカラー記憶モジュール30は８メガ・ビットのビ
デオ記憶装置を備えていなければならない。モノクロ記
憶モジュールは１メガ・ビットのビデオ記憶装置を備え
ていなければならない。実際には少なくとも１つの実施
例ではモノクロ記憶モジュールは使用される以上の記憶
域（例えば２メガ・ビット）を備えており、それはカラ
ーとモノクロのビデオ記憶モジュールの双方用にCPU22
への確実なデータ経路幅（32ビット）を提示する必要が
あるからである。

ビデオ制御装置第３図を参照すると、ビデオ制御装置36の主な目的は
２つのクロック信号、VRAM_SC（ビデオ記憶シフト・ク
ロック）及びSRLOAD（シフト・レジスタ・ロード）を発
生することである。これらの２つのクロック信号はビデ
オ記憶モジュール30からシフト・レジスタ34へとデータ
が転送される速度を、ひいては新たなビデオ・データが
ビデオDAC32に伝送される速度を制御する。これらのク
ロック信号はいずれも、システムがカラー・モード又は
モノクロ・モードのどちらであるかにかかわりなく同じ
定まった速度で動作するシステムの画素クロックから誘
導される。

カラー用途では各カラー画素を表現するために８ビッ
トのビデオ・データが使用され、一方、モノクロの場合
は各モノクロ画素を表現するために単一ビットのビデオ
・データが使用されるので、ビデオ・データはカラー・
モードの場合、モノクロ・モードの場合の８倍の速度で
シフト・レジスタ34に供給されなければならない。

発振子62と信号励振器64とが画素クロック信号を発生
する。画素クロックによって励振されるカウンタ66はよ
り緩速な誘導クロック信号の集合P2、P4、P8、P16及びP
32を生成し、これらそれぞれ画素クロック速度の1/2、1
/4、1/8、1/16及び1/32の速度で動作する。カウンタ66
は数え下げカウンタとして動作され、各画素クロック・
サイクルごとに数値が小さいカウントを発生する。

第１図のシフト・レジスタ34に新たなビデオ・データ
が再ロードされる速度はここでは再ロード速度と呼ば
れ、シフト・レジスタ34の再ロード間の間隔は再ロード
サイクルと呼ばれる。誘導されたクロック信号P2-P32は
新たなビデオ・データの出力に関してビデオ記憶モジュ
ールの出力ポート38をクロックすること、及びこの新た
なビデオ・データをシフト・レジスタ34へとロードする
時期を決定するために利用される。

誘導されたクロック信号P2-P32はレジスタ68によって
バッファされ、かつ記憶され、このレジスタが遅延され
かつ反転された誘導クロック信号の集合P2D-P32Dを発生
する。

第４図は画素クロック信号及び遅延された誘導信号P2
D-P32D及びビデオ制御装置36によってそれらの信号から
誘導された信号を示している。

インバータ70はモード選択線60上の選択信号を反転す
るために使用される。これを説明するため、選択信号は
それがビデオ記憶モジュール30がモノクロ・モジュール
であることを指示した場合に１に等しいのでモノ信号と
呼ぶことにする。インバータ70の出力は、選択信号がカ
ラー記憶モジュールを指示した場合にそれが１に等しい
のでカラー信号と呼ばれる。

２つの「記憶シフト・クロック信号」CSC及びMSCはAN
Dゲート72と74によって発生される。ANDゲート72はカラ
ー信号を誘導クロック信号P4Dと論理積し、それによっ
てCSC信号を生成する。CSCは、ビデオ記憶サブシステム
がカラー・モードのときは画素クロック速度の1/4の速
度で発振し、又、サブシステムがモノクロ・モードの場
合には起動しない方形波クロック信号である。

ANDゲート74はモノ信号を誘導クロック信号P32Dと論
理積し、それによってMSC信号を生成する。MSCはビデオ
記憶サブシステムがモノクロ・モードの場合には画素ク
ロック速度の1/32の速度で発振し、サブシステムがカラ
ー・モードのときは起動しない方形波クロック信号であ
る。

２つの「シフト・レジスタ・ロード信号」CLD及びMLD
はNANDゲート76及び78によって発生される。NANDゲート
76はカラー信号と誘導クロック信号P2D及びP4Dを結合
し、それによってCLD信号を生成する。CLDはビデオ記憶
サブシステムがカラー・モードである場合は４つの画素
クロック・サイクルごとに一度の１つの画素クロック・
サイクルの期間を有する下向きパルスである。サブシス
テムがモノクロ・モードである場合はCLDは起動せず、
高状態に保たれる。

NANDゲート78はモノ信号を全ての誘導クロック信号P2
DないしP32Dと結合して、MLD信号を生成する。MLDはビ
デオ記憶サブシステムがモノクロ・モードである場合は
32の画素クロック・サイクルごとに１度の１つの画素ク
ロック・サイクルの期間を有する下向きパルスである。
サブシステムがカラー・モードである場合はMLDは起動
せず、高状態に保たれる。

レジスタ80はCS及びMSC信号を反転し、画素クロック
の１サイクルだけ遅延させる。反転され、遅延されたSC
S及びMSC信号にはそれぞれCSCD及びMSCDの符号が付され
ている。レジスタ82はCLD及びMLD信号をバッファし、画
素クロックの１サイクルだけ遅延させる。遅延されたCL
D及びMLD信号にはそれぞれCLDD及びMLDDの符号が付され
ている。

結合されたシフト・クロックSCDとロード・クロックL
DDの信号はNANDゲート84及び86によって発生される。ビ
デオ記憶サブシステムは任意の一時点ではモノ又はカラ
ーの１つだけの動作モードであるので、任意の一時点で
はCSCD/CLDDとMSCD/MLDDの対偶の信号の一方だけが起動
する。非起動信号は高状態に保たれ、NANDゲート84及び
86を起動信号のインバータとして機能させる。その結
果、SCS及びLDD信号は起動シフト・クロック（CSCD又は
MSCD）及びロード（CLDD又はMLDD）信号の単純な反転さ
れたバージョンである。

NANDゲート84及び86の動作を別の観点からみると次の
ようになる。NANDゲートへの入力は反転された、すなわ
ち否定論理信号であるので、これらのNANDゲートは下に
位置する論理信号上のORゲートとして動作する。従って
SCDはSCS及びMSC信号の論理和（OR）を表わす。同様
に、LDDはモノクロ及びカラー・ロード・クロック信号
の論理和、すなわちMLD及びCLD信号の反転されたバージ
ョン論理和を表わす。

最後に、レジスタ88は、SCD及びLDD信号をバッファし
かつ反転して、VRAM_SCシフト・クロック及びSRLOADシ
フト・レジスタ・ロード・クロックを発生するために使
用される。第４図はモノクロ及びカラー・動作モードの
双方におけるVRAM_SCとSRLOADクロックとの間の相関関
係を示している。

ビデオ制御装置36には、記憶管理装置40（第１図）に
対してビデオ記憶モジュールの内部シフト・レジスタに
新たなデータ走査線をロードするように命令する信号VR
EQを発生する回路90のような、別の従来型の回路も備え
られている。従来のとうり回路90は画素クロック・サイ
クルをカウントすることによってモニターが名走査線の
終端に到達したことを判定し、その時点でVREQ信号を発
生する。

モノクロからカラーへの格上げ本発明を利用してコンピュータ・システムをモノクロ
・ビデオ・システムからカラー・ビデオ・システムへと
格上げするには、モノクロ・ビデオ記憶モジュール30を
カラー・記憶モジュールへと入れ換え、かつモノクロ・
モニター24をカラーモニターと入れ換えるだけでよい。
カラー記憶モジュールは次の２つの側面でモノクロ記憶
モジュールと異なっているだけである。すなわち、モジ
ュール内の記憶域の量及びモード選択線60上のモード選
択信号の極性である。従って、コンピュータ・システム
をモノクロからカラーへと格上げする際にビデオ・サブ
システム20を入れ換え又は変更する必要はない。

好適な実施例では、ビデオ記憶モジュール30はビデオ
・サブシステム20を収納する印刷配線板上のコネクタに
挿入されるSIMM（単一イン−ライン記憶モジュール）の
形式で実現されることを指摘しておく。SIMMは一般に取
りはずしと取り付けが容易である（その理由の一部は代
表的には長さ約５インチ、高さ２インチと極めて小型の
印刷回路板であるためである。）、そのためビデオ・サ
ブシステム20をモノクロからカラーへと格上げする手順
が極めて簡単である。

当業者には明らかであるように、本発明の別の実施例
ではモノクロ記憶モジュールをカラー・モジュールに入
れ換えることなくビデオ記憶モジュールをモノクロから
カラーに格上げすることもできる。これは、モジュール
に追加の記憶装置を加え、モード選択線60上で信号値を
切換えることによって達成可能であろう。このようにし
て格上げできる記憶モジュールにはモジュール内の記憶
チップを選択的に使用可能にするアドレス信号デコーダ
及びモード選択線60上の信号値を性するためのスイッチ
を備える必要がない。

モノクロ・ビデオで使用する場合、従来のビデオ・サ
ブシステムのコスト以上に本発明の実施例が必要とする
追加コストはモノクロ用途に必要とされるよりも洗練さ
れたビデオDAC32に要するコストだけである。しかし、
ビデオDACのコストはほとんどのモノクロからカラーへ
の格上げシステムに必要なコストのごく一部であるにす
ぎない。

要約すると、本発明はモノクロ・ビデオ・サブシステ
ムをカラー・ビデオ・サブシステムへと格上げするコス
トを大幅に削減するビデオ記憶サブシステムを提供する
ものである。

これまで本発明を若干の特定の実施例に基づいて説明
してきたが、それは本発明を例示するためであり、本発
明を限定することを意図するものではない。添付の請求
項に記載された本発明の真の精神と範囲から逸脱するこ
となく、当業者には種々の修正が可能であろう。

例えば、ビデオ制御装置36の論理機能は多くの異なる
方法によって実現可能であろう。発明人が予測する別の
変更例では、本発明の別の実施形態は画素ごとのカラー
・ビットと画素ごとのモノクロ・ビットとを別の比率、
例えば1:1、4:1又は24:1にすることも可能であろう。

【図面の簡単な説明】

第１図はビデオ記憶システムの構成図である。第２図は第１図のビデオ記憶システムで使用されるシフ
トレジスタの詳細な構成図である。第３図は好適な実施例の記憶制御装置の回路図である。第４図は第２図の回路のタイミング図である。図中符号 20……ビデオ・サブシステム、22……コンピュータのCP
U（中央処理装置）、24……ビデオ・モニター、30……
ビデオ記憶モジュール、32……ビデオ・デジタル／アナ
ログ変換器（VDAC）、34……シフト・レジスタ、36……
ビデオ制御装置、38……ビデオ出力ポート、60……モー
ド選択線、62……発振子、64……信号励振器、66……カ
ウンタ、68……レジスタ、70……インバータ、72……AN
Dゲート、74……ANDゲート、76……NANDゲート、78……
NANDゲート、80……レジスタ、82……レジスタ、84……
NANDゲート、86……NANDゲート、88……レジスタ、90…
…回路、40……記憶管理装置、V7-V0……線、50-57……
シフト・レジスタ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭57−42088（ＪＰ，Ａ) 特開昭62−276643（ＪＰ，Ａ) 特公昭59−36267（ＪＰ，Ｂ２)

Claims

(57)【特許請求の範囲】

【請求項１】ビデオ記憶システムであって、画素の配列
としてビデオ画像を表わすデータを記憶し、かつビデオ
記憶モジュールがモノクロ記憶モジュールであるかカラ
ー記憶モジュールであるかを指示する選択信号を発生す
るビデオ記憶モジュール手段と、所定のクロック速度で
クロック信号を発生するクロック手段と、前記ビデオ記
憶モジュール手段及び前記クロック手段に結合され、前
記クロック信号の各サイクル中に該ビデオ記憶モジュー
ル手段からデータを読出しかつ前記記憶したビデオ画像
の一つの画素についてデータを出力するデータ転送手段
とを備え、前記データ転送手段は、前記選択信号が前記
モジュールは前記モノクロ記憶モジュールであると指示
した場合に第１の所定速度で前記ビデオ記憶モジュール
手段からデータを読出しかつ前記選択信号が前記モジュ
ールは前記カラー記憶モジュールであると指示した場合
に第２の所定速度で前記ビデオ記憶モジュール手段から
データを読出し、前記選択信号により前記ビデオ記憶シ
ステムの動作のモード及び前記ビデオ記憶モジュール手
段から前記データが読出される速度を決定し、前記ビデ
オ記憶システムは、モノクロモニタを支持すべく構成さ
れたときに、前記モノクロ記憶モジュールを前記カラー
記憶モジュールと交換することによって単独でカラーモ
ニタを支持すべく更新されうることを特徴とするビデオ
記憶システム。
【請求項２】前記ビデオ記憶システムは、前記データ転
送手段によって出力されたデータを交換することによっ
てビデオ信号を発生するビデオ信号発生手段を更に備
え、前記ビデオ信号は、前記選択信号がモノクロ記憶モ
ジュールを指示した場合にはモノクロビデオ信号であ
り、前記選択信号がカラー記憶モジュールを指示した場
合にはカラービデオ信号であることを特徴とする請求項
１に記載のビデオ記憶システム。
【請求項３】ビデオ記憶システムであって、ビデオ画像
を表わすデータを記憶し、かつビデオ記憶モジュール手
段のモジュールがモノクロ記憶モジュールであるかカラ
ー記憶モジュールであるかを指示する選択信号を発生す
るビデオ記憶モジュール手段と、所定の画素クロック速
度で画素クロック信号を発生する画素クロック手段と、
前記ビデオ記憶モジュール手段及び前記画素クロック手
段に結合され、前記選択信号が前記モジュールは前記モ
ノクロ記憶モジュールであると指示した場合に第１の所
定速度でロードクロック信号を発生し、前記選択信号が
前記モジュールは前記カラー記憶モジュールであると指
示した場合に前記第１の所定速度の整数倍である第２の
所定速度でロードクロック信号を発生するロードクロッ
ク手段と、前記ビデオ記憶モジュール手段及び前記ロー
ドクロック手段に結合され、前記ロードクロック信号に
応答して前記ビデオ記憶モジュール手段からデータを受
取りかつ記憶し、更に前記画素クロック手段に結合さ
れ、前記画素クロック速度で前記データの複数のビット
を並列で出力するシフトレジスタ手段と、前記シフトレ
ジスタ手段に結合され、前記シフトレジスタ手段によっ
て並列で出力された前記データの複数のビットを受取り
かつ前記データの値に対応するビデオ信号を発生するビ
デオ信号発生手段とを備え、前記ビデオ信号発生手段
は、前記ビデオ記憶モジュール手段からの前記選択信号
が前記モジュールはモノクロ記憶モジュールであると指
示した場合には前記シフトレジスタから受取った前記デ
ータの並列ビットの一つだけに応答し、前記ビデオ記憶
モジュール手段の前記選択信号により前記ビデオ記憶シ
ステムの動作のモード及び前記データが前記ビデオ記憶
モジュール手段から前記シフトレジスタへロードされる
速度を決定し、前記ビデオ記憶システムは、モノクロモ
ニタを支持すべく構成されたときに、前記モノクロ記憶
モジュールを前記カラー記憶モジュールと交換すること
によって単独でカラーモニタを支持すべく更新されうる
ことを特徴とするビデオ記憶システム。
【請求項４】ビデオ記憶システムであって、ビデオデー
タを記憶しかつ記憶モジュール手段のモジュールがモノ
クロ記憶モジュールである場合に第１の所定値、該モジ
ュールがカラー記憶モジュールである場合に第２の所定
値を有する選択信号を発生するビデオ記憶モジュール手
段と、所定の画素クロック速度で画素クロック信号を発
生する画素クロック手段と、前記ビデオ記憶モジュール
手段及び前記画素クロック手段に結合され、前記選択信
号が前記モジュールは前記モノクロ記憶モジュールであ
ると指示した場合に第１の所定速度でロードクロック信
号を発生し、前記選択信号が前記モジュールは前記カラ
ー記憶モジュールであると指示した場合に第２の所定速
度でロードクロック信号を発生するロードクロック手段
と、前記ビデオ記憶モジュール手段及び前記ロードクロ
ック手段に結合され、前記ロードクロック信号に応答し
て前記ビデオ記憶モジュール手段からデータを受取りか
つ記憶し、更に前記画素クロック手段に結合され、前記
画素クロック速度で前記データの複数のビットを並列で
出力し、前記ビデオ記憶モジュール手段の前記選択信号
により前記データが前記ビデオ記憶モジュール手段から
ロードされる速度を決定するシフトレジスタ手段とを備
え、前記ビデオ記憶システムは、モノクロモニタを支持
すべく構成されたときに、前記モノクロ記憶モジュール
を前記カラー記憶モジュールと交換することによって単
独でカラーモニタを支持すべく更新されうることを特徴
とするビデオ記憶システム。
【請求項５】記憶モジュール及び該記憶モジュールに記
憶されており画素の配列としてビデオ画像を表わすデー
タを有するビデオ記憶システムの動作方法であって、記
憶モジュールがモノクロ記憶モジュールであるかカラー
記憶モジュールであるかを指示する選択信号を前記記憶
モジュールが発生し、所定のクロック速度でクロック信
号を発生し、前記記憶モジュールに記憶されたデータの
一部分を読出し、前記選択信号が前記ビデオ画像はモノ
クロ画像であることを指示した場合に第１の所定速度で
記憶モジュールに記憶されたデータを読出し、前記選択
信号が前記ビデオ画像はカラー画像であることを指示し
た場合は第２の所定速度で記憶されたデータを読出し、
前記クロック信号の各サイクル中に前記記憶されたビデ
オ画像の一つの画素についてデータを出力し、前記出力
されたデータを、前記選択信号がモノクロ記憶モジュー
ルである場合はモノクロビデオ信号であり前記選択信号
がカラー記憶モジュールである場合はカラービデオ信号
であるビデオ信号に変換し、前記選択信号により前記ビ
デオ記憶システムの動作のモード及び前記記憶モジュー
ルから前記データが読出される速度を決定する段階を具
備し、前記ビデオ記憶システムは、モノクロモニタを支
持すべく構成されたときに、前記モノクロ記憶モジュー
ルを前記カラー記憶モジュールと交換することによって
単独でカラーモニタを支持すべく更新されうることを特
徴とするビデオ記憶システムの動作方法。
【請求項６】記憶モジュール及び該記憶モジュールに記
憶されており画素の配列としてビデオ画像を表わすデー
タを有するビデオ記憶システムの動作方法であって、前
記記憶モジュールに記憶された前記ビデオ画像がモノク
ロ画像であるかカラー画像であるかを指示する選択信号
を前記記憶モジュールが発生し、所定のクロック速度で
クロック信号を発生し、前記記憶モジュールに記憶され
たデータの一部分を読出し、前記選択信号が前記ビデオ
画像はモノクロ画像であることを指示した場合に第１の
所定速度で記憶モジュールに記憶されたデータを読出
し、前記選択信号が前記ビデオ画像はカラー画像である
ことを指示した場合は第２の所定速度で記憶されたデー
タを読出し、前記クロック信号の各サイクル中に前記記
憶されたビデオ画像の一つの画素についてデータを出力
し、前記選択信号により前記ビデオ記憶システムの動作
モード及び前記記憶モジュールから前記データが読出さ
れる速度を決定する段階を具備し、前記ビデオ記憶シス
テムは、モノクロモニタを支持すべく構成されたとき
に、前記モノクロ記憶モジュールを前記カラー記憶モジ
ュールと交換することによって単独でカラーモニタを支
持すべく更新されることができ、前記モノクロ記憶モジ
ュールは、前記選択信号の第１の値を発生し、前記カラ
ー記憶モジュールは、前記選択信号の第２の値を発生
し、前記第１の値は、前記ビデオ画像がモノクロ画像で
あることを示し、前記第２の値は、前記ビデオ画像がカ
ラー画像であることを示すことを特徴とするビデオ記憶
システムの動作方法。