JPS6340971A - マルチプロセツサ画像処理装置 - Google Patents
マルチプロセツサ画像処理装置Info
- Publication number
- JPS6340971A JPS6340971A JP18486786A JP18486786A JPS6340971A JP S6340971 A JPS6340971 A JP S6340971A JP 18486786 A JP18486786 A JP 18486786A JP 18486786 A JP18486786 A JP 18486786A JP S6340971 A JPS6340971 A JP S6340971A
- Authority
- JP
- Japan
- Prior art keywords
- image
- bus
- processing
- image processing
- lic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 13
- 102100037064 Cytoplasmic dynein 2 light intermediate chain 1 Human genes 0.000 description 3
- 101000954716 Homo sapiens Cytoplasmic dynein 2 light intermediate chain 1 Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100037073 Cytoplasmic dynein 1 light intermediate chain 2 Human genes 0.000 description 1
- 101100277072 Homo sapiens DYNC1LI2 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ビットマツプデイスプレィ（メモリの１ビツ
トが画面の１ドツトに対応して表示されるもの）のシス
テムにおける画像処理装置に関し、特に画像処理速度の
改善に関する。
トが画面の１ドツトに対応して表示されるもの）のシス
テムにおける画像処理装置に関し、特に画像処理速度の
改善に関する。
（従来の技術）
従来よりビットマツプデイスプレィ方式の画像表示方式
はよく知られている。しかしながら、このビットマツプ
デイスプレィ方式では処理対象データが膨大なｍである
ため、単一のブロセツナによる処理ではかなり長い時間
がかかるという問題がある。その改善策として、次のよ
うな手法がある。
はよく知られている。しかしながら、このビットマツプ
デイスプレィ方式では処理対象データが膨大なｍである
ため、単一のブロセツナによる処理ではかなり長い時間
がかかるという問題がある。その改善策として、次のよ
うな手法がある。
■ホスト部と画像処理部とを別個のプロセッサで構成し
、負荷の軽減を図る。
、負荷の軽減を図る。
０画像処理専用に開発されたプロセッサにより、高速処
理化を図る。
理化を図る。
しかしながら、処理対采画像が高解像度あるいは広範囲
に及ぶような場合には、■、■の対策では、処理速度の
点で更に改善が必要であるという問題があった。
に及ぶような場合には、■、■の対策では、処理速度の
点で更に改善が必要であるという問題があった。
本発明の目的は、この様な問題点を解消し、画像処理プ
ロセッサをマルチ化することにより、ビットマツプディ
スプレイシステムにＪ３ける画像処理速度の向上を図り
ＩｒＪるマルチプロセッサ画像処理装置を提供すること
にある。
ロセッサをマルチ化することにより、ビットマツプディ
スプレイシステムにＪ３ける画像処理速度の向上を図り
ＩｒＪるマルチプロセッサ画像処理装置を提供すること
にある。
（問題点を解決するための手段）
この様な目的を達成するために本発明では、ビットマツ
プディスプレイシステムに利用される画像処理装置であ
って、 ホストＣＰＵと、バス接続を切換えるマルチプレクサと
、？！２数個の画像処理プロセッサと、この画像処理プ
ロセッサのバスへの出力許可を制御するバスアービター
と、処理対象の画像データを記憶した画像メモリと、処
理後の画像データを記憶するイメージメモリとを具備し
、前記ホストＣＰＵの制御により前記複数個の画像処理
プロセッサに前記処理対象の画像データを個別に与えて
処理動作を行なわせ、前記画像処理プロセッサがら出力
される処理後のデータは前記バスアービターの管理によ
り、前記複数間の画像処理プロセッサに共通接続された
１つのバス経由にて、前記イメージメモリに転送するよ
うに構成したことを特徴とする。
プディスプレイシステムに利用される画像処理装置であ
って、 ホストＣＰＵと、バス接続を切換えるマルチプレクサと
、？！２数個の画像処理プロセッサと、この画像処理プ
ロセッサのバスへの出力許可を制御するバスアービター
と、処理対象の画像データを記憶した画像メモリと、処
理後の画像データを記憶するイメージメモリとを具備し
、前記ホストＣＰＵの制御により前記複数個の画像処理
プロセッサに前記処理対象の画像データを個別に与えて
処理動作を行なわせ、前記画像処理プロセッサがら出力
される処理後のデータは前記バスアービターの管理によ
り、前記複数間の画像処理プロセッサに共通接続された
１つのバス経由にて、前記イメージメモリに転送するよ
うに構成したことを特徴とする。
（実施例）
以下図面を用いて本発明の詳細な説明する。第１図は本
発明に係る画像処理Ｍｆｌの一実施例を示ず要部構成図
である。図において、１はホスト側の中央処理袋Ｍ（Ｃ
ＰＵ）、２ないし４は画像処理専用のプロセッナ（ここ
では、ｌｏｇｉｃａｌ ｉｍａｇｅｃｏｎｔｒｏｌｌｅ
ｒ （ｌ ＩＣと略す）を使用〉である。このＬＩＧは
、バス１１を介してホストバス１３に接続され、最終的
にはホストｃｐｕｉに接続されている。５はキャラクタ
ジェネレータを格納したメモリで、通常リードオンリメ
モリ＜ＲＯＭ）が使用される。このメモリを以下ＣＧＲ
ＯＭと言う。
発明に係る画像処理Ｍｆｌの一実施例を示ず要部構成図
である。図において、１はホスト側の中央処理袋Ｍ（Ｃ
ＰＵ）、２ないし４は画像処理専用のプロセッナ（ここ
では、ｌｏｇｉｃａｌ ｉｍａｇｅｃｏｎｔｒｏｌｌｅ
ｒ （ｌ ＩＣと略す）を使用〉である。このＬＩＧは
、バス１１を介してホストバス１３に接続され、最終的
にはホストｃｐｕｉに接続されている。５はキャラクタ
ジェネレータを格納したメモリで、通常リードオンリメ
モリ＜ＲＯＭ）が使用される。このメモリを以下ＣＧＲ
ＯＭと言う。
６はイメージメモリ、７は前記各ＬＩＣに対する命令お
よびバラメークが摺込まれるメモリ（ＬＩＣプログラム
メモリ）である。８はバスアービター（Ｂｌ、Ｉｓ
ＡＲＢＩＴＥＲ）で、１つのバス９使用で３個のＬＩＣ
の内のいずれが一〇を任意にアクセスできるように管理
ないし決定を行なう機能を有する。１４はマルチプレフ
ナで、イメージバス１０を、ホスト側のバス１２と接続
するかあるいはＬＩＣ側のバス９と接続するかを選択切
換えするものである。その切換えは、ホストＣＰＵ１あ
るいはバスアービター８からの各バスリクエストＢＳＲ
Ｑにより制御される。
よびバラメークが摺込まれるメモリ（ＬＩＣプログラム
メモリ）である。８はバスアービター（Ｂｌ、Ｉｓ
ＡＲＢＩＴＥＲ）で、１つのバス９使用で３個のＬＩＣ
の内のいずれが一〇を任意にアクセスできるように管理
ないし決定を行なう機能を有する。１４はマルチプレフ
ナで、イメージバス１０を、ホスト側のバス１２と接続
するかあるいはＬＩＣ側のバス９と接続するかを選択切
換えするものである。その切換えは、ホストＣＰＵ１あ
るいはバスアービター８からの各バスリクエストＢＳＲ
Ｑにより制御される。
このような構成における動作を次に説明する。
本発明の装置では、ＣＧＲＯＭ５からの文字データを、
必要によっては拡大や縮小、回転等の処理を施し、これ
をイメージメモリｃ上にビットマツプすることを主な動
作とする。このような主たる動作について説明する。
必要によっては拡大や縮小、回転等の処理を施し、これ
をイメージメモリｃ上にビットマツプすることを主な動
作とする。このような主たる動作について説明する。
今例えば第２図（イ）に示すようなＣＧＲＯＭ５内の文
字、ｒＡＪ、ｒＢＪ、ｒＣＪ、Ｉ［Ｊ。
字、ｒＡＪ、ｒＢＪ、ｒＣＪ、Ｉ［Ｊ。
等を拡大して同図（ロ）に示すようにイメージメモリ６
上に転送する場合を例にとる。このとき、処理対象の分
散方法として、第１のＬＩＣ２にはＣＧＲＯＭにおける
文字開始アドレスａで始まるアドレスに格納されている
文字ｒＡＪの処理を、第２のＬＩＣ３には文字「Ｂ」
（文字開始アドレスｂ）の処理を、そして第３のＬＩＣ
４には文字「Ｃ」 （文字開始アドレスＣ）の処理を同
時に行なわせる。
上に転送する場合を例にとる。このとき、処理対象の分
散方法として、第１のＬＩＣ２にはＣＧＲＯＭにおける
文字開始アドレスａで始まるアドレスに格納されている
文字ｒＡＪの処理を、第２のＬＩＣ３には文字「Ｂ」
（文字開始アドレスｂ）の処理を、そして第３のＬＩＣ
４には文字「Ｃ」 （文字開始アドレスＣ）の処理を同
時に行なわせる。
なお、ホストＣＰＵＩは、各ＬＩＣ管理、およびＬｒＣ
の命令に必要なパラメータ（ＣＧＲＯＭの文字開始アド
レスａ、ｂ、ｃ等やイメージメモリ６の転送先はアドレ
スａ−，ｂ′、ｃ−等）の計算を行なう。ＬＩＣの管理
（実行、停止等）についてはバス１３．１１経由で行な
われ、ＬＩＣに対する命令およびパラメータについては
バス１３．１２，１０１！由でＬＩＣプログラムメモリ
７への書込みが行われる。なお、この場合ホストＣＰＵ
１はバスリクエスト（ＢＳＲＱ）をマルチプレクサ１４
に与え、バス１２とイメージバス１０とを接続させであ
る。
の命令に必要なパラメータ（ＣＧＲＯＭの文字開始アド
レスａ、ｂ、ｃ等やイメージメモリ６の転送先はアドレ
スａ−，ｂ′、ｃ−等）の計算を行なう。ＬＩＣの管理
（実行、停止等）についてはバス１３．１１経由で行な
われ、ＬＩＣに対する命令およびパラメータについては
バス１３．１２，１０１！由でＬＩＣプログラムメモリ
７への書込みが行われる。なお、この場合ホストＣＰＵ
１はバスリクエスト（ＢＳＲＱ）をマルチプレクサ１４
に与え、バス１２とイメージバス１０とを接続させであ
る。
各ＬＩＣは、ホストＣＰＵ１から実行命令が与えられる
と、ＬＩＣプログラムメモリ７に古込まれた処理命令を
読み取り、実行する。
と、ＬＩＣプログラムメモリ７に古込まれた処理命令を
読み取り、実行する。
さて、ＬＩＣでは、所定の処理が終了するとバスアービ
ター８にバスリクエスト信号（ＢＳＲＱ）を出力する。
ター８にバスリクエスト信号（ＢＳＲＱ）を出力する。
バスアービターは、他のＬＩＧがバスアクセスをしてい
ないことを確認するとバス使用許可の信号（ＢＳＡＶ）
を当該しＩＣに返ず。
ないことを確認するとバス使用許可の信号（ＢＳＡＶ）
を当該しＩＣに返ず。
ＬＩｃはバス使用許可がおりると処理後のデータをバス
９に出力する。このときすでに、バスアービター８によ
りマルチプレクサ１４にバスリクエスト（ＢＳＲＱ）が
与えられバスつとイメージバス１０とが接続されている
。したがってＬＩＣより出力されたデータはバス９およ
びイメージバス１０を経由してイメージメモリ６に格納
される。
９に出力する。このときすでに、バスアービター８によ
りマルチプレクサ１４にバスリクエスト（ＢＳＲＱ）が
与えられバスつとイメージバス１０とが接続されている
。したがってＬＩＣより出力されたデータはバス９およ
びイメージバス１０を経由してイメージメモリ６に格納
される。
３つのＬＩＣについて同様の動作が行われ、各文字ｒＡ
Ｊ、ｒＢＪ、ｒｃＪがイメージメモリ６の転送先開始ア
ドレスａ−，ｂ−、ｃ−のエリアにそれぞれ格納される
。
Ｊ、ｒＢＪ、ｒｃＪがイメージメモリ６の転送先開始ア
ドレスａ−，ｂ−、ｃ−のエリアにそれぞれ格納される
。
このようにして３つの文字の処理を終わると、次には、
第１のＬｒＣ２で文字「Ｄ」 （先頭アドレスｄ〉の処
理を、また第２のＬＩＣ３では文字ｒＥＪを、そして第
３の］〜Ｉ０４では文字１Ｆ」の処理をそれぞれ前記と
同様して行なう。
第１のＬｒＣ２で文字「Ｄ」 （先頭アドレスｄ〉の処
理を、また第２のＬＩＣ３では文字ｒＥＪを、そして第
３の］〜Ｉ０４では文字１Ｆ」の処理をそれぞれ前記と
同様して行なう。
このようにして各ｔｌｃで割当て文字を順次処理するこ
とにより、３つのＬｒＣ＠並列的に動作させ、３つの文
字を同時に処理することができる。
とにより、３つのＬｒＣ＠並列的に動作させ、３つの文
字を同時に処理することができる。
ただし、ＬＪＣは実施例のように３個に限定されるもの
ではない。
ではない。
なお、実施例では文字を対象としたが、本発明で処理で
きる画像は文字のみに止どよｔうず文字以外の各種の画
像を対象とすることができる。ただし、分散した各画像
処理プロセッサで取扱う画像データは、他の画像処理プ
ロセッサで取扱う画像データの影響を受けることなくそ
れぞれ中独に画像処理のできる画像データでなければな
らない。
きる画像は文字のみに止どよｔうず文字以外の各種の画
像を対象とすることができる。ただし、分散した各画像
処理プロセッサで取扱う画像データは、他の画像処理プ
ロセッサで取扱う画像データの影響を受けることなくそ
れぞれ中独に画像処理のできる画像データでなければな
らない。
（発明の効果）
よ
以上説明したように、本発明によれば、次沙モな効果を
生ずる。
生ずる。
画像処理プロセッサのマルチ化により、各プロセッサで
の処理負荷が軽減され、処理速度が向上する。ただし、
この場合各プロセッサはバスを共有しているためバスア
クセスは常に１つのプロセッサだけしか許されない。し
かし、拡大、縮小あるいは回転等の画像処理では全体の
処理ＦＲ間に対して内部処理時間の占める割合が大きい
ので、その間に他のプロセッサのバスアクセスが可能と
なり、マルチ化による処理の高速化を容易に図ることが
できる。
の処理負荷が軽減され、処理速度が向上する。ただし、
この場合各プロセッサはバスを共有しているためバスア
クセスは常に１つのプロセッサだけしか許されない。し
かし、拡大、縮小あるいは回転等の画像処理では全体の
処理ＦＲ間に対して内部処理時間の占める割合が大きい
ので、その間に他のプロセッサのバスアクセスが可能と
なり、マルチ化による処理の高速化を容易に図ることが
できる。
第１図は本発明に係る画像処理装置の一実施例を示す要
部構成図、第２図は動作説明のためのＣＧＲＯＭとイメ
ージメモリとのデータの関係を示す説明図である。 １・・・ホストＣＰＬＩ、２〜４・・・画像処理専用の
プロセッナ、５・・・ＣＧＲＯＭ、６・・・イメージメ
モリ７・・・ＬＩＧプログラムメモリ、８・・・バスア
ービター、９・・・バス、１０・・・イメージバス、１
１．１２・・・バス、１３・・・ホストバス、１４・・
・マルチプレクサ。
部構成図、第２図は動作説明のためのＣＧＲＯＭとイメ
ージメモリとのデータの関係を示す説明図である。 １・・・ホストＣＰＬＩ、２〜４・・・画像処理専用の
プロセッナ、５・・・ＣＧＲＯＭ、６・・・イメージメ
モリ７・・・ＬＩＧプログラムメモリ、８・・・バスア
ービター、９・・・バス、１０・・・イメージバス、１
１．１２・・・バス、１３・・・ホストバス、１４・・
・マルチプレクサ。
Claims (1)
- 【特許請求の範囲】 ビットマップディスプレイシステムに利用される画像処
理装置であつて、 ホストＣＰＵと、バス接続を切換えるマルチプレクサと
、複数個の画像処理プロセッサと、この画像処理プロセ
ッサのバスへの出力許可を制御するバスアービターと、
処理対象の画像データを記憶した画像メモリと、処理後
の画像データを記憶するイメージメモリとを具備し、前
記ホストＣＰＵの制御により前記複数個の画像処理プロ
セッサに前記処理対象の画像データを個別に与えて処理
動作を行なわせ、前記画像処理プロセッサから出力され
る処理後のデータは前記バスアービターの管理により、
前記複数個の画像処理プロセッサに共通接続された１つ
のバス経由にて、前記イメージメモリに転送するように
構成したことを特徴とするマルチプロセッサ画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18486786A JPS6340971A (ja) | 1986-08-06 | 1986-08-06 | マルチプロセツサ画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18486786A JPS6340971A (ja) | 1986-08-06 | 1986-08-06 | マルチプロセツサ画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340971A true JPS6340971A (ja) | 1988-02-22 |
Family
ID=16160699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18486786A Pending JPS6340971A (ja) | 1986-08-06 | 1986-08-06 | マルチプロセツサ画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340971A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514926A2 (en) * | 1991-05-23 | 1992-11-25 | Fujitsu Limited | A moving image processor |
| EP0634731A2 (en) * | 1993-06-17 | 1995-01-18 | Canon Kabushiki Kaisha | Output apparatus and method using plural data processing units |
| US5732164A (en) * | 1991-05-23 | 1998-03-24 | Fujitsu Limited | Parallel video processor apparatus |
-
1986
- 1986-08-06 JP JP18486786A patent/JPS6340971A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514926A2 (en) * | 1991-05-23 | 1992-11-25 | Fujitsu Limited | A moving image processor |
| EP0514926A3 (ja) * | 1991-05-23 | 1994-03-30 | Fujitsu Ltd | |
| US5732164A (en) * | 1991-05-23 | 1998-03-24 | Fujitsu Limited | Parallel video processor apparatus |
| EP0634731A2 (en) * | 1993-06-17 | 1995-01-18 | Canon Kabushiki Kaisha | Output apparatus and method using plural data processing units |
| EP0634731A3 (en) * | 1993-06-17 | 1995-10-25 | Canon Kk | Output method and apparatus using multiple data processing units. |
| US5742744A (en) * | 1993-06-17 | 1998-04-21 | Canon Kabushiki Kaisha | Output apparatus and method for establishing a using right for plural data processing units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038781B2 (ja) | メモリアクセス制御回路 | |
| EP0486239A2 (en) | Rasterization processor for a computer graphics system | |
| US7348986B2 (en) | Image rendering | |
| JPH0683970A (ja) | 三角形描画装置及び方法 | |
| US5291605A (en) | Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode | |
| JPH01318174A (ja) | 輪隔データをラスタデータに変換する方法及び装置 | |
| EP0163148A2 (en) | Data processing system with overlapping between CPU register to register data transfers and data transfers to and from main storage | |
| JPS6159527A (ja) | グラフイツクワ−クステ−シヨン | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPS6340971A (ja) | マルチプロセツサ画像処理装置 | |
| US5339394A (en) | I/O register protection circuit | |
| CA2055784C (en) | Hierarchical memory controller | |
| JP2755039B2 (ja) | レジスタ・アクセス制御方式 | |
| JPH091871A (ja) | 印刷装置および印刷装置の描画制御方法 | |
| JPS6334658A (ja) | 画像処理用ｄｍａコントロ−ラ | |
| EP0201261A2 (en) | Processor for performing logical operations on picture element data bytes | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPS61233869A (ja) | 画像処理装置 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPH0612054A (ja) | グラフィックディスプレイ装置の画面表示制御方法 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JP2003195847A (ja) | グラフィック処理装置 | |
| JPS6248871B2 (ja) | ||
| JPH07164677A (ja) | 文字発生装置 | |
| JPS60124767A (ja) | デ−タ処理装置 |