NL193622C - Halfgeleidergeheugeninrichting met redundant blok. - Google Patents

Description

1 193622

Halfgeleidergeheugeninrichting met redundant blok

De onderhavige uitvinding heeft betrekking op een halfgeleidergeheugeninrichting, omvattende een aantal normale blokken welke elk een aantal normale geheugencellen hebben die in matrixvorm van normale rijen 5 en kolommen zijn opgesteld, waarbij elke normale kolom een paar normale bitlijnen heeft waartussen normale geheugencellen die zijn opgesteld in respectieve normale kolommen, zijn aangebracht en waarmee deze zijn verbonden; een redundant blok met een aantal redundante geheugencellen in redundante rijen en kolommen, waarbij elke redundante kolom een paar redundante bitlijnen heeft waartussen redundante geheugencellen die zijn opgesteld in respectieve redundante kolommen, zijn aangebracht en waarmee deze 10 zijn verbonden; normale kolomdecodeermiddelen welke behoren bij respectieve genoemde normale blokken voor het kiezen van normale bitlijnparen die vrij zijn van defecten; en redundante kolomdecodeermiddelen voor het kiezen van redundante bitlijnparen welke overeenkomen met de respectieve defecte normale bitlijnparen.

Overeenkomstig de tendens van een hoge dichtheid van halfgeleidergeheugeninrichtingen worden 15 redundantietechnieken gebruikt om defecte normale geheugencellen te vervangen door redundante geheugencellen die vrij zijn van defecten teneinde de productopbrengst te verbeteren. Tegelijkertijd vereisen halfgeleidergeheugeninrichtingen met een hoge dichtheid een verdeling van geheugencellen in een aantal blokken die voorafbepaalde geheugencellen omvatten teneinde een werking met hoge snelheid en een laag stroomverbruik te bereiken. Aangezien geheugencellen in halfgeleidergeheugeninrichtingen relatief de 20 meeste defecten in kolommen hebben, zijn in het algemeen in de halfgeleidergeheugeninrichtingen reserve of redundante kolommen aangebracht waarin redundante geheugencellen behoren bij elk blok en er is gebruik gemaakt van een kolomredundantie-ontwerp waarin een normale kolom die een defecte normale geheugencel of cellen omvat wordt vervangen door een redundante kolom die redundante geheugencellen, die vrij zijn van defecten, in hetzelfde blok bezit.

25 Een dergelijke halfgeleidergeheugeninrichting is bekend uit de Franse octrooiaanvrage 2.603.129, welke een kolomredundantieketen beschrijft die wordt gebruikt voor een dynamisch willekeurig toegankelijk geheugen (DRAM). In een uitvoeringsvorm omvat de halfgeleidergeheugeninrichting een reservekolom-decodeerorgaan en een aantal normale kolomdecodeerorganen. Verder is een bufferketen aanwezig voor het selectief activeren van het reservekolomdecodeerorgaan en de normale kolomdecodeerorganen, 30 wanneer toegang wordt gezocht tot een defecte normale geheugencel.

De bekende techniek heeft het probleem dat de kolomredundantie teniet gedaan kan worden, wanneer het aantal defecte normale kolommen in een willekeurig blok groter is dan dat van de vervangbare redundante kolommen in hetzelfde blok. Bovendien leidt in een halfgeleidergeheugeninrichting met een aantal blokken het verhogen van het aantal vervangbare redundante kolommen per blok tot de vergroting 35 van de chipafmetingen van de inrichting, waardoor de productie-opbrengst wordt verminderd. Tijdens de lees- of schrijfbewerking voorzien halfgeleidergeheugeninrichtingen alle bitlijnparen in hetzelfde blok van een voorlading. Daardoor worden, aangezien gegevens uit een geheugencel in een redundante kolom worden gelezen of daarin worden geschreven, bitlijnparen die zijn verbonden met een defecte normale geheugencel, dat wil zeggen een defecte normale kolom in hetzelfde blok, voorzien van voorlading, waardoor 40 vermogensdissipatie plaatsvindt.

Het doel van de onderhavige uitvinding is een halfgeleidergeheugeninrichting te verschaffen, omvattende een aantal normale blokken die uitsluitend normale geheugencellen bevatten zonder een redundante geheugencel en een redundant blok dat uitsluitend redundante geheugencellen omvat.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeleidergeheugeninrichting 45 die niet alleen in staat is tot de vervanging van defecte kolommen in normale blokken door kolommen in het redundante blok maar tevens tot de vervanging van één van de normale blokken door het redundante blok.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeleidergeheugeninrichting die een kolomredundantie tot stand brengt en daarbij in staat is tot een verminderde vermogensopname.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeleidergeheugeninrichting 50 die de chipafmetingen bij een bepaalde kolomredundantie verkleint.

De bovenbeschreven doelen en andere voordelen worden bereikt, doordat de onderhavige uitvinding een halfgeleidergeheugeninrichting van de in de aanhef genoemde soort verschaft, met het kenmerk, dat genoemde redundante kolomdecodeermiddelen redundante bewerkingssignalen opwekken, dat genoemde halfgeleidergeheugeninrichting een redundante klokpulsgenerator omvat, welke een eerste stuursignaal 55 opwekt in reactie op genoemde redundante bewerkingssignalen, en een blokdecodeerorgaan dat eerste en tweede keuzesignalen opwekt in reactie op genoemd eerste stuursignaal en eerste adressignalen; en dat genoemde normale kolomdecodeermiddelen worden geblokkeerd in reactie op genoemde adressignalen en 193622 2 genoemde redundante bewerkingssignalen wanneer toegang wordt gezocht tot defecte normale bitlijnparen.

De onderhavige uitvinding wordt toegelicht aan de hand van de tekening, waarin: figuur 1 een blokschema is van een verbeterde halfgeleidergeheugeninrichting; 5 figuur 2 een ketenschema is van een redundant blok met redundante geheugencelmatrices van acht groepen en de randketens daarvan; figuur 3 een ketenschema is van een normaal blok met normale geheugencelmatrices van acht groepen en de randketens daarvan; figuur 4 een logisch ketenschema is van een hoofdklokpulsgenerator van figuur 1; 10 figuur 5 een logisch ketenschema is van een blokdecodeerorgaan van figuur 1; figuur 6 een logisch ketenschema is van een rijpredecodeerorgaan van figuur 1; figuren 7A en 7B logische ketenschema’s zijn van respectievelijk een normaal rijdecodeerorgaan en een redundant rijdecodeerorgaan van figuur 1; figuur 8 een logisch ketenschema is van een kolompredecodeerorgaan van figuur 1; 15 figuren 9A en 9B logische ketenschema’s zijn van respectievelijk een normaal kolomdecodeerorgaan en een redundant kolomdecodeerorgaan van figuur 1; figuur 10 een ketenschema is van een redundante programma-inrichting van figuur 9B; figuur 11 een logisch ketenschema is van een redundante klokpulsgenerator van figuur 1; en figuur 12 een tijdregelingsschema is voor het beschrijven van een leesbewerking in de halfgeleider-20 geheugeninrichting van figuur 1.

Figuur 1 toont een blokschema van een 1 -Mega-bit statische halfgeleider-geheugeninrichting (SRAM).

Figuur 2 is een ketenschema dat een redundant blok toont met redundante geheugencellen, een redundante voorladingsketen en redundante aftastversterkers en figuur 3 is een ketenschema dat een normaal 25 blok toont met normale geheugencellen, een normale voorladingsketen en normale aftastversterkers.

Onder verwijzing naar de voornoemde tekeningen is de 1-Mega-bit geheugenmatrix van SRAM verdeeld in een redundant blok RBL en 16 normale blokken NBL1 tot en met NBL16. Geheugencellen in de respectieve blokken zijn opgesteld in een matrixvorm van 512 rijen en 128 kolommen. In het redundante blok RBL zijn 512 redundante geheugencellen 2 in elk van dezelfde kolommen verbonden met en aange-30 bracht tussen een redundant bitlijnpaar RBL, RBL, en 128 redundante geheugencellen in dezelfde rijen zijn respectievelijk verbonden met redundante woord (of rij) lijnen RWL1 tot en met RWL512. Een redundante voorladingsketen RPC voor het voorladen en vereffenen van de redundante bitlijnparen bij keuze van het redundante blok RBL, is gekoppeld met de bovenste klemmen van de redundante bitlijnparen (RBL, RBL). Onderste klemmen van de redundante bitlijnparen zijn respectievelijk verbonden met redundante gegevens-35 bitlijnparen (RDB, RDB) via toegangspoorten 24 die zijn samengesteld uit toegangstransistoren 105 tot en met 108. Redundante gegevensbitlijnparen die respectievelijk verbonden zijn met 128 redundante bitlijnparen, zijn verdeeld in acht groepen die elk zestien redundante gegevensbitlijnparen hebben, en redundante gegevensbitlijnparen (RDB, RDB) in de respectieve groepen zijn respectievelijk verbonden met redundante aftastversterkers RSA1 tot en met RSA8 voor het aftasten van gegevens die zijn opgeslagen in een 40 gekozen redundante geheugencel in het redundante blok RBL tijdens een leesbewerking daarvan.

Elk van de normale blokken NBL1 tot en met NBL16 omvat normale geheugencellen 3, normale bitlijnparen (NBL, NBL) en normale rij- (of woord-)lijnen NWL1 tot en met NWL512 die op dezelfde wijze zijn verbonden en in dezelfde matrixbetrekking als die van het redundante blok RBL. Een normale voorladingsketen NPC voor het voorladen en vereffenen, bij keuze van één van de normale blokken, van normale 45 bitlijnparen (NBL, NBL) in het gekozen normale blok, is verbonden met de bovenste klemmen van normale bitlijnparen (NBL, NBL). Onderste klemmen van de normale bitlijnparen zijn verbonden met normale gegevensbitlijnparen (NDB, NDB) via normale toegangspoorten 26 die zijn samengesteld uit toegangstransistoren 115 tot en met 118, 128. Normale bitlijnparen in de respectieve normale blokken zijn verdeeld in acht groepen die elk zestien normale bitlijnparen hebben, en normale gegevensbitlijnparen in de 50 respectieve groepen zijn respectievelijk verbonden met normale aftastversterkers SA1 tot en met SA8 voor het aftasten van gegevens die zijn opgeslagen in een gekozen normale geheugencel in een gekozen normaal blok tijdens een leesbewerking daarvan.

Aan de linkerzijde van het redundante blok RBL is een redundant rijdecodeerorgaan RRD aangebracht voor het kiezen van één van de redundante rij- (of woord-)lijnen RWL1 tot en met RWL512, en normale 55 rijdecodeerorganen NRD1 tot en met NRD8 voor het kiezen van één van de normale rijlijnen NWL1 tot en met NWL 512 in het linker of rechter normale blok zijn respectievelijk gesitueerd tussen normale blokparen (NBL1, NBL2) tot en met (NBL15, NBL16). In het onderste gedeelte van het redundante blok RBL en 3 193622 normale blokken NRD1 tot en met NRD8 zijn respectievelijk een redundant kolomdecodeerorgaan RCD en normale kolomdecodeerorganen NCD1 tot en met NCD16 aangebracht voor het kiezen van één van de toegangspoorten 24 of 26 in de respectieve groepen in het bijbehorende blok.

Een buffer 10 is een conventionele keten voor het omzetten van externe signalen op TTL-niveau naar 5 interne signalen op CMOS-niveau. Het buffer 10 omvat een adresbuffer voor het omzetten van externe adressignalen XAO tot en met XA16 in interne adressignalen A0 tot en met A16 en hun complementen A0 tot en met A16, een chipkeuzebuffer voor het omzetten van een extern chipkeuzesignaal XCS in een intern chipkeuzesignaal CS en het complement CS daarvan en een schrijfvrijgavebuffer voor het omzetten van extern schrijfvrijgavesignaal XWE in intern schrijfvrijgavesignaal WE. De adressignalen A0 tot en met A3 10 zullen gebruikt worden als signalen voor het kiezen van één van de normale blokken, de adressignalen A4 tot en met A7 en A12 tot en met A16 als signalen voor het kiezen van één van de normale of redundante woordlijnen en de adressignalen A8 tot en met A11 als signalen voor het kiezen van één van de normale of redundante kolomlijnen.

Een overgangsdetecteerorgaan 12 wekt korte pulsen 0SPX op in reactie op de adressignalen A0 tot en 15 met A7, A12 tot en met A16, het chipkeuzesignaal CS en een derde redundant besturingssignaal 0rdbst van een redundante klokpulsgenerator 22 die hierna beschreven zal worden, en korte pulsen 0SPY in reactie op de adressignalen A8 tot en met A11 en het schrijfvrijgavesignaal WE. Het overgangsdetecteerorgaan 12 omvat adresovergangsdetecteerorganen voor het detecteren van een overgang in twee richtingen van logische toestanden, dat wil zeggen een overgang zowel van lage toestand naar hoge toestand als van 20 hoge toestand naar lage toestand, voor de respectieve adressignalen A0 tot en met A16; een redundant klokpulsovergangsdetecteerorgaan voor het detecteren van een overgang in twee richtlijnen van het derde redundante besturingssignaal 0rdbst; chipkeuze en schrijfvrijgave-overgangsdetecteerorganen voor het detecteren van een overgang in één richting van logische toestanden, dat wil zeggen een overgang van lage toestand naar hoge toestand, voor het respectieve chipkeuzesignaal CS en het schrijfvrijgavesignaal 25 WE; een eerste somgenerator voor het optellen van respectieve uitgangssignalen van de adresovergangsdetecteerorganen voor adressignalen A0 tot en met A7 en A12 tot en met A16, het redundante klokpuls-overgangsdetecteerorgaan en het chipkeuze-overgangsdetecteerorgaan; en een tweede somgenerator voor het optellen van respectieve uitgangssignalen van de adresovergangsdetecteerorganen voor adressignalen A8 tot en met A11 en het schrijfvrijgave-overgangsdetecteerorgaan. De overgangsdetecteerorganen en de 30 somgenerator zijn bekend op het vakgebied. Een signaalovergang van één van de adressignalen AO tot en met A7 en A12 tot en met A16, het derde redundante besturingssignaal Ordbst en het chipkeuzesignaal CS zet de puls 0SPX om in een korte puls in lage toestand. Op dezelfde wijze zet een signaalovergang van één van de adressignalen A8 tot en met A11 en het schrijfvrijgavesignaal WE de puls 0SPY om in een korte puls in lage toestand.

35 Een hoofdklokpulsgenerator 14 wekt de tijdsregelende klokpulssignalen 0BLM, 0EQM, 0PWL en 0SA op ter besturing van de werking van de SRAM-inrichting in reactie op de pulsen 0SPX en 0SPY. De klokpulssignalen 0BLM en 0EQM zijn signalen, respectievelijk voor het voorladen en vereffenen van normale of redundante bitlijnparen, het tijdsregelende klokpulssignaal 0PWL voor het vrijgeven van woordlijnen in de respectieve blokken, 0SA voor het activeren van aftastversterkers.

40 Figuur 4 toont een ketenschema van de hoofdklokpulsgenerator 14, omvattende pulsbreedte-vergrotende ketens 30, vertragingsketens 37, NAND-poorten 32 tot en met 34, NOR-poorten 35 en 36 en een AND-poort 38. De pulsbreedte-vergrotende keten 30 verbreedt de puls 0SPX of 0SPY met kleine pulsbreedte tot een voorafbepaalde pulsbreedte voor gebruik in het onderhavige systeem. Het voorladingsklokpulssignaal 0BLM wordt in een hoge toestand gebracht door de NAND-poort 32 die het schrijfvrijgavesignaal WE in lage 45 toestand invoert op een leestijdstip, en wordt in een hoge toestand gebracht op een schrijftijdstip in reactie op de puls 0SPX. Het vereffeningsklokpulssignaal 0EQM wordt in een hoge toestand gebracht op de puls 0SPX op een lees- of schrijftijdstip. Het woordlijnkeuzeklokpulssignaal 0PWL wordt in een hoge toestand gebracht via de NOR-poort 36 door het signaal WE in hoge toestand op een schrijftijdstip en wordt in een hoge toestand gebracht in reactie op de puls 0SPX of 0SPY op een schrijftijdstip. Het klokpulssignaal 0SA 50 dat de aftastversterker activeert, wordt in een hoge toestand gebracht op een leestijdstip in reactie op het signaal WE in hoge toestand en de puls 0SPX of 0SPY wordt in een lage toestand gebracht op een schrijftijdstip door de NAND-poort 34 die het signaal WË in lage toestand invoert.

Een blokdecodeerorgaan 18 decodeert blokkeuze-adressignalen AO tot en met A3 en hun complementen AO tot en met A3, en wekt daardoor normale blokpaarkeuzesignalen BP1 tot en met BP8 op voor het kiezen 55 van één van de normale blokparen (NBL1, NBL2) tot en met (NBL15, NBL16) en blokkeuzesignalen RLBS1 tot en met RLBS16 voor het kiezen van één van de normale blokken NBL1 tot en met NBL16. Het blokdecodeerorgaan 18 omvat middelen voor het opwekken van normale rij- en kolomdecodeerorgaankeu- 193622 4 zesignalen BS1 tot en met BS16 voor het blokkeren of selectief vrijgeven van de normale rij- en kolom-decodeerorganen NRD1 tot en met NRD8 en NCD1 tot en met NCD16 in reactie op een eerste redundant besturingssignaal 0CN van de redundante klokpulsgenerator 22 en de blokkeuzesignalen RLBS1 tot en met RLBS16, en middelen voor het leveren van normale voorladingsketen- en aftastversterkerkeuzesignalen 5 LBS1 tot en met LBS16 voor het blokkeren of selectief vrijgeven van normale voorladingsketens NPC en normale aftastversterkers SA1 tot en met SA8 in reactie op een tweede redundant besturingssignaal 0clbs, afkomstig van de redundante klokpulsgenerator 22 en de signalen RLBS1 tot en met RLBS16.

Figuur 5 toont een ketenschema van het blokdecodeerorgaan dat AND-poorten 40 en 44 omvat, alsmede NAND-poorten 41 en 45, en NOR-poort 42 en een vertragingsketen 43. De keuzesignalen BP1 tot en met 10 BP8 voor een normaal blokpaar worden opgewekt door het decoderen van de adressignalen A1 en A1 tot en met A3 en A3, afkomstig van het adresbuffer via AND-poorten 40. Blokken 46 bezitten alle dezelfde opbouw. De blokkeuzesignalen RLBS1 tot en met RLBS16 worden opgewekt door gedeelten met NAND-poorten 41 en NOR-poorten 42-1. De signalen RLBS1 tot en met RLBS16 worden uitgevoerd bij de respectieve NOR-poorten 42-1 na ontvangst van adressignalen en het chipkeuzesignaal CS in een lage 15 toestand. Gedeelten met de vertragingsketens 43, de NAND-poorten 45 en de NOR-poort 42-2 in de respectieve blokken 46 wekken respectievelijk de signalen BS1 tot en met BS16 op in reactie op de signalen RLBS1 tot en met RLBS16 en 0cn. AND-poorten 44 in de blokken 46 wekken respectievelijk de signalen LBS1 tot en met LBS16 op in reactie op de signalen RLBS1 tot en met RLBS16. Wanneer het chipkeuzesignaal XCS en invoeradressignalen worden toegevoerd, brengen NAND-poorten 41 en NOR-20 poorten 42-1 één van de blokkeuzesignalen RLBS1 tot en met RLBS16 die worden toegevoerd aan een redundant kolomdecodeerorgaan RCD in een hoge toestand. Indien genoemde adressignalen bestemd zijn om een defectieve normale geheugencel aan te duiden, gaan de klokpulssignalen 0rdbst en 0clbs van de redundante klokpulsgenerator 22 op dit moment over in respectievelijk een hoge toestand en een lage toestand zoals hierna beschreven zal worden, en daarna gaan alle signalen BS1 tot en met BS16 en LBS1 25 tot en met LBS16 over naar een lage toestand voor het blokkeren van alle normale rij- en kolomdecodeer-organen en normale aftastversterkers. Anderzijds gaan de kloksignalen 0rdbst en 0clbs over in respectievelijk een lage toestand en een hoge toestand, indien adressignalen bestemd zijn om een normale geheugencel die vrij is van defecten, te adresseren, en daarna verschaffen NOR-poorten 42-2 signalen BS1 tot en met BS16 die een normaal rij- en kolomdecodeerorgaan dat behoort bij een gekozen normaal blok dat 30 overeenkomt met de normale geheugencel die wordt geadresseerd door de adressignalen, vrijgeven en AND-poorten 44 verschaffen signalen LBS1 tot en met LBS16 die een normale voorladingsketen en normale aftastversterkers die behoren bij het gekozen normale blok, vrijgeven.

Een rijpredecodeerorgaan 16 predecodeert de rijadressignalen (A4, A4) tot en met (A7, A7) en (A12, A12) tot en met (A16, A16) afkomstig van het adresbuffer onder besturing van de signalen BP1 tot en met 35 BP8 en BS1 tot en met BS16, het woordlijnkeuzeklokpulssignaal 0PWL, het chipkeuzesignaal CS, het derde redundante besturingssignaal 0rdbst en een vierde redundant besturingssignaal 0cr, en wekt normale rijpredecoderingssignalen RPB en BE en redundante rijpredecoderingssignalen RPS en RPE op.

Figuur 6 toont een ketenschema van het rijpredecodeerorgaan 16 waarin voor dezelfde elementen of onderdelen dezelfde verwijzingscijfers gebruikt worden als hiervoor. Verwijzingscijfer 52 stelt een AND-poort 40 voor en verwijzingscijfers 53 en 54 respectievelijk een vertragingsketen en een NAND-poort. De signalen RPB stellen signalen RPBiAj, RPBiBj, RPBiCj en RPBiDj voor, de signalen BE signalen BiEO en BiE1, de signalen RPS signalen RPSAj, RPSBj, RPSCj en RPSDj, en de signalen RPE signalen RPEO en RPE1, waarin i een geheel getal van 1 tot en met 8, j een geheel getal is van 1 tot en met 4 en k een geheel getal is van 1 tot en met 16. De signalen RPB afkomstig van NAND-poorten 54-1 zijn predecoderingssignalen 45 voor het kiezen van normale woordlijnen in één van de normale blokparen. Voor het kiezen van normale woordlijnen in het eerste normale blokpaar (NBL1, NBL2) worden bijvoorbeeld signalen RPB1A1 tot en met RPB1A4, RPB1B1 tot en met RPB1B4, RPB1C1 tot en met RPB1C4 en RPB1D1 tot en met RPB1D4 toegevoerd aan het normale rijdecodeerorgaan NRD1. De signalen BE afkomstig van AND-poorten 52-1 zijn predecoderingssignalen voor het kiezen van één van de normale woordlijnen. Indien echter een 50 defectieve normale geheugencel aangewezen zou worden door invoeradressignalen, gaan alle signalen BE naar de lage toestand door signalen BS1 tot en met BS16 die alle in lage toestand zijn, waardoor alle normale decodeerorganen NRD1 tot en met NRD8 geblokkeerd worden. Indien anderzijds een normale geheugencel, vrij van defecten, in het i-de normale blok NBLi aangewezen zou worden door invoeradressignalen, gaat één van de normale woordlijnkeuzesignalen BiEO en BiE1 naar een hoge toestand door de 55 signalen 0PWI, CS en BSi die alle in hoge toestand zijn. De signalen RPS afkomstig van NAND-poorten 54-2 zijn gekoppeld met het redundante rijdecodeerorgaan RRD teneinde onder besturing van het signaal 0rdbst een paar redundante woordlijnen te kiezen, welk laatstgenoemd signaal naar een hoge toestand 5 193622 gaat tijdens een vervangingsbewerking van een redundante kolom, en de signalen RPE afkomstig van AND-poorten 52-2 worden gekoppeld met het redundante rijdecodeerorgaan RRD teneinde één redundante woordlijn van het gekozen redundante woordlijnpaar te kiezen. Indien een normale geheugencel die wordt aangewezen door invoeradressignalen niet defectief zou zijn, gaan de signalen RPS en RPE alle naar een 5 hoge toestand met signalen Ordbst en 0cr in lage toestand, waardoor het redundante rijdecodeerorgaan RRD geblokkeerd wordt.

Figuur 7A is een ketenschema van een basisdecodeerorgaan dat wordt gebruikt in de respectieve normale rijdecodeerorganen NRD1 tot en met NRD8. Elk van de normale rijdecodeerorganen heeft 256 decodeerorganen. Het decodeerorgaan 60 is samengesteld uit een NOR-poort 70 en AND-poorten 72 tot en 10 met 75. Wanneer het decodeerorgaan 60 wordt gebruikt in het normale rijdecodeerorgaan NRD3, worden ingangsklemmen 61 tot en met 64 van de NOR-poort 70 respectievelijk verbonden met één van de signalen RPB3A1 tot en met RPB3A4, één van de signalen RPB3B1 tot en met RPB3B4, één van de signalen RPB3C1 tot en met RPB3C4 en één van de signalen RPB3D1 tot en met RPB3D4. Wanneer deze ingangssignalen alle in de lage toestand zijn, kunnen normale woordlijnparen (NWLL, NWLL+1) in het 15 normale blok NBL5 en normale woordlijnparen (NWLR, NWLR+1) in het normale blok NBL6 gekozen worden. Tezelfdertijd worden andere ingangsklemmen 65 en 66 van AND-poorten 72 en 73 gekoppeld met signalen B5E0 respectievelijk B5E1 en andere ingangsklemmen 67 en 68 van AND-poorten 74 en 75 worden gekoppeld met signalen B6E0 respectievelijk B6E1, waardoor één normale woordlijn van het normale woordlijnpaar in één blok van de normale blokken NBL5 en NBL6 gekozen wordt.

20 Figuur 7B is een ketenschema van een basisdecodeerorgaan 80 dat wordt gebruikt in het redundante rijdecodeerorgaan RD dat is samengesteld uit een NOR-poort 85 en AND-poorten 88 en 89. Het redundante rijdecodeerorgaan RRD heeft 256 decodeerorganen. Ingangsklemmen 81 tot en met 84 van de NOR-poort 85 zijn respectievelijk gekoppeld met één van RPSA1 tot en met RPSA4, één van RPSB1 tot en met RPSB4, één van RPSC1 tot en met RPSC4 en één van RPSD1 tot en met RPSD4, en de uitgang daarvan 25 is gekoppeld met één ingangsklem van elk van de AND-poorten 88 en 89. Ingangsklemmen 86 en 87 van AND-poorten 88 en 89 ontvangen respectievelijk de signalen RPE0 en RPE1 afkomstig van AND-poorten 52-2 in figuur 6. Aangezien het signaal 0cr naar een hoge toestand gaat en daarna één van de signalen ΡΕ0 en PE1 naar een hoge toestand gaat tijdens de vervangingsbewerking van de redundante kolom, kan één van de redundante woordlijnen RWLR en RWLR+1 gekozen worden met het uitgangssignaal van de 30 NOR-poort 85. Anderzijds zou, aangezien de signalen RPE0 en RPE1 alle in lage toestand zijn, in een normale werkingsmodus waarbij het redundante blok niet gekozen wordt, het redundante rijdecodeerorgaan RRD geen redundante woordlijnen kunnen kiezen.

Een kolompredecodeerorgaan 20 predecodeert de kolomadressignalen (A8, A8) tot en met (Al 1, A11) afkomstig van het adresbuffer, en wekt daarbij redundante kolompredecoderingssignalen RG0, RG1 en RFO 35 tot en met RF7 op, die worden toegevoerd aan het redundante kolomdecodeerorgaan RCD en normale kolompredecoderingssignalen GO, G1 en F0 tot en met F7, die worden geleverd aan de normale kolom-decodeerorganen NCD1 tot en met NCD16.

Onder verwijzing naar figuur 8 wekt het kolompredecodeerorgaan 20 de signalen RFO tot en met RF7 en FO tot en met F7 op door het decoderen van de kolomadressignalen A8, A9 en A11 en hun complementen, 40 en wekt de signalen RG0, RG1, GO en G1 met het adressignaal A10 en het complement daarvan op. In de tekening hebben dezelfde verwijzingscijfers betrekking op dezelfde elementen of onderdelen als hiervoor beschreven. Verwijzingscijfers 123 tot en met 126 geven respectievelijk een AND-poort, vertragingsketen, NAND-poort en een invertor weer.

In figuur 9A wordt het decodeerorgaan NCDi, voor een normale kolom, dat behoort bij het i-de normale 45 blok NBLi, getoond, welk decodeerorgaan is samengesteld uit NAND-poort 131 en NOR-poorten 132. Het decodeerorgaan NCDi voor een normale kolom wordt geactiveerd of vrijgegeven door het keuzesignaal BSi voor een normaal rij- en kolomdecodeerorgaan en brengt één van de keuzesignalen Y1 tot en met Y16 voor een normale kolom in een hoge toestand met de predecoderingssignalen GO, G1 en F0 tot en met F7 voor een normale kolom. Figuur 3 toont, dat de signalen Y1 tot en met Y16 zijn gekoppeld met respectieve 50 poorten van toegangstransistoren 115 en 116 die zijn aangebracht tussen en verbonden met normale bitlijnparen (NBL, NBL) en normale gegevensbitlijnparen {NDB, NDB) in elke van acht groepen in het normale blok NBLi.

Het redundante kolomdecodeerorgaan RCD decodeert, wanneer het geprogrammeerd is om defectieve normale kolommen te vervangen door redundante kolommen, de predecoderingssignalen RFO tot en met 55 RF7, RG0 en RG1 voor een redundante kolom, afkomstig van het kolompredecodeerorgaan 20 en de blokkeuzesignalen RLBS1 tot en met RLBS16, afkomstig van het blokdecodeerorgaan 18, voor het opwekken van keuzesignalen Yr1 tot en met Yr16 voor een redundante kolom, voor het kiezen van 193622 6 redundante kolommen in het redundante blok RBL en redundante bewerkingssignalen FCRD1 tot en met FCRD16 die worden toegevoerd aan de redundante klokpulsgenerator 22. De keuzesignalen Yr1 tot en met Yr16 voor een redundante kolom worden gekoppeld met respectieve poorten van toegangstransistoren 105 en 106 waarvan de afvoeren zijn verbonden met de respectieve redundante bitlijnparen (RBL, RBL) in elk 5 van de acht groepen redundante geheugen matrices, zoals getoond in figuur 2.

Figuur 9B toont een logisch ketenschema van het redundante kolomdecodeerorgaan RCD. In de figuur duiden verwijzingscijfers 140-1 tot en met 140-16 redundante kolomprogrammeerinrichtingen aan voor het programmeren van het vervangen van één gekozen defectief normaal blok of normale kolommen die overeenkomen met defectieve normale geheugencellen in normale blokken. De redundante kolom-10 programmeerinrichtingen 140-1 tot en met 140-16 wekken de redundante bewerkingssignalen FCRD1 tot en met FCRD16 op via uitgangslijnen 145 en leveren keuzesignalen Yr1 tot en met Yr16 voor een redundante kolom via vertragingsketens 142 en NOR-poorten 143. De kolomprogrammeerinrichtingen 140-1 tot en met 140-16 hebben elk dezelfde opbouw als redundante kolomprogrammeerinrichting 140 die wordt getoond in figuur 10. De redundante kolomprogrammeerinrichting 140 is samengesteld uit een p-kanaal 15 MOSFET transistor 152, n-kanaal MOSFET transistoren 153, zekeringen FX, FY, FLBS1 tot en met FLBS16, FF0 tot en met FF7, FG0, FG1 en FL1 tot en met FL3 van polykristallijn silicium, en een NAND-poort 154. Verwijzingscijfer 154 duidt een uitgangslijn van de NAND-poort 154 aan. De blokkeuzesignalen RLBS1 tot en met RLBS16 en de keuzesignalen RF0 tot en met RF7, RG0 en RG1 voor een redundante kolom zijn respectievelijk verbonden met één einde van klemmen van zekeringen FLBS1 tot en met 20 FLBS16, FF0 tot en met FF7, FG0 en FG1 via afvoer-bronpaden van de transistoren 153. De andere eindklemmen van zekeringen FLBS1 tot en met FLBS16 zijn gezamenlijk verbonden met een eerste ingangslijn 155. Op dezelfde wijze zijn de andere eindklemmen van de zekeringen FF0 tot en met FF7 en de zekeringen FG0 en FG1 gemeenschappelijk verbonden met een tweede ingangslijn 156 en een derde ingangslijn 157 van de NAND-poort 154. De zekeringen FL1 tot en met FL3 zijn respectievelijk aangebracht 25 tussen en verbonden met de eerste, tweede en derde ingangslijnen 155 tot en met 157 en de referentie-potentiaal Vss (aardpotentiaal). De poorten van de transistoren 153 zijn verbonden met een gemeenschappelijke poortlijn 158 die is verbonden met de afvoer van de transistor 152. De bron van transistor 152 is gekoppeld met de voedingsbron potentiaal Vcc en de zekering FY is aangebracht tussen en verbonden met de afvoer van transistor 152 en de referentiepotentiaal Vss. De poort van transistor 152 is verbonden met 30 het verbindingsknooppunt van een weerstand 151 en de zekering Fx die in serie is verbonden tussen de voedingsbronpotentiaal Vcc en de referentiepotentiaal Vss.

Indien het resultaat van een test na de vervaardiging van een SRAM-inrichting is, dat geen van de normale geheugencellen in de normale blokken NBL1 tot en met NBL16 defectief zijn, wordt er geen enkele zekering in de redundante kolomprogrammeerinrichtingen 140-1 tot en met 140-16 opgeblazen of 35 doorgesneden door een laserstraal. Daarna worden alle transistoren 153 in de respectieve programmeerinrichtingen uitgeschakeld. Aangezien alle ingangssignalen van de NAND-poort 154 in lage toestand blijven via zekeringen FL1 tot en met FL3, blijven alle uitgangslijnen 145 van de programmeerinrichtingen 140-1 tot en met 140-16 in hoge toestand. Daardoor zijn de redundante bewerkingssignalen FCRD1 tot en met FCRD16 alle in hoge toestand en de keuzesignalen Yr1 tot en met Yr16 voor een redundante kolom zijn 40 alle in een lage toestand om geen redundante kolommen te kiezen. Indien daarentegen bepaald wordt dat normale geheugencellen defectief zijn, zal de programmering voor het vervangen van de defectieve normale geheugencellen door redundante geheugencellen uitgevoerd worden. Het programmeren kan uitgevoerd worden door het opblazen van voorafbepaalde zekeringen in de redundante kolomprogrammeerinrichtingen 140-1 tot en met 140-16. De onderhavige inrichting kan de vervanging uitvoeren van zowel één van de 45 normale blokken NBL1 tot en met NBL16 door het redundante blok RBL, als van normale kolommen die defectieve normale geheugencellen in de normale blokken bevatten door redundante kolommen in het redundante blok. Wanneer alle defectieve geheugencellen beperkt zouden zijn tot slechts één normaal blok, kan de vervanging van dit normale blok door het redundante blok RBL bereikt worden door het opblazen van hoofdzekeringen FX, FY en FL1 tot en met FL3 in de programmeerinrichtingen 140-1 tot en met 50 140-16 voor een redundante kolom, en het opblazen van kolomkeuzezekeringen voor het opwekken van keuzesignalen Yr1 tot en met ΥΠ6 voor een redundante kolom. Voor het vervangen van het normale blok NBL1 door het redundante blok RBL worden bijvoorbeeld hoofdzekeringen FX, FY en FL1 tot en met FL3 de blokkeuzezekeringen FLBS2 tot en met FLBS16 in de respectieve redundante kolomprogrammeerinrichtingen opgeblazen door de laserstraal. Terzelfdertijd worden gekozen zekeringen van kolomkeuze-55 zekeringen FF0 tot en met FF7, FG0 en FG1 in de respectieve redundante kolomprogrammeerinrichtingen opgeblazen. Dit wil zeggen, dat het keuzeprogramma voor een redundante kolom op een zodanige wijze wordt uitgevoerd dat kolomkeuzezekeringen FF1 tot en met FF7 en FG1 in de programmeerinrichting 140-1 7 193622 worden opgeblazen voor het opwekken van het keuzesignaal Yr1 voor een redundante kolom, welk signaal overeenkomt met het keuzesignaal Y1 voor een normale kolom, en daarna worden zekeringen FF1 tot en met FF7 en FGO in de programmeerinrichting 140-2 opgeblazen voor het opwekken van het signaal Yr2 dat overeenkomt met het signaal Y2, enzovoort.

5 Nu zal het programmeren voor het vervangen van normale kolommen die defectieve geheugencellen in normale blokken bevatten, besproken worden. Voor de eenvoud van de bespreking zal de vervanging van de eerste normale kolom in het eerste normale blok NBL1 en de zestiende normale kolom in het tweede normale blok NBL2 besproken worden. Voor het vervangen van de eerste normale kolom in het normale blok NBL1 worden hoofdzekeringen FX, FY en FL1 tot en met FL3, blokkeuzezekeringen FLBS2 tot en met 10 FLBS16 en kolomkeuzezekeringen FF1 tot en met FF7 en FG1 in de programmeerinrichting 140-1 gesmolten door de laserstraal en voor het vervangen van de zestiende normale kolom in het normale blok NBL2 worden hoofdzekeringen FX, FY en FL1 tot en met FL3, blokkeuzezekeringen FLBS1 en FLBS3 tot en met FLBS15 en kolomkeuzezekeringen FFO tot en met FF6 en FGO gesmolten. Het opblazen van zekeringen vindt niet plaats in de resterende programmeerinrichtingen 140-3 tot en met 140-16. Als 15 adressignalen die de eerste normale kolom in het normale blok NBL1 kiezen, ingevoerd worden, gaat de uitgangslijn 145 van de programmeerinrichting 140-1 daardoor naar een lage toestand en uitgangslijnen 145 van de programmeerinrichtingen 140-2 tot en met 140-16 gaan alle naar een hoge toestand, waardoor het keuzesignaal Yr1 voor een redundante kolom wordt gebracht naar een hoge toestand en de signalen Yr2 tot en met Yr16 naar een lage toestand. Derhalve kan het kolomredundantie-ontwerp van deze 20 uitvoeringsvorm tot een maximum van zestien normale kolommen vervangen.

Figuur 11 toont een logisch ketenschema van de redundante klokpulsgenerator 22 die middelen 160 omvat voor het optellen van redundante bewerkingssignalen FCRD1 tot en met FCRD16, afkomstig van het redundante kolomdecodeerorgaan RCD voor het opwekken van een redundant besturingssignaal en een tijdsregelingsketen 161 voor het besturen van de tijdsregeling van het redundante besturingssignaal.

25 Verwijzingscijfers 162 stellen vertragingsketens voor. Bij de normale werking die de vervanging van defectieve normale kolommen niet uitvoert, aangezien de uitgangssignalen FCRD1 tot en met FCRD16 van het redundante kolomdecodeerorgaan RCD alle in een hoge toestand zijn, blijft de uitgangslijn van de sommiddelen 160 in een lage toestand, waardoor het tweede redundante besturingssignaal 0clbs in een hoge toestand wordt gehouden en de eerste, derde en vierde redundante besturingssignalen 0cn, 0rdbst 30 en 0cr in een lage toestand. Daarentegen gaat bij de kolom-vervangende bewerking de uitgangslijn 163 van de sommiddelen 160 naar een hoge toestand, aangezien één van de signalen FCRD1 tot en met FCRD16 naar een lage toestand gaat, en brengt daardoor de eerste, derde en vierde redundante besturingssignalen 0cn, 0rdbst en 0cr naar een hoge toestand en het tweede redundante besturingssignaal 0clbs naar een lage toestand.

35 Hieronder zal een leesbewerking van de blokkolomredundantie beschreven worden. Voor het gemak van uitleg zal, nadat een normale geheugencel die vrij is van defecten in het eerste normale blok NBL1 gelezen is, het lezen van een defectieve normale geheugencel in het eerste normale blok NBL1 beschreven worden onder verwijzing naar het tijdsregelingsdiagram van figuur 12. Er zal aangenomen worden dat het programmeren voor het vervangen van de defectieve normale geheugencel reeds uitgevoerd is.

40 Het chipkeuzesignaal CS en het schrijfvrijgavesignaal WE, afkomstig van het buffer 10 zijn in lage toestand tijdens de leesbewerking. Het kolompredecodeerorgaan 20 levert predecodeersignalen RG0, RG1 en RFO tot en met RF7 voor een redundante kolom in reactie op adressignalen (A8, A8) tot en met (A11, A11), afkomstig van het buffer 10. Anderzijds zijn, wanneer de normale geheugencel die vrij is van defecten in het normale blok NBL1 wordt uitgelezen, het tweede redundante besturingssignaal 0cbls en de eerste, 45 derde en vierde redundante besturingssignalen 0cn, 0rdbst en 0cr respectievelijk in een hoge toestand en een lage toestand. Het blokdecodeerorgaan 18 verschaft blokkeuzesignalen RLBS1 tot en met RLBS16 in reactie op adressignalen (A0, AÖ) tot en met (A3, A3), afkomstig van het adresbuffer. Daarna detecteert het redundante kolomdecodeerorgaan RCD dat invoeradressignalen de defectieve normale geheugencel adresseren in reactie op de signalen RG0, RG1, RFO tot en met RF7 en RLBS1 tot en met RLBS16, en 50 brengt één van de redundante bewerkingspulssignalen FCRD1 tot en met FCRD16, dat wil zeggen het uitgangssignaal van één programmeerinrichting die is geprogrammeerd voor het vervangen van de defectieve normale kolom, in een lage toestand. Daardoor zorgt de redundante klokpulsgenerator 22 ervoor, dat het tweede redundante besturingssignaal 0clbs en de eerste, derde en vierde redundante besturingssignalen 0cn, 0rdbst en 0cr worden gebracht naar een lage toestand, respectievelijk hoge toestand.

55 Anderzijds blijft het voorladingsklokpulssignaal 0BLM in de hoge toestand bij de lage toestand van WE, en het vereffeningsklokpulssignaal 0EQM, het woordlijnkeuzeklokpulssignaal 0PWL en de aftastversterker stellen klokpulssignaal 0SA respectievelijk in staat tijdsregelingssignalen op te nemen die worden weerge-

Claims (5)

193622 8 geven door verwijzingscijfers 200, 202 en 204 in reactie op veranderingen van adressignalen A0 tot en met A16 en het derde redundante besturingssignaal 0rdbst. Het tweede redundante besturingssignaal 0clbs in lage toestand brengt alle signalen LBS1 tot en met LBS16 van het blokdecodeerorgaan 18 in lage toestand, en het eerste redundante besturingssignaal 0cn in de hoge toestand brengt alle signalen BS1 tot en met 5 BS16, afkomstig van het blokdecodeerorgaan 18, in lage toestand. De lage toestand van de signalen LBS1 tot en met LBS16 veroorzaakt een blokkering van alle normale vooladingsketens NPC, normale aftast-versterkers SA1 tot en met SA8 en normale kolomdecodeerorganen NCD1 tot en met NCD16 die behoren bij normale blokken NBL1 tot en met NBL16. Het rijpredecodeerorgaan 16 levert de signalen BE in lage toestand in reactie op de signalen BS1 tot en met BS16 in de lage toestand, waardoor alle normale 10 rijdecodeerorganen NRD1 tot en met NRD8 geblokkeerd worden. Het rijpredecodeerorgaan 16 wekt echter keuzesignalen RPS en RPE voor een redundante rij op in reactie op het klokpulssignaal 0PWL in de hoge toestand, de signalen BP1 tot en met BP8, afkomstig van het blokdecodeerorgaan 18, adressignalen (A4, A4) tot en met (A7, A7) en (A12, A12) tot en met (A16, A16) en de redundante besturingssignalen 0rdbst en 0cr, waardoor één gekozen redundante rijlijn wordt geactiveerd naar een hoge toestand. De redundante 15 voorladingsketen RPC en de redundante aftastversterkers RSA1 tot en met RSA8 worden tevens geactiveerd of vrijgegeven door het derde redundante besturingssignaal 0rdbst in de hoge toestand. Daardoor kunnen gegevens gelezen worden uit de redundante kolom die is gekozen door het redundante kolom-decodeerorgaan RCD. Zoals boven beschreven leidt het tijdens de leesbewerking van de gekozen geheugencel in het 20 redundante blok blokkeren van alle normale voorladingsketens, normale aftastversterkers en normale rij- en kolomdecodeerorganen tot het voorkomen van vermogensdissipatie. Nadat de gekozen geheugencel in het redundante blok is gelezen, brengt het lezen van de gekozen geheugencel in het normale blok alle uitgangssignalen FCRD1 tot en met FCRD16 van het redundante kolomdecodeerorgaan RCD in hoge toestand. Daardoor gaat het besturingssignaal 0clbs naar een hoge 25 toestand en gaan besturingssignalen 0cn, 0rdbst en 0cr naar een lage toestand, waardoor de redundante voorladingsketen RPC geblokkeerd wordt, alsmede de redundante aftastversterkers RSA1 tot en met RSA8 en het redundante rijdecodeerorgaan RRD. Aangezien tijdens een schrijf bewerking de besturingsbewerking van klokpulssignalen 0cn, 0clbs, 0cr en 0rdbst, afkomstig van de redundante klokpulsgenerator en uitgangssignalen, afkomstig van het blok-30 decodeerorgaan voor het voorkomen van vermogensdissipatie op dezelfde wijze verloopt als die bij de leesbewerking, zal geen andere uitleg worden gegeven. Aangezien de onderhavige uitvinding een afzonderlijk redundant blok onderbrengt in de halfgeleider-geheugeninrichting die een aantal geheugenmatrixblokken omvat, en bovendien voorladingsketens, aftastversterkers en rij- en kolomdecodeerorganen die zijn gekoppeld met de respectieve blokken vrijgeeft of 35 blokkeert met het redundante besturingsklokpulssignaal, heeft dit het voordeel van het verlagen van de vermogensopname. 40

1. Halfgeleidergeheugeninrichting, omvattende: een aantal normale blokken welke elk een aantal normale geheugencellen hebben die in matrixvorm van normale rijen en kolommen zijn opgesteld, waarbij elke normale kolom een paar normale bitlijnen heeft waartussen normale geheugencellen die zijn opgesteld in respectieve normale kolommen, zijn aange-45 bracht en waarmee deze zijn verbonden; een redundant blok met een aantal redundante geheugencellen in redundante rijen en kolommen, waarbij elke redundante kolom een paar redundante bitlijnen heeft waartussen redundante geheugencellen die zijn opgesteld in respectieve redundante kolommen, zijn aangebracht en waarmee deze zijn verbonden; 50 normale kolomdecodeermiddelen welke behoren bij respectieve genoemde normale blokken voor het kiezen van normale bitlijnparen die vrij zijn van defecten; en redundante kolomdecodeermiddelen voor het kiezen van redundante bitlijnparen welke overeenkomen met de respectieve defecte normale bitlijnparen, met het kenmerk, dat genoemde redundante kolomdecodeermiddelen (RCD) redundante bewerkingssignalen (FCRD1-FCRD16) opwekken; dat genoemde 55 halfgeleidergeheugeninrichting een redundante klokpulsgenerator (22) omvat, welke een eerste stuursignaal (oen) opwekt in reactie op genoemde redundante bewerkingssignalen (FCRD1-FCRD16), en een blokdecodeerorgaan (18) dat eerste (BP1-BP8) en tweede (BS1-BS16) keuzesignalen opwekt in 9 193622 reactie op genoemd eerste stuursignaal (een) en eerste adressignalen (AOAO-A3A3); en dat genoemde normale kolomdecodeermiddeien (NCD1-NCD16) worden geblokkeerd in reactie op genoemde adressignalen (A0AÖ-A3A3) en genoemde redundante bewerkingssignalen (FCRD1-FCRD16) wanneer toegang wordt gezocht tot defecte normale bitlijnparen.

2. Halfgeleidergeheugeninrichting volgens conclusie 1, verder omvattende: normale voorladingsmiddelen (NPC) die elk behoren bij een respectief normaal bitlijnpaar (NBL, NBL) in de respectieve overeenkomstige normale blokken (NBL1-NBL16); redundante voorladingsmiddelen (RPC) die elk behoren bij één van de redundante bitlijnparen (RBL, RBL) in het redundante blok (RBL), met het kenmerk, dat genoemde redundante klokpulsgenerator (22) 10 tweede (oclbs) en derde (erdbst) redundante stuursignalen opwekt in reactie op genoemde redundante bewerkingssignalen (FCRD1-FCRD16); dat genoemd blokdecodeerorgaan (18) derde kiessignalen (LBS1-LBS16) opwekt in reactie op genoemd tweede stuursignaal (oclbs) en genoemde eerste kiessignalen (PB1-PB8); dat genoemde normale voorladingsmiddelen (NPC) worden geblokkeerd wanneer defecte normale bitlijnparen (NBL, NBL) worden gekozen; en dat genoemde redundante 15 voorladingsmiddelen (PRC) worden vrijgegeven door genoemd derde redundante stuursignaal (ardbst).

3. Halfgeleidergeheugeninrichting volgens conclusie 1 of 2, verder omvattende: normale aftastmiddelen (SA1-SA8) die elk behoren bij één van de normale bitlijnparen (NBL, NBL) in de respectieve normale blokken (NBL1-NBL16); redundante aftastmiddelen (RSA1-RSA8) die elk behoren bij één van de redundante bitlijnparen (RBL,

20 RBL) in het redundante blok (RBL), met het kenmerk, dat genoemde normale aftastmiddelen (SA1-SA8) worden geblokkeerd wanneer defecte normale bitlijnparen worden gekozen; en dat genoemde redundante aftastmiddelen (RSA1-RSA8) worden vrijgegeven door genoemd derde redundante stuursignaal (ardbst). Hierbij 13 bladen tekening