NL9000227A - Halfgeleider-geheugeninrichting met redundant blok. - Google Patents

Description

Korte aanduiding: Halfgeleider-geheugeninrichting met redundant blok.

De onderhavige uitvinding heeft betrekking op een halfgeleider-geheugeninrichting en, meer in het bijzonder, op een halfgeleider-geheugeninrichting met een redundant blok dat een reserve of redundante geheugencelmatnx omvat.

Overeenkomstig de tendens van een hoge dichtheid van halfgeleider-geheugeninrichtingen worden redundantie-technieken gebruikt om defectieve normale geheugencellen te vervangen door redundate geheugencellen die vrij zijn van defecten teneinde de produktopbrengst te verbeteren. Tegelijkertijd vereisen halfgeleider-geheugeninrichtingen met een hoge dichtheid een verdeling van geheugencellen in een aantal blokken die voorafbepaalde geheugencellen omvatten teneinde een werking met hoge snelheid en een laag stroomverbruik te bereiken. Aangezien geheugencellen in halfgeleider-geheugeninrichtingen relatief de meeste defecten in kolommen hebben, zijn in het algemeen in de halfgeleider-geheugeninrichtingen reserve of redundante kolommen aangebracht waarin redundante geheugencellen behoren bij elk blok en er is gebruik gemaakt van een kolomredundantie-ontwerp waarin een normale kolom die een defectieve normale geheugencel of cellen omvat wordt vervangen door een redundante kolom die redundante geheugencellen, die vrij zijn van defecten, in hetzelfde blok bezit.

Een dergelijke bekende techniek heeft het probleem dat de kolomredundantie teniet gedaan kan worden, wanneer het aantal defectieve normale kolommen in een willekeurig blok groter is dan dat van de vervangbare redundante kolommen in hetzelfde blok. Bovendien leidt in een halfgeleider-geheugeninrichting met een aantal blokken het verhogen van het aantal vervangbare redundante kolommen per blok tot de vergroting van de chipafmetingen van de inrichting, waardoor de produktie-opbrengst wordt verminderd. Tijdens de lees- of schrijfbewerking voorzien halfgeleider-geheugeninrichtingen alle bitlijnparen in hetzelfde blok - Λ- .

van een voorlading. Daardoor worden, aangezien gegevens uit een geheugencel in een redundante kolom worden gelezen of daarin worden geschreven, bitlijnparen die zijn verbonden met een defectieve normale geheugencel, dat wil zeggen een defectieve normale kolom in hetzelfde blok, voorzien van voorlading, waardoor vermogensdissipatie plaatsvindt.

Het doel van de onderhavige uitvinding is een half-geleider-geheugeninrichting te verschaffen, omvattende een aantal normale blokken die uitsluitend normale geheu-r gencellen bevatten zonder een redundante geheugencel en een redundant blok dat uitsluitend redundante geheugencellen omvat.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeleider-geheugeninrichting die niet alleen in staat is tot de vervanging van defectieve kolommen in normale blokken door kolommen in het redundante blok maar tevens tot de vervanging van één van de normale blokken door het redundante blok.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeleider-geheugeninrichting die een kolomredundantie tot stand brengt en daarbij in staat is tot een verminderde vermogensopname.

Een ander doel van de onderhavige uitvinding is het verschaffen van een halfgeieider-geheugeninrichting die de chipafmetingen bij een bepaalde kolomredundantie verkleint.

De bovenbeschreven doelen en andere voordelen worden bereikt, doordat de onderhavige uitvinding een halfgeleider-geheugeninrichting verschaft die een aantal normale blokken omvat die elk een aantal normale rij- en kolomlijnen bezitten die elk zijn verbonden met een aantal normale geheugencellen; een redundant blok met een aantal redundante rij- en kolomlijnen, die elk zijn verbonden met een aantal redundante geheugencellen; een blokdecodeerorgaan voor het kiezen van één van de normale blokken in reaktie op eerste adressignalen; een decodeerorgaan voor redundante kolommen dat geprogrammeerd is voor het kiezen van redundante kolommen die normale kolommen vervangen, welke normale kolommen defectieve normale geheugencellen bevatten volgens de uitgangssignalen van het blokdecodeerorgaan en tweede adressignalen, waarbij het decodeerorgaan redundante bewerkings-signalen opwekt wanneer een defectieve normale geheugencel wordt geadresseerd; een redundante klokpulsgenerator voor het opwekken van een redundante besturingsklokpuls in reaktie op de redundante bewerkingssignalen; en een aantal normale kolomdecodeerorganen die behoren bij de normale kolommen in de respektieve normale blokken, waardoor de decodeerorganen alle worden geblokkeerd door de redundante besturingsklokpuls wanneer een defectieve normale geheugencel wordt geadresseerd, en één van de decodeerorganen wordt vrijgegeven door de uitgangssignalen van het blokdecodeerorgaan voor het kiezen van een normale kolomlijn die wordt geadresseerd door de tweede adressignalen wanneer een normale geheugencel die vrij is van defecten wordt geadresseerd.

De onderhavige uitvinding omvat tevens een redundante voorladingsketen die is verbonden met de redundante kolom-lijnen en een aantal normale voorladmgsketens die zijn verbonden met de normale kolomlijnen in het respektieve normale blok. Wanneer een defektieve normale cel wordt geadresseerd, worden alle normale voorladingsketens geblokkeerd in reaktie op de redundante besturingsklokpuls.

Maar wanneer een normale cel die vrij van defekten is, wordt geadresseerd, wordt uitsluitend de normale voorla-dingsketen in het normale blok dat de normale cel die vrij is van defekten, bevat, vrijgegeven. Redundante aftast-versterkers die behoren bij redundante kolomlijnen en normale aftastversterkers die behoren bij normale kolomlijnen in de respektieve normale blokken werken tevens op dezelfde wijze als de redundante en normale voorladingsketens .

De onderhavige uitvinding wordt toegelicht aan de hand van de bijgaande tekening, waarin : fig. 1 een blokschema is van een halfgeleider-geheugen-inrichting volgens de onderhavige uitvinding; fig. 2 een ketenschema is van een redundant blok met redundante geheugencelmatrices van acht groepen en de randketens daarvan; fïg. 3 een ketenschema is van een normaal blok met normale geheugencelmatrices van acht groepen en de rand-ketens daarvan; fig. 4 een logisch ketenschema is van een hoofdklok-pulsgenerator van fig. 1; fig. 5 een logisch ketenschema is van een blokdecodeer-orgaan van fig. 1; fig. 6 een logisch ketenschema is van een rijprede-codeerorgaan van fig. 1; fig. 7A en 7B logische ketenschema's zijn van respek-tievelijk een normaal rijdecodeerorgaan en een redundant rijdecodeerorgaan van fig. 1; fig, 8 een logisch ketenschema is van een kolompre-decodeerorgaan van fig. 1; fig. 9Ά en 9B logische ketenschema's zijn van respek-tievelijk een normaal kolomdecodeerorgaan en een redundant kolomdecodeerorgaan van fig. 1; fig. 10 een ketenschema is van een redundante programma-inrichting van fig. 9B; fig. 11 een logisch ketenschema is van een redundante klokpulsgenerator van fig. 1; en fig. 12 een tijdregelingsschema is voor het beschrijven van. een leesbewerking'in de half ge leider-geheugen inrichting .· van fig. 1.

Fig. 1 toont een blokschema van een 1-Mega-bit statische ' halfgeleider-geheugeninrichting (SRAM) volgens de onderhavige uitvinding. Fig. 2 is een ketenschema dat een redundant blok toont met redundante geheugencellen, een redundante voorladingsketen en redundante aftastversterkers en fig.

3 is een ketenschema dat een normaal blok toont met normale geheugencellen, een normale voorladingsketen en normale aftastversterkers.

Onder verwijzing naar de voornoemde tekeningen, is de 1-Mega-bit geheugenmatrix van SRAM verdeeld in een redundant blok RBL en 16 normale blokken NBLl tot en mét NËLl6. Geheugencellen in de respektieve blokken zijn opgesteld in een matrixvorm van 512 rijen en 128 kolommen. In het redundante blok RBL zijn 512 redundante geheugencellen 2 in elk van dezelfde kolommen verbonden met en aangebracht , tussen een redundant bitlijnpaar RBL, RBL, en 128 redundante geheugencellen in dezelfde rijen zijn respektievelijk verbonden met redundante woord (of rij) lijnen RWLl tot en met RWL512. Een redundante voorladingsketen RPC voor het voorladen en vereffenen van de redundante bitlijnparen bij keuze van het redundante blok RBL, is gekoppeld met de bovenste klemmen van de redundante bitlijnparen (RBL, RBL). Onderste klemmen van de redundante bitlijnparen zijn respektievelijk verbonden met redundante gegevensbit-lijnparen (RDB, RDB) via toegangspoorten 24 die zijn samengesteld uit toegangstransistoren 105 tot en met 108. Redundante gegevensbitlijnparen die respektievelijk verbonden zijn met 128 redundante bitlijnparen, zijn verdeeld in acht groepen die elk zestien redundante gegevensbitli jnparen hebben, en redundante gegevensbitlijnparen (RDB, RDB) in de respektieve groepen zijn respektievelijk verbonden met redundante aftastversterkers RSAl tot en met RSA8 voor het aftasten van gegevens die zijn opgeslagen in een gekozen redundante geheugencel in het redundante blok RBL tijdens een leesbewerking daarvan.

Elk van de normale blokken NBLl tot en met NBL16 omvat normale geheugencellen 3, normale bitlijnparen (NBL, NBL) en normale rij- (of woord-) lijnen NWLl tot en met NWL512 die op dezelfde wijze zijn verbonden en in dezelfde matrixbetrekking als die van het redundante blok RBL.

Een normale voorladingsketen NPC voor het voorladen en vereffenen, bij keuze van één van de normale blokken, van normale bitlijnparen (NBL, NBL) in het gekozen normale blok, is verbonden met de bovenste klemmen van normale bitlijnparen (NBL, NBL). Onderste klemmen van de normale bitlijnparen zijn verbonden met normale gegevensbitlijnparen (NDB, NDB) via normale toegangspoorten 26 die zijn samengesteld uit toegangstransistoren 115 tot en met 118. 128 Normale bitlijnparen in de respektieve normale blokken zijn verdeeld in acht groepen die elk zestien normale bitlijnparen hebben, en normale gegevensbitlijnparen in de respektieve groepen zijn respektievelijk verbonden met normale aftastversterkers SAl tot en met SA8 voor het aftasten van gegevens die zijn opgeslagen in een gekozen normale geheugencel in een gekozen normaal blok tijdens een leesbewerking daarvan. λ

Aan de linkerzijde van het redundante blok RBL is een redundant rijdecodeerorgaan RRD aangebracht voor het kiezen van één van de redundante rij- (of woord-) lijnen RWLl tot en met RWL512, en normale rijdecodeerorganen NRDl tot en met NRD8 voor het kiezen van één van de normale rijlijnen NWLl tot en met NWL512 in het linker of rechter normale blok zijn respektievelijk gesitueerd tussen normale blokparen (NBLl , NBL2 ). tot en met (NBL15, NBL16). In het ; onderste gedeelte van het redundante blok RBL en normale blokken NRDl tot en met NRD8 zijn respektievelijk een : redundant kolomdecodeerorgaan RCD en normale kolom-decodeerorganen NCDl tot en met NCD16 aangebracht voor het kiezen van één van de toegangspoorten 24 of 26 in de respektieve groepen in het bijbehorende blok.

Een buffer 10 is een conventionele keten voor het omzetten van externe signalen op TTL-niveau naar interne signalen op CMOS-niveau. Het buffer 10 omvat een adresbuffer voer het omzetten van externe adressignalen XAO tot en met XA16 in interne adressignalen A0 tot en met Al6 en hun complementen A0 tot en met Al6, een chipkeuzebuffer voor het omzetten van een extern chipkeuzesignaal XCS in een intern chipkeuzesignaal CS en het complement CS daarvan en een schrijfvrijgavebuffer voor het omzetten van extern schrijfvrijgavesignaal XWE in intern schrijf-. vrijgavesignaal WE. De adressignalen A0 tot en met A3 zullen gebruikt worden als signalen voor het kiezen van één van de normale blokken, de adressignalen Ai tot en met A7 en Al2 tot en met Al6 als signalen voor het kiezen van één van de normale of redundante woordlijnen en de adressignalen Λ8 tot en met All als signalen voor het kiezen van één van de normale of redundante kolomlijnen.

Een overgangsdetecteerorgaan 12 wekt korte pulsen $SPX cp in reaktie op de adressignalen A0 tot en met A7,

Al2 tot en met Al6, het chipkeuzesignaal CS en een derde redundant besturingssignaal prdbst van een redundante klokpulsgenerator 22 die hierna beschreven zal worden, en korte pulsen ^SPY in reaktie op de adressignalen A8 tot en met All en het schrijfvrijgavesignaal WE. Het overgangsdetecteerorgaan 12 omvat adresovergangsdetecteer-organen voor het detecteren van een overgang in twee richtingen van logische toestanden, dat wil zeggen een overgang zowel van lage toestand naar hoge toestand als van hoge toestand naar lage toestand, voor de respektieve adressignalen AO tot en met Al6; een redundant klokpuls-overgangsdetecteerorgaan voor het detecteren van een overgang in twee richtingen van het derde redundante bestu-ringssignaal $rdbst; chipkeuze en schrijfvrijgave-overgangs-detecteerorganen voor het detecteren van een overgang in één richting van logische toestanden, dat wil zeggen een overgang van lage toestand naar hoge toestand, voor het respektieve chipkeuzesignaal CS en het schrijfvrijgavesignaal WE; een eerste somgenerator voor het optellen van respektieve uitgangssignalen van de adresovergangs-detecteerorganen voor adressignalen AO tot en met Δ7 en Al2 tot en met A16, het redundante klokpulsovergangsdetec-teerorgaan en het chipkeuze-overgangsdetecteerorgaan; en een tweede somgenerator voor het optellen van respektieve uitgangssignalen van de adresovergangsdetecteerorganen voor adressignalen A8 tot en met All en het schrijfvrijgave-overgangsdetecteerorgaan. De overgangsdetecteerorganen en de somgenerator zijn bekend op het vakgebied. Een signaalovergang van één van de adressignalen AO tot en met A7 en A12 tot en met A16, het derde redundante bestu-ringssignaal ^rdbst en het chipkeuzesignaal CS zet de puls dSPX om in een korte puls in lage toestand. Op dezelfde wijze zet een signaalovergang van één van de adressignalen A8 tot en met All en het schrijfvrijgavesignaal WE de puls 0SPY om in een korte puls in lage toestand.

Een hoofdklokpulsgenerator 14 wekt de tijdsregelende klokpulssignalen 0BLM, 0EQM, 0PWL en (ISA op ter besturing van de werking van de SRAM-inrichting in reaktie op de pulsen 0SPX en 0SPY. De klokpulssignalen 0BLM en j?EQM zijn signalen, respektievelijk voor het voorladen en vereffenen van normale of redundante bitlijnparen, het ti jdsregelende klokpulssignaal J3PWL voor het vrijgeven van woordlijnen in de respektieve blokken,>ÓSA voor het aktiveren van aftastversterkers.

Pig. 4 toont een ketenschema van de hoofdklokpuls-gcnerator 14, omvattende pulsbreedte-*vergrotende ketens 30, vertragingsketens 37, NAND-poorten 3.2 tot en met 34, NOR-poorten 35 en 36 en een AND-poort 38. De pulsbreedte-: vergrotende kéten 30 verbreedt de puls 2)SPX of 0SPY met . kleine pulsbreedte tot een voorafbepaalde pulsbreedte voor gebruik in het onderhavige systeem. Het voorladingsklokpuls-signaal f)BLM wordt in een hoge. toestand gebracht door de NAND-poort 32 die het schrijfvrijgavesignaal WE in lage· .toestand invoert op een leestijdstip, en wordt in een hoge toestand gebracht op een schrijftijdstip in reaktie op de puls ,£)SPX. Het vereffenxngsklo^ignaal ;ÖEQM wordt in een hoge toestand gebracht op de puls ,0SPX op een lees- of schrijftijdstip. Het woordlijnkeuzeklokpulssignaal /)PWL wordt in een hoge toestand gebracht via de NOR-poort 36 door hét signaal WE in hoge toestand op een schrijftijdstip en wordt in een hoge toestand gebracht in reaktie op de puls J3SPX of 0SBY op een schri jfti jdstip. Het klokouls signaal 0SA dat de aftastversterker aktiveert, wordt in een hoge toestand gebracht op een leesti jdstip in reaktie op het ... signaal WE in hoge toestand en de puls 0SPX of 0SPY wordt in een lage toestand gebracht op een schrijftijdstip door de.NAND-poort 34 die het signaal WÊ in lage toestand invoert.

Een blokdccodeerorgaan 18 decodeert blokkeuze- \ adressignalen A0 tot en met A3 en hun complementen A0 tot en met A3, en wekt daardoor normale blokpaarkeuzesignalen BPl tot en met BP8 op voor het kiezen van één van de normale blokparen (NBLl, NBL2) tot en met (NBL15, NBLl6) en blok- keuzesignalen RLBSl tot en met RL3S16 voor het kiezen van één van de normale blokken NBI.l tot en met NBLl6. Het blokdecodeerorgaan 18 omvat middelen voor het opwekken van normale rij- en kolomdecodeerorgaankeuzesignalen BS1 tot en met BS16 voor het blokkeren of selektief vrijgeven van de normale rij- en kolomdecodeerorganen NRDl tot en met NRD8 en NCDl tot en met NCD16 in reaktie op een eerste redundant besturingssignaal /cn van de redundante klokpulsgenerator 22 en de.blokkeuzesignalen RLBSl tot en met RLBS16, en middelen voor het leveren van normale voorladingsketen-en aftastversterkerkeuzesignalen LBS1 tot en met LBS16 voor het blokkeren of selektief vrijgeven van normale voorladings-ketens NPC en normale aftastversterkers SAl tot en met SA8 in reaktie op een tweede redundant besturingssignaal J2fclbs, afkomstig van de redundante klokpulsgenerator 22 en de signalen RLBSl tot en met RLBS16.

Fig. 5 toont een ketenschema van het blokdecodeerorgaan dat AND-poorten 40 en 44 omvat, alsmede NAND-poorten 41 en 45, een NOR-poort 42 en een vertragingsketen 43. De keuze-signalen BPl tot en met BP8 voor een normaal blokpaar worden opgewekt door het decoderen van de adressignalen Al en Al tot en met A3 en A3, afkomstig van het adresbuffer via AND-poorten 40. Blokken 46 bezitten alle dezelfde opbouw. De blokkeuzesignalen RLBSl tot en met RLBS16 worden opgewekt door gedeelten met NAND-poorten 41 en NOR-poorten 42-1.

De sicnalen RLBSl tot en met RLBS16 worden uitgevoerd bij de respektieve NOR-poorten 42-1 na ontvangst van adressignalen en het chipkeuzesignaal CS in een lage toestand. Gedeelten met de vertragingsketens 43, de NAND-poorten 45 en de NOR-poort 42-2 in de respektieve blokken 46 wekken respektievelijk de signalen BS1 tot en met BS16 op in reaktie op de signalen RLBSl t/m RLBSl6 en J2fcn. AND-poorten 4 4 in de blokken 46 wekken respektievelijk de signalen LBSl tot en met LBS16 op in reaktie op de signalen RLBSl tot en met RLBS16. Wanneer het chipkeuzesignaal XCS en invoeradressig-nalen worden toegevoerd, brengen NAND-poorten 41 en NOR-poorten 42-1 één van de blokkeuzesignalen RLBSl tot en met RLBSl6 die worden toegevoerd aan een redundant kolomdecodeerorgaan RCD in een hoge toestand. Indien genoemde adressignalen bestemd zijn om een defectieve normale geheugencel aan te duiden, gaan de klokpuls-signalen ^rdbst en j^clbs van de redundante klokpulsgenerator 22 op dit moment over in respek-tievelijk een hoge toestand en een lage toestand zoals hierna beschreven zal worden, en daarna gaan alle signalen BSl tot en met BS16 en LBSl tot en met LBS16 over naar een lage toestand voor het blokkeren van alle normale rij- en kolom-decodeerorganen en normale aftastversterkers. Anderzijds gaan de kloksignalen jftrdbst en #clbs over in respektievelijk een lage- toestand en een hoge'toestand, indien adressignalen bestemd zijn om een normale gehe.ugen.cel die Vrij is van defekten, te adresseren, en daarna verschaffen NOR-poorten 42-2 signalen BS1 tot en met BS16 die een normaal rij- en kolomdecodeerorgaan dat. behoort bij een gekozen normaal blok dat overeenkomt met de normale geheugencel die wordt geadresseerd door de adressignalen, -vrijgeven en AND-poorten 44 verschaffen signalen LBSl tot en met LBS16 die een normale.voorladingsketen en normale aftastversterkers i die behoren, bij het. gekozen normale blok', vrijgeven.

Een rijpredecodeerorgaan 16 predecodeert de rijadres-signalen (A4, A4) tot en met (A7, A7) en (Al2, Al2) tot en met (A16, A16) afkomstig van het adresbuffer onder besturing van de signalen BP1 tot en met BP8 en BS1 tot ,en met BS16, het woordlijnkeuzeklokpulssignaal ,0PWL, het chipkeuzesignaal CS, het derde redundante besturingssignaai 0rdbst en een vierde redundant besturingssignaai Bcr, en wekt normale rijpredecodenngssignalen RPB en BE en redundante rijpredecoderingssignalen RPS en RPE op. i Fig. 6 toont een ketenschema van het rijpredecodeer orgaan 16 waarin voor dezelfde elementen of onderdelen dezelfde verwijzingscijfers gebruikt worden als hiervoor. Verwijzingscijfer 52 stelt een AND-poort voor en verwij-zingscijfers 53 en 54 respektievelijk een vertragingsketen )en een NAND-poort. De signalen RPB stellen signalen RPBiAj, RPBiBj, RPBiCj en RPBiDj voor, de signalen BE signalen BiEO ei BiEl, de signalen RPS signalen RPSAj, RPSBj, RPSCj en RPSDj, en de signalen RPE signalen RPEO en RPE1, waarin i een geheel getal van 1 tot en met 8, j een geheel getal )is van 1 tot en met 4 en k een geheel getal is van 1 tot en met 16. De signalen RPB afkomstig van NAND-poorten 54-1 zijn predecoderingssignalen voor het kiezen van normale woordlijnen in één van de normale blokparen. Voor het kiezen van normale woordlijnen in het eerste normale blok->paar (NBLl, NBL2) worden bijvoorbeeld signalen RPB1A1 tot en met RPB1A4, RPBlBl tot en met RPB1B4, RPB1C1 tot en met RPB1C4 en RPBlDl tot en met RPB1D4 toegevoerd aan het normale rijdecodeerorgaan NRDl. De signalen BE afkomstig van AND-noorten 52-1 ziin nredecoderincrssianalen voor het kiezen van één van de normale woordlijnen. Indien echter een defectieve normale geheugencel aangewezen zou worden door invoeradressignalen, gaan alle signalen BE naar de lage toestand door signalen BSl tot en met BS16 die alle in lage toestand zijn, waardoor alle normale decodeerorganen NRDl tot en met NRD8 geblokkeerd worden.

Indien anderzijds een normale geheugencel, vrij van defecten, in het i-de normale blok NBLi aangewezen zou worden door invoeradressignalen, gaat een van de normale woord-lijnkeuzesignalen BiEO en BiEl naar een hoge toestand door de signalen 0PWL, CS en BSi die alle in hoge toestand zijn. De signalen RPS afkomstig van NAND-poorten 54-2

zijn gekoppeld met het redundante rijdecodeerorgaan RRD

,-het signaal teneinde onder besturing van/ JJrdbst een paar redundante woordlijnen te kiezen, welk laatstgenoemd signaal naar een hoge toestand gaat tijdens een vervangingsbewerking van een redundante kolom, en de signalen RPE afkomstig van AND-poorten 52-2 worden gekoppeld met het redundante rijdecodeerorgaan RRD teneinde één redundante woordlijn van het gekozen redundante woordlijnpaar te kiezen. Indien een normale geheugencel die wordt aangewezen door invoeradressignalen niet defectief zou zijn, gaan de signalen RPS en RPE alle naar een hoge toestand met signalen 0 rdbst en 0cr in lage toestand, waardoor het redundante rijdeco-deerorgaan RRD geblokkeerd wordt.

Fig. 7A is een ketenschema van een basisdecodeerorgaan dat wordt gebruikt in de respektieve normale rijdecodeerorganen NRDl tot en met NRD8. Elk van de normale rijdecodeerorganen heeft 256 decodeerorganen. Het decodeerorgaan 60 is samengesteld uit een NOR-poort 70 en AND-poorten 72 tot en met 75. Wanneer het decodeerorgaan 60 wordt gebruikt in het normale rijdecodeerorgaan NRD3, worden ingangsklemmen 61 tot en met 64 van de NOR-poort 70 respectievelijk verbonden met één van de signalen RPB3A1 tot en met RPB3A4, één van de signalen RPB3B1 tot en met RPB3B4, één van de signalen RPB3C1 tot en met RPB3C4 en één van de signalen RPB3D1 tot en met RPB3D4. Wanneer deze ingangssignalen alle in de lage toestand zijn, kunnen normale woordlijnparen (NWLL, NWLL+1) in het normale blok NBL5 en normale woord- lijnparen (NWLR, NWLR+1) in het normale blok NBL6 gekozen worden. Tezelfdertijd worden andere ingangsklemmen 65 en 66 van AND-poorten 72 en 73 gekoppeld met signalen B5E0 respektievelijk B5E1 en andere ingangsklemmen 67 en 68 van AND-poorten 74 en 75 worden gekoppeld met signalen B6E0 respektievelijk B6E1, waardoor één normale woordlijn van het normale woordlijnpaar in één blok van de normale blokken NBL5 en NBL6 gekozen wordt.

Fig. 7B is een ketenschema van een basisdecodeerorgaan ) 80 dat wordt gebruikt in het redundante rijdecodeerorgaan RRD dat is samengesteld uit een NOR-poort 85 en AND-poorten 88 tot en met 89. Het redundante rijdecodeerorgaan RRD heeft 256 decodeerorganen. Ingangsklemmen 81 tot en met 84 van de NOR-poort 85 zijn respektievelijk gekoppeld met één van RPSA1 tot en met RPSA4, een van RPSBl tot en met RPSB4, één van RPSCl tot en met RPSC4 en één van RPSDl tot en met RPSD4, en de uitgang daarvan is gekoppeld met één ingangsklem van elk van de AND-poorten 88 en 89. Ingangsklemmen 86 en 87 van AND-poorten 88 en 89 ontvangen respektieveli jk de signalen RPEO en RPEl afkomstig van AND-poorten 52-2 in fig. 6. Aangezien het signaal Jïcr naar een hoge toestand gaat en daarna één van de signalen PEO en ΡΞ1 naar een hoge toestand gaat tijdens de vervangings-bewerking van de redundante kolom, kan één van de redundante woordlijnen RWLR en RWLR+1 gekozen worden met het uitgangssignaal van de NOR-poort 85. Anderzijds zou,, aangezien de signalen RPEO en RPEl alle in lage toestand zijn, in een normale werkingsmodus waarbij het redundante blok. niet gekozen wordt, het redundante njdecodeerorgaan RRD geen redundante woordlijnen kunnen kiezen.

Een kolompredecodeerorgaan 20 predecodeert de kolomaöres-signalen (Δ8, A8) tot en met (Α1Γ, AH) afkomstig van \ het adresbuffer, en wekt daarbij redundante kclcmpredeccde-ringssignalen RGO, RGl en RFO tot en met RF7 op, die worden toegevoerd aan het redundante kolomöecodeerorgaan RGD en normale kolompredecoderingssignalen GO, Gl en F0 tot en met F7, die worden geleverd aan de normale kolomdecoüeer-organen NCDl tot en met NCDl6.

Onder verwijzing naar fig. 8 wekt het kolompredeco- deerorgaan 20 de signalen RFO tot en met RF7 en F0 tot en met F7 op door het decoderen van de kolomadressignalen A8, A9 en All en hun complementen, en wekt de signalen RGO, RGl, GO en Gl met het adressignaal AIO en het complement daarvan op. In de tekening hebben dezelfde verwijzingscij-fers betrekking op dezelfde elementen of onderdelen als hiervoor beschreven. Verwijzingscijfers 123 tot en met 126 geven respektievelijk een AND-poort, vertragingsketen, NAND-poort en een invertor weer.

) In fig. 9A wordt het decodeerorgaan NCDi, voor een normale kolom, dat behoort bij het i-de normale blok NBLi, getoond, welk decodeerorgaan is samengesteld uit NAND-poort 131 en NOR-poorten 132. Het decodeerorgaan NCDi voor een normale kolom wordt geaktiveerd of vrijgegeven door het ' keuzesignaal BSi voor een normaal rij- en kolomdecodeer-orgaan en brengt één van de keuzesignalen Yl tot en met Y16 voor een normale kolom in een hoge toestand met de predecoderingssignalen GO, Gl en F0 tot en met F7 voor een normale kolom. Fig. 3 toont, dat de signalen Yl tot en met Y16 zijn gekoppeld met respektieve poorten van toegangstransistoren 115 en 116 die zijn aangebracht tussen en verbonden met normale bitlijnparen (NBL, NBL) en normale gegevensbitlijnparen (NDB, NDB) in elke van acht groepen in het normale blok NBLi.

Het redundante kolomdecodeerorgaan RCD decodeert, wanneer het geprogrammeerd is om defectieve normale kolommen te vervangen door redundante kolommen, de predecoderingssignalen RFO tot en met RF7, RGO en RGl voor een redundante kolom, afkomstig van het kolompredecodeerorgaan 20 en de blokkeuzesignalen RLBSl tot en met RLBS16, afkomstig van het blokdecodeerorgaan 18, voor het opwekken van keuzesignalen Yrl tot en met Yrl6 voor een redundante kolom, voor het kiezen van redundante kolommen in het redundante blok RBL en redundante bewerkingssignalen FCRDl tot en met FCRD16 die worden toegevoerd aan de redundante klokpuls-generator 22. De keuzesignalen Yrl tot en met Yrl6 voor een redundante kolom worden gekoppeld met respektieve poorten van toegangstransistoren 105 en 106 waarvan de afvoeren zijn verbonden met de respektieve redundante bitlijnparen (RBL, RBL) in elk van de acht groepen redundante geheugenmatrices, zoals getoond in fig. 2.

Fxg. 9B toont een logisch ketenschema van het redundante kolomdecödeerorgaan RCD. ïn de figuur duiden verwijzings-cijfers 140-1 tot en met 140 -16 redundante kolomprogram-meerinrichtingen aan voor het programmeren van het vervangen van een gekozen defectief normaal blok of normale kolommen die overeenkomen met defectieve normale geheugencellen in normale blokken. De redundante kolomprogrammeerinrichtin-gen 140-1 tot en met 140-16 wekken de redundante bewerkings-signalen FCRDl 'tot en met FCRD16 op via uitgangsli jnen ' .

145 en leveren keuzesignalen Yr1 tot en met Yrl6 voor een redundante kolom via vertragingsketens 142 en NOR-poorten 143. De kolomprogrammeerinrinrichtingen 140-1 tot en met 140-16 hebben elk dezelfde opbouw als redundante koloraprcgram-meerinrichting 140 die wordt getoond in fig. 10. De redundante kolomprogrammeerinrichting 140 is samengesteld uit een p-kanaal MOSFET transistor 152, n-kanaal MOSFET transis-toren 153, zekeringen FX, FY, FLBS1 tot en met FLBS16, FF0 tot en met FF7, FG0, FGl en FLl tot en met FI.3 van polykristallijn silicium, en een NAND-poort 154. Verwij-zingscijfer 154 duidt een uitgangslijn van de NAND-poort 154 aan. De blokkeuzesignalen RLBS1 tot en met RLBS16 en de keuzesignalen RF0 tot en met RF7, RG0 en RGl voor een redundante kolom zijn respektievelijk verbonden met één einde van klemmen van zekeringen FLBS1 tot en met FLBS16, FFQ tot en met FF7, FG0 en FGl via afvoer-bronpaden van de transistoren 153. De andere eindklemmen van zekeringen FLBSl tot en met FLBS16 zijn gezamenlijk verbonden met een eerste ingangslijn 155. Op dezelfde wijze zijn de andere eindklemmen van de zekeringen FF0 tot en met FF7 en de zekeringen FG0 en FGl gemeenschappelijk verbonden met een tweede ingangslijn 156 en een derde ingangslijn 157 van de NAND-poort 154. De zekeringen FLl tot en met FL3 zijn respektievelijk aangebracht tussen en verbonden met de eerste, tweede en derde ingangslijnen 155 tot en met 157 en de referentiepotentiaal Vss (aardpotentiaal).

De poorten van de transistoren 153 zijn verbonden met een gemeenschappelijke poortlijn 158.die is verbonden met de afvoer van de transistor 152. De bron van transistor 152 is gekoppeld met de voedingsbronpotentiaal Vcc en de zekering FY is aangebracht tussen en verbonden met de afvoer van transistor 152 en de referentiepotentiaal Vss. De poort van transistor 152 is verbonden met het verbindingsknooppunt van een weerstand 151 en de zekering Fx die in serie is verbonden tussen de voedingsbronpotentiaal Vcc en de referentiepotentiaal Vss.

Indien het resultaat van een test na de vervaardiging van een SRAM-inrichting is, dat geen van de normale geheugen-cellen in de normale blokken NBL1 tot en met NBLl6 defectief zijn, wordt er geen enkele zekering in de redundante kolom-programmeerinrichtingen 140-1 tot en met 140-16 opgeblazen of doorgesneden door een laserstraal. Daarna worden alle transistoren 153 in de respektieve programmeerinrichtingen uitgeschakeld. Aangezien alle ingangssignalen van de NAND-poort 154 in lage toestand blijven via zekeringen FLl tot en met FL3, blijven alle uitgangslijnen 145 van de programmeerinrichtingen 140-1 tot en met 140-16 in hoge toestand. Daardoor zijn de redundante bewerkingssignalen FCRDl tot en met FCRD16 alle in hoge toestand en de keuze-signalen Yrl tot en met Yrl6 voor een redundante kolom zijn alle in een lage toestand om geen redundante kolommen te kiezen. Indien daarentegen bepaald wordt dat normale geheugencellen defectief zijn, zal de programmering voor het vervangen van de defectieve normale geheugencellen door redundante geheugencellen uitgevoerd worden. Het programmeren kan uitgevoerd worden door het opblazen van voorafbepaalde zekeringen in de redundante kolomprogram-meerinrichtingen 140-1 tot en met 140-16. Volgens het kenmerk van de onderhavige uitvinding kan de onderhavige inrichting de vervanging uitvoeren van zowel één van de normale blokken NBLl tot en met NBLl6 door het redundante blok RBL als van normale kolommen die defectieve normale geheugencellen in de normale blokken bevatten door redundante kolommen in het redundante blok. Wanneer alle defectieve geheugencellen beperkt zouden zijn tot slechts één normaal blok, kan de vervanging van dit normale blok door het redundante blok RBL bereikt worden door het opblazen van hoofdzekeringen FX, FY en FLl tot en met FL3 in de programmeer inrichtingen 140-1 tot en met 140-16 voor een redundante kolom, en het opblazen van kolomkeuzezekeringen voor het opwekken van keuzesignalen Yrl tot en met Yrl6 voor een redundante kolom. Voor het vervangen van het normale blok NBL1 door het redundante blok RBL worden, bijvoorbeeld hoofdzekeringen FX, FY en FLl tot en met FL3 en blokkeuze-zekeringen FLBS2 tot en met FLBS16 in de respektieve redundante kolomprogrammeerinrichtingen opgeblazen door de laserstraal. Tezelfdertijd worden gekozen zekeringen van kolomkeuzezekeringen FFO tot en met FF7, FGO en FGl in de respektieve redundante kolomprogrammeerinrichtingen opgeblazen. Dit wil zeggen, dat het keuzeprogramma voor een redundante kolom op een zodanige wijze wordt uitgevoerd dat kolomkeuzezekeringen FF1 tot en met FF7 en FGl in de programmeerinrichting 140-1 worden opgeblazen voor het opwekken van het keuzesignaal Yrl voor een redundante kolom. Welk signaal overeenkomt met het keuzesignaal Yl voor een normale kolom, en daarna worden zekeringen FFl tot en met FF7 en FGO in de programmeerinrichting 140-2 opgeblazen voor het opwekken van het signaal Yr2 dat overeenkomt 'met het signaal Ύ2, enzovoort.

Nu zal het programmeren voor het vervangen van normale kolommen die defectieve geheugencellen in normale blokken bevatten, besproken worden. Voor de eenvoud van de bespreking zal de vervanging van de eerste normale kolom in het eerste normale blok NBL1 en de zestiende normale kolom, in het tweede normale blok NBL2 besproken worden. Voor het vervangen van de eerste normale kolom in het normale blok NBL1 worden hoofdzekeringen FX, FY en FLl tot en met FL3, blokkeuzezekeringen FLBS2 tot en met FLBS16 en . kolomkeuzezekeringen FFl tot en met FF7 en FGl in de programmeerinrichting 140-1 gesmolten door de laserstraal en voor het vervangen van de zestiende normale kolom in het normale blok NBL2 worden hoofdzekeringen FX, FY en FLl tot en met FL3, blokkeuzezekeringen FLBS1 en FLBS3 tot en met FLBS15 en kolomkeuzezekeringen FFO tot en met FF6 er. FGO gesmolten. Het opblazen van zekeringen vindt niet plaats in de resterende programmeerinrichtingen 140-3 tot en met 140-16. Als adressignalen die de eerste normale kolom in het normale blok NBLl kiezen, ingevoerd worden, gaat de uitgangslijn 145 van de programmeerinrichting 140-1 daardoor naar een lage toestand en uitgangslijnen 145 van de programmeerinrichtingen 140-2 tot en met 140-16 gaan alle naar een hoge toestand, waardoor het keuzesignaal Yrl voor een redundante kolom wordt gebracht naar een hoge toestand en de signalen Yr2 tot en met Yrl6 naar een lage toestand. Derhalve kan het kolomredundantie-ontwerp van de uitvoeringsvorm van de onderhavige uitvinding tot een maximum van zestien normale kolommen vervangen.

Fig. 11 toont een logisch ketenschema van de redundante klokpulsgenerator 22 die middelen 160 omvat voor het optellen van redundante bewerkingssignalen FCRDl tot en met FCRD16, afkomstig van het redundante kolomdecodeerorgaan RCD voor het opwekken van een redundant besturingssignaal en een tijdsregelingsketen 161 voor het besturen van de tijdsregeling van het redundante besturingssignaal. Verwij-zingscijfers 162 stellen vertragingsketens voor. Bij de normale werking die de vervanging van defectieve normale kolommen niet uitvoert, aangezien de uitgangssignalen FCRDl tot en met FCRD16 van het redundante kolomdecodeerorgaan RCD alle in een hoge toestand zijn, blijft de uitgangslijn van de sommiddelen 160 in een lage toestand, waardoor het tweede redundante besturingssignaal 0clbs in een hoge toestand wordt gehouden en de eerste, derde en vierde redundante besturingssignalen 0cn, 0rdbst en 0cr in een lage toestand. Daarentegen gaat bij de kolom-vervangende bewerking de uitgangslijn 163 van de sommiddelen 160 naar een hoge toestand, aangezien één van de signalen FCRDl tot en met FCRD16 naar een lage toestand gaat, en brengt daardoor de eerste, derde en vierde redundante besturingssignalen 0cn, 0rdbst en 0cr naar een hoge toestand en het tweede redundante besturingssignaal 0clbs naar een lage toestand.

Hieronder zal een leesbewerking van de blokkolomredun-dantie volgens de onderhavige uitvinding beschreven worden. Voor het gemak van uitleg zal, nadat een normale geheugencel die vrij is van defecten in het eerste normale blok NBLl gelezen is, het lezen van een defectieve normale geheugencel in het eerste normale blok NBLl beschreven worden onder verwijzing naar het tijdsrege1ingsdiagram van fig. 12. Er zal aangenomen worden dat het programmeren voor het vervangen van de defectieve normale geheugencel reeds uitgevoerd is.

Het chipkeuzesignaal CS en het schrijfvrijgavesignaal WE, afkomstig van het buffer 10 zijn in lage toestand tijdens de leesbewerking. Het kolompredecodeerorgaan 20 levert prede-codeersignalen RGO, RG1 en RFO tot en met RF7 voor een redundante kolom in reaktie op adressignalen (A8, A8) tot en met (All, aTÏ), afkomstig van het buffer 10. Anderzijds zijn, wanneer de normale geheugencel die vrij is van defecten in het normale blok NBLl wordt uitgelezen, het tweede redundante besturingssignaal j/cbls en de eerste, derde en vierde redundante besturingssigalen ^cn, /rdbst en f)cr respektieve-lijk in een hoge toestand en een lage toestand. Het blokde-codeerorgaan 18 verschaft blokkeuzesignalen RLBSl tot en met RLBS16 in reaktie op adressignalen (AO, AÖj tot en met (A3, A3), afkomstig van het adresbuffer. Daarna detecteert het redundante kolomdecodeerorgaan RCD dat invoeradres-signalen de defectieve normale geheugencel adresseren in reaktie op de signalen RGO, RGl, RFO tot en met RF7 en RLBSl tot en met RLBSl6, en brengt één van de redundante bewerkings-pulssignalen FCRDl tot en met FCRD16, dat wil zeggen het uitgangssignaal van één programmeerinrichting die is geprogrammeerd voor het vervangen van de defectieve normale kolom, in een lage toestand. Daardoor zorgt de redundante klokpulsgene-rator 22 ervoor, dat het tweede redundante besturingssignaal 0clbs en de eerste, derde en vierde redundante besturings-signalen pen, ^rdbst en jOcr worden gebracht naar een lage toestand, respectievelijk hoge toestand. Anderzijds blijft het voorladingsklokpulssignaal 0BLM in de hoge toestand bij de lage toestand van WE, en het vereffeningsklokpulssignaal ÓEQM, het woordlijnkeuzeklokpulssignaal 0PWL ende aftastver-sterker stellen klokpulssignaal 0SA respectievelijk in staat tijdsregelingssignaIon op te nemen die worden weergegeven door verwijzingscijfers 200, 202 en 204 in reaktie op verande- ringen van adressignalen AO tot en met A16 en het derde redundante besturingssignaal 0rdbst. Het tweede redundante besturingssignaal 0clbs in lage toestand brengt alle signalen LBSl tot en met LBS16 van het blokdecodeerorgaan 18 in lage toestand, en het eerste redundante besturingssignaal 0cn in de hoge toestand brengt alle signalen BS1 tot en met BS16, afkomstig van het blokdecodeerorgaan 18, in lage toestand. De lage toestand van de signalen LBSl tot en met LBS16 veroorzaakt een blokkering van alle normale voorladingsketens NPC, normale aftastversterkers SAl tot en met SA8 en normale kolomdecodeerorganen NCDl tot en met NCDl6 die behoren bij normale blokken NBLl tot en met NBL16. Het rijpredecodeerorgaan 16 levert de signalen BE in lage toestand in reaktie op de signalen BS1 tot en met BS16 in de lage toestand, waardoor alle normale rijdecodeerorganen NRD1 tot en met NRD8 geblokkeerd worden. Het rijpredecodeerorgaan 16 wekt echter keuzesig-nalen RPS en RPE voor een redundante rij op in reaktie op het klokpulssignaal 0PWL in de hoge toestand, de signalen BPl tot en met BP8, afkomstig van het blokdecodeerorgaan 18, adressignalen (A4, a4) tot en met (A7, A7) en (A12, A12) tot en met (A16, Αΐβ) en de redundante besturings-signalen 0rdbst en 0cr, waardoor één gekozen redundante rij lijn wordt geaktiveerd naar een hoge toestand. De redundante voorladingsketen RPC en de redundante aftastversterkers RSAl tot en met RSA8 worden tevens geaktiveerd of vrijgegeven door het derde redundante besturingssignaal 0rdbst in de hoge toestand. Daardoor kunnen gegevens gelezen worden uit de redundante kolom die is gekozen door het redundante kolomdecodeerorgaan RCD.

Zoals boven beschreven leidt het tijdens de leesbewer-king van de gekozen geheugencel in het redundante blok blokkeren van alle normale voorladingsketens, normale aftastversterkers en normale rij- en kolomdecodeerorganen tot het voorkomen van vermogensdissipatie.

Nadat de gekozen geheugencel in het redundante blok is gelezen, brengt het lezen van de gekozen geheugencel in het normale blok alle uitgangssignalen FCRDl tot en met FCRDl6 var. het redundante kolomdecodeerorgaan RCD

in hoge toestand. Daardoor gaat het besturingssignaal Jfclbs naar een hoge toestand en gaan besturingssignalen 0en, ftrdbst en 0cr naar een lage toestand, waardoor de redundante voorladingsketen RFC geblokkeerd wordt, alsmede de redundante aftastversterkers RSAl tot en met RSA8 en het redundante rijdecodeerorgaan RRD.

Aangezien tijdens een schrijfbewerking de besturings-bewerking van klokpulssignalen #cn, jïclbs, 0cr en JJrdbst, afkomstig van de redundante klokpulsgenerator en uitgangssignalen, afkomstig van het blokdecodeerorgaan voor het voorkomen van vermogensdissipatie op dezelfde wijze verloopt als die bij dè leesbewerking, zal geen andere uitleg worden gegeven.

Aangezien de onderhavige uitvinding een afzonderlijk redundant blok onderbrengt in de halfgeleider-geheugen-inrichting die een aantal geheugenmatrixblokken omvat, en voorladingsketens, aftastversterkers en rij- en kolom-decodeerorganen die zijn gekoppeld met de respektieve blokken vrijgeeft of blokkeert met het redundante besturings-klokpulssignaal, . heeft, dit het voordeel van het verlagen van de vermogensopname. ..

Claims (6)

1. Halfgeleider-geheugeninrichting, gekenmerkt door: een aantal normale blokken die elk een aantal normale rijlijnen en bitlijnparen bezitten, die elk een aantal normale geheugencellen daaraan respectievelijk daartussen omvatten, waarbij de normale bitlijnparen in de respectieve normale blokken zodanig zijn opgesteld, dat zij een aantal normale bitlijnpaargroepen vormen; een redundant blok met een aantal redundante rijlijnen en bitlijnparen, die elk een aantal redundante geheugencellen daaraan respectievelijk daartussen omvatten, waarbij de redundante bitlijnparen in het redundante blok zodanig zijn opgesteld dat zij redundante bitlijnpaargroepen vormen waarvan het aantal gelijk is aan dat van de normale bitlijnpaargroepen; middelen voor het opwekken van blokkeuzesignalen-die één van de normale blokken kiezen in reaktie op eerste adressignalen; middelen voor het opwekken van kolompredecoderings-signalen die selectief één van de normale bitlijnparen in de respektieve normale bitlijnpaargroepen in elk van de normale blokken en één van de redundante bitlijnparen in de respektieve redundante bitlijnpaargroepen adresseren in reaktie op tweede adressignalen; een redundant kolomdecodeerorgaan voor het kiezen van redundante bitlijnparen in de respektieve redundante bitlijnpaargroepen die overeenkomen met het defectieve normale bitlijnpaar, bij ontvangst van de blok-keuzesignalen en de kolompredecoderingssignalen die een normaal bitlijnpaar adresseren dat een defectieve normale geheugencel omvat, waarbij het decodeerorgaan redundante bewerkingssignalen levert bij het kiezen van de redundante bitlijnparen; middelen vóór het opwekken van een' redundant besturingssignaal bij ontvangst van de redundante bewerkings- . signalen; en. een aantal normale kolomdecodeerorganen die behoren , bij de respektieve normale blokken, waarbij één van de normale kolomdecodeerorganen vrijgegeven is in reaktie op de blokkeuze- signalen wanneer een normale geheugencel die vrij is van defecten, wordt geadresseerd en normale bitlijnparen kiest die een normaal bitlijnpaar bevatten met de normale geheugencel die vrij is van defecten in de respektieve normale bitlijnpaargroepen in het geadresseerde normale blok, waarbij de normale kolomdecodeerorganen alle ge-' blokkeerd zijn in reaktie op het redundante besturingssignaal wanneer de defectieve normale geheugencel wordt geadresseerd.

2. Statische willekeurig toegankelijke geheugen-inichting, gekenmerkt door: een aantal normale blokken die elk een aantal normale geheugencel1en bezitten die zijn opgesteld in een matrixvorm van normale rijen en kolommen, waarbij elke normale kolom een paar normale bitlijnen heeft waartussen normale geheugencel1en die zijn opgesteld in respektieve normale kolommen, zijn verbonden; een redundant blok met een aantal redundante geheugen-cellen die zijn opgesteld in redundante rijen en kolommen, waarbij elke redundante kolom een paar redundante bitlijnen bezit waartussen redundante geheugencellen die zijn opgesteld in respectieve redundante kolommen zijn verbonden, waarbij de genoemde redundante bitlijnparen zijn bestemd voor het vervangen van defectieve normale bitlijnparen; middelen voor het verschaffen van eerste en tweede keuzesignalen in reaktie op eerste adressignalen en een eerste redundant besturingssignaal; normale kolomdecodeermiddelen, behorend bij respektieve genoemde normale blokken, voor het kiezen van normale bitlijnparen die vrij van defecten zijn, wanneer genoemde normale bitlijnparen worden aangewezen door tweede adressignalen, in reaktie op genoemde tweede adressignalen en genoemde tweede keuzesignalen, waarbij genoemde decodeer-middelen geblokkeerd worden door genoemde tweede keuzesignalen wanneer defectieve normale bitlijnparen daardoor aangewezen worden; redundante kolomdecodeermiddelen, die reageren op genoemde tweede adressignalen en genoemde eerste keuzesignalen, voor het respektievelijk kiezen van redundante bitlijnparen die overeenkomen met de respektieve defectieve normale bitlijnparen/reSundante bewerkingssignalen verschaffen; en middelen voor het opwekken van het eerste redundante besturingssignaal in reaktie op genoemde redundante bewerkingssignalen.

3. Inrichting volgens conclusie 2, waarin genoemde opwekkingsmiddelen verder tweede en derde redundante besturings-signalen verschaffen in reaktie op genoemde redundante bewerkingssignalen en genoemde verschaffingsmiddelen verder derde keuzesignalen opwekken in reaktie op genoemd tweede besturingssignaal en genoemd eerste keuzesignaal, gekenmerkt door: normale voorladingsmiddelen die elk behoren bij een respektief normaal bitlijnpaar in de respektieve overeenkomstige normale blokken, waarbij genoemde normale voorladings-middelen geblokkeerd worden door de derde keuzesignalen -ίό- bij het aanwijzen van defectieve normale bitlijnparen; en redundante voorladingsmiddelen die elk behoren bij een respektief redundant bitlijnpaar in het redundante blok, waarbij genoemde redundante voorladingsmiddelen vrijgegeven worden door het derde besturingssignaal na genoemde aanwijzing.

4. Inrichting volgens conclusie 2, gekenmerkt door: normale aftastmiddelen die elk behoren bij een respektief normaal bitlijnpaar in de respektieve normale blokken, waarbij de genoemde aftastmiddelen geblokkeerd worden door de derde keuzesignalen bij genoemde aanwijzing; en redundante aftastmiddelen die elk behoren bij een respektief redundant bitlijnpaar in het redundante blok, waarbij genoemde redundante aftastmiddelen vrijgegeven worden door de derde besturingssignalen bij genoemde aanwijzing.

5. Redundant blok in een halfgeleider-geheugeninrichting, omvattende een aantal normale blokken die elk een aantal normale geheugencellen bezitten die zijn opgesteld in normale rijen en kolommen, welk redundant blok een aantal redundante geheugencellen bezit, opgesteld in redundante, rijen en kolommen waarvan de aantallen gelijk zijn aan die van de normale rijen en kolommen in respektieve normale blokken, blokdecodeermiddelen die reageren op eerste adressignalen voor het opwekken van blokkeuzesignalen, en decodeer- : middelen voor een normale kolom die elk behoren bij genoemde respektieve normale blokken Voor het kiezen van voorafbepaalde nörmale kolommen daarin in reaktie op tweede adressignalen, waarbij genoemde inrichting voor het vervangen van defectieve- normale kolommen in genoemde normale blokken met redundante kolommen wordt gekenmerkt door: . redundante kolomdecodeermiddelen, die reageren op genoemde blokkeuzesignalen en genoemde tweede adressignalen, voor het kiezen van redundante kolommen die overeenkomen met' genoemde defectieve normale kolommen en het.opwekken van redundante bewerkingssignalen; en redundante klokpulsopwekkingsmiddelen, die reageren op genoemde redundante 'bewerkingssignalen, voor het opwekken van een eerste redundant besturingssignaal; waarin genoemde blokdecodeermiddelen keuzesignalen voor decodeermiddelen voor een normale kolom opwekken in reaktie op genoemde eerste adressignalen en genoemd eerste redundante besturingssignaal, en genoemde decodeermiddelen voor een normale kolom worden geblokkeerd door genoemde keuzesignalen voor decodeermiddelen voor een normale kolom bij genoemde vervanging.

6. Halfgeleider-geheugeninrichting, gekenmerkt door: een aantal normale blokken die elk normale geheugencellen bezitten die zijn opgesteld in normale rijen en kolommen; een redundant blok met redundante geheugencellen die zijn opgesteld in redundante rijen en kolommen, waarbij genoemde respektieve redundante kolommen zijn bestemd voor het vervangen van defectieve normale kolommen; middelen die werkzaam verbonden zijn voor het ontvangen van eerste adressignalen en een eerste besturingssignaal, voor het daarvandaan leveren van eerste en tweede keuzesignalen , middelen, behorend bij respektieve genoemde normale blokken, voor het decoderen teneinde normale kolommen daarin te kiezen op reaktie op tweede adressignalen en genoemde tweede keuzesignalen; middelen die werkzaam zijn verbonden voor het ontvangen van genoemde eerste keuzesignalen en genoemde tweede adressignalen, voor het decoderen, wanneer een gekozen normale kolom defectief is, teneinde een redundante kolom te kiezen die daarmee overeenkomt, en voor het verschaffen van redundante bewerkingssignalen; en middelen voor het leveren van genoemd eerste besturingssignaal in reaktie op genoemde redundante bewerkingssignalen, waardoor genoemde middelen voor het decoderen teneinde normale kolommen te kiezen alle geblokkeerd worden bij de vervanging daarvan.