KR980005461A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR980005461A KR980005461A KR1019960022823A KR19960022823A KR980005461A KR 980005461 A KR980005461 A KR 980005461A KR 1019960022823 A KR1019960022823 A KR 1019960022823A KR 19960022823 A KR19960022823 A KR 19960022823A KR 980005461 A KR980005461 A KR 980005461A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor device
- film
- polysilicon layer
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 폴리 실리콘층을 마스크로 사용하여 소자 분리막을 형서하므로써, 파티클로 인한 패턴 불량을 막을 수 잇으며, 질화막을 마스크로 사용할 경우에 발생되는 질화막 리워크로 인한 생산성 감소를 줄이고, 질화막 잔존물을 제거하기 위한 SAC 산화막 공정을 실시하지않으므로서, 액티브 영역을 확장할 수 있는 반도체 소자의 소자 분리막 형성 방법이 개시된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 1f도는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도.
Claims (4)
- 반도체 소자의 소자 분리막 형성 방법에 있어서, 실리콘 기판상에 패드 산화막을 형성하는 단계와, 상기 패드 산화막이 형성된 상부면에 실리콘층을 형성하는 단게와, 상기 폴리 실리콘층을 식각 공정에 의해 패터닝하는 단계와, 상기 패터닝된 폴리 실리콘층을 산화시켜 산화막으로 형성하는 단계와, 상기 산화막을 패터닝하여 필드 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제1항에 있어서, 상기 패드 산화막은 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제1항에 있어서, 상기 폴리 실리콘층은 2500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제1항에 있어서, 상기 필드 산화막은 기판 표면을 정점으로 하부에 45%, 상부에 55%로 형성하도록 하는 반도체 소자의 소자 분리막 형성 방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022823A KR100399905B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022823A KR100399905B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의소자분리막형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005461A true KR980005461A (ko) | 1998-03-30 |
KR100399905B1 KR100399905B1 (ko) | 2003-12-24 |
Family
ID=37422282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960022823A KR100399905B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의소자분리막형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100399905B1 (ko) |
-
1996
- 1996-06-21 KR KR1019960022823A patent/KR100399905B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100399905B1 (ko) | 2003-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980005461A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR930020577A (ko) | 반도체소자의 매립형 콘택영역 형성방법 | |
KR960019654A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR100268902B1 (ko) | 반도체소자의소자격리층형성방법 | |
KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
KR950025954A (ko) | 반도체장치의 소자분리방법 | |
KR970053409A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR970030643A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR950015710A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR980006104A (ko) | 반도체 소자의 트렌치 아이솔레이션 형성 방법 | |
KR960005934A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR19990080467A (ko) | 반도체 소자의 트랜치 형성방법 | |
KR970052897A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR970030800A (ko) | 반도체 소자의 비트라인 형성방법 | |
KR970053388A (ko) | 반도체 장치의 쉘로우 트랜치 아이솔레이션 형성 방법 | |
KR960001884A (ko) | 미세콘택홀 형성방법 | |
KR960026610A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR960002569A (ko) | 금속 배선 얼라인 키 형성 방법 | |
KR970053430A (ko) | Sepox법을 이용한 반도체장치의 소자분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |