KR980006104A - 반도체 소자의 트렌치 아이솔레이션 형성 방법 - Google Patents
반도체 소자의 트렌치 아이솔레이션 형성 방법 Download PDFInfo
- Publication number
- KR980006104A KR980006104A KR1019960026358A KR19960026358A KR980006104A KR 980006104 A KR980006104 A KR 980006104A KR 1019960026358 A KR1019960026358 A KR 1019960026358A KR 19960026358 A KR19960026358 A KR 19960026358A KR 980006104 A KR980006104 A KR 980006104A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- forming
- mask pattern
- trench
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 238000002955 isolation Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000001039 wet etching Methods 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 2
- 238000005498 polishing Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 아이솔레이션 형성 방법을 개시한다. 개시된 반도체 소자의 트렌치 아이솔레이션 형성 방법은 실리콘 기판상에 패드 산화막 및 질화막을 순차적으로 증착하는 단계; 질화막 상에 마스크 패턴을 형성하는 단계; 마스크 패턴의 형태로 질화막을 패터닝 하는 단계; 질화막을 습식 식각하는 단계; 실리콘 기판내에 트렌치를 형성하는 단계; 마스크 패턴으로 사용된 감광막을 스트립하는 단계; 전체 구조물의 상부에 트렌치 매립용 산화막을 증착하는 단계; 및 폴리싱을 실시하여 전체 구조물을 평탄화시키는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 실시예에 따른 반도체 소자의 트렌치 아이솔레이션 형성 방법을 설명하기 위한 단면도.
Claims (2)
- 실리콘 기판상에 패드 산화막 및 질화막을 순차적으로 증착하는 단계; 질화막 상에 마스크 패턴을 형성하는 단계; 마스크 패턴의 형태로 질화막을 패터닝하는 단계; 질화막을 습식 식각하는 단계; 실리콘 기판내에 트렌치를 형성하는 단계; 마스크 패턴으로 사용된 감광막을 스트립하는 단계; 전체 구조물의 상부에 트렌치 매립용 산화막을 증착하는 단계; 및 폴리싱을 실시하여 전체 구조물을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 아이솔레이션 형성 방법.
- 제1항에 있어서, 상기 패드 산화막은 질화막의 습식 식각시 실리콘 기판을 보호하도록 질화막의 패터닝시 일부를 제거하고, 트렌치 형성시 잔류 패드 산화막을 제거하는 것을 특징으로 하는 반도체 소자의 트렌치 아이솔레이션 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026358A KR100245301B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 트렌치 아이솔레이션 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026358A KR100245301B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 트렌치 아이솔레이션 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006104A true KR980006104A (ko) | 1998-03-30 |
KR100245301B1 KR100245301B1 (ko) | 2000-03-02 |
Family
ID=19465090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026358A KR100245301B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 트렌치 아이솔레이션 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100245301B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100897958B1 (ko) * | 2007-10-15 | 2009-05-18 | 주식회사 동부하이텍 | 반도체 장치의 소자 분리막 및 이의 형성방법 |
-
1996
- 1996-06-29 KR KR1019960026358A patent/KR100245301B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100245301B1 (ko) | 2000-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW256941B (en) | Simple planarized trench isolation and field oxide formation using poly-silicon | |
KR970060447A (ko) | 반도체 소자의 아이솔레이션 방법 | |
KR970077486A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
KR980006104A (ko) | 반도체 소자의 트렌치 아이솔레이션 형성 방법 | |
KR960026618A (ko) | 반도체소자의 소자분리 절연막의 제조방법 | |
KR970053432A (ko) | 반도체 장치의 소자분리 방법 | |
KR960019654A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR980005688A (ko) | 반도체 소자의 평탄화 방법 | |
KR950004489A (ko) | 반도체 소자의 격리방법 | |
KR970030643A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR970053430A (ko) | Sepox법을 이용한 반도체장치의 소자분리방법 | |
KR970067707A (ko) | 반도체 소자의 제조방법 | |
KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR980005461A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR950021379A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR940002664A (ko) | 감광막 패턴 형성방법 | |
KR970053458A (ko) | 반도체 소자 분리 방법 | |
KR970067646A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR950012677A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
KR970018151A (ko) | 반도체 장치의 패시베이션막 제거 방법 | |
KR970060450A (ko) | 트렌치를 이용한 반도체 소자의 분리 방법 | |
KR960026610A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR970003813A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR980006094A (ko) | 반도체 소자의 소자분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |