KR960001884A - 미세콘택홀 형성방법 - Google Patents
미세콘택홀 형성방법 Download PDFInfo
- Publication number
- KR960001884A KR960001884A KR1019940014249A KR19940014249A KR960001884A KR 960001884 A KR960001884 A KR 960001884A KR 1019940014249 A KR1019940014249 A KR 1019940014249A KR 19940014249 A KR19940014249 A KR 19940014249A KR 960001884 A KR960001884 A KR 960001884A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- doped
- polysilicon layer
- pattern
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 미세콘택홀 형성방법에 관한 것으로, 종래기술에서 스페이서를 이용한 미세콘택홀 형성시 발생되는 문제점을 해결하기 위하여, 반도체기판 상부에 형성된 하부절연층 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 순차적으로 종착하고 마스크공정으로 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막패턴을 형성한 다음, 상기 두 개의 다결정실리콘막패턴이 갖는 식각선택비 차이를 이용하여 상기 도핑된 다결정실리콘막패턴을 측면식각하고 감광막을 이용하여 상부구조를 평탄화시킨 다음, 상기 두 개의 다결정실리콘막패턴을 제거하고 상기 감광막을 마스크로 하는 상기 하부절연층 식각공정으로 미세콘택홀을 형성함으로써 반도체기판의 신뢰성 및 생산성을 향상시키고 반도체소자의 고집적화를 가능하게 할 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 내지 제5도는 본 발명의 실시예로서 미세콘택홀 형성공정을 도시한 단면도.
Claims (3)
- 미세콘택홀 형성방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 도핑된 다결정실리콘막과 도핑되지 않은 다결정실리콘막을 일정두께 순차적으로 증착하는 공정과, 상기 도핑되지 않은 다결정실리콘막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 도핑되지 않은 다결정실리콘막과 도핑된 다결정실리콘막을 순차적으로 식각함으로써 도핑되지 않은 다결정실리콘막 패턴과 도핑된 다결정실리콘막패턴을 형성하는 공정과, 상기 감광막패턴을 제거하고 습식 또는 건식방법으로 상기 도핑된 다결정실리콘막패턴을 일정두께 측면식각하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 같은 높이로 감광막을 도포하는 공정과, 상기 도핑되지 않은 다결정실리콘막패턴과 도핑된 다결정실리콘막패턴을 건식 또는 습식방법으로 제거하고 상기 감광막을 마스크로 하여 상기 하부절연층을 식각함으로써 상기 반도체기판이 노출시키는 콘택홀을 형성하는 공정을 포함하는 미세콘택홀 형성방법.
- 제1항에 있어서, 상기 습식방법은 도핑된 다결정실리콘막패턴과 도핑되지 않은 다결정실리콘막패턴의 식각선택비 차이를 이용하는 것을 특징으로 하는 미세콘택홀 형성방법.
- 제1항 또는 제2항에 있어서, 상기 습식방법은 HF나 CH3COOH등의 혼합물을 사용하여 실시하는 것을 특징으로 하는 미세콘택홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014249A KR0122508B1 (ko) | 1994-06-22 | 1994-06-22 | 미세콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014249A KR0122508B1 (ko) | 1994-06-22 | 1994-06-22 | 미세콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960001884A true KR960001884A (ko) | 1996-01-26 |
| KR0122508B1 KR0122508B1 (ko) | 1997-11-11 |
Family
ID=19385935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940014249A KR0122508B1 (ko) | 1994-06-22 | 1994-06-22 | 미세콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122508B1 (ko) |
-
1994
- 1994-06-22 KR KR1019940014249A patent/KR0122508B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0122508B1 (ko) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| KR960001884A (ko) | 미세콘택홀 형성방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR960002547A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970003564A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR950027971A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR970008350A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR940016508A (ko) | 경사면을 갖는 반도체 소자의 콘택 제조 방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970053466A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR970016758A (ko) | 중합체(polymer)를 이용한 미세패턴 형성방법 | |
| KR950012677A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR970018049A (ko) | 보조 패턴 방법을 이용한 미세 패턴 형성 방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960002739A (ko) | 반도체 소자의 필드 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |