KR970075681A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR970075681A
KR970075681A KR1019970021314A KR19970021314A KR970075681A KR 970075681 A KR970075681 A KR 970075681A KR 1019970021314 A KR1019970021314 A KR 1019970021314A KR 19970021314 A KR19970021314 A KR 19970021314A KR 970075681 A KR970075681 A KR 970075681A
Authority
KR
South Korea
Prior art keywords
conductor
forming
interlayer insulating
insulating layer
wiring
Prior art date
Application number
KR1019970021314A
Other languages
English (en)
Other versions
KR100244783B1 (ko
Inventor
신야 이또
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970075681A publication Critical patent/KR970075681A/ko
Application granted granted Critical
Publication of KR100244783B1 publication Critical patent/KR100244783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

층간 절연층은 반도체 기판상에 형성되고 배선형의 그루브(groove)는 층간 절연층내에 형성된다. 그 후, 그루브는 컨덕터와 함께 매입된다. 컨덕터의 일부는 마스크 재료로 피복되고, 또한 마스크 재료로 피복되지 않는 컨덕터는 리세스(recess)를 형성하기 위해 예칭된다. 따라서, 제1배선은 리세스하의 컨덕터의 일부분으로 한정되고, 또한 배선부와 접속된 주상 돌기는 제1배선사에서 리세스의 측면을 한정된다. 절연층은 주상돌기의 상부면을 제외하고는 리세스내에 매입되었다. 주상 돌기의 노출된 상부면의 적어도 일부분을 피복하는 제2배선이 형성된다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 종래 반도체 장치의 배선 평면도이고, 제1도에 상당하는 선 A-A를 따른 단면도, 제3a도 내지 제3g도는 연속적인 순서로 반도체 장치의 종래 제조 공정의 단계를 도시한 단면도.

Claims (10)

  1. 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막에서 배선 형상의 그루브를 형상하는 단계와, 상기 그루브내에 컨덕터를 매입하는 단계와, 마스킹 재료로 상기 컨덕터의 일부를 피복하는 단계와, 마스크로서 상기 마스킹 재료를 취하는 리세스를 형성하기 위해 컨덕터의 일부분을 제거함으로써, 상기 리세스 아래의 상기 컨덕터 하부의 일부에서 제1배선을 한정하고 상기 제1배선상의 상기 리세스 측벽에서 주상 돌기를 한정하는 단계와, 상기 주상 돌기의 상부 표면을 제외한 상기 리세스에서 층간 절연층을 매입하는 단계와, 또한 상기 주상 돌기의 노출된 상부 표면의 적어도 일부분을 피복하는 제2배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 마스킹 재료는 상기 주상 돌기가 형성되는 영역에서 상기 제1배선의 폭보다 큰폭이 제공된 형태를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 그루브에서 상기 컨덕터를 매입하는 단계는, 상기 그루브에서 제1컨덕터층을 매입하는 단계 및 상기 그루브내의 상기 제1컨덕터층상에서 상기 제1컨덕터보다 더 큰 에칭 속도를 갖는 제2컨덕터층을 매입하는 단계를 포함하고, 또한 상기 컨덕터의 일부분을 제거하는 단계는 선택적 에칭 방법에 의해 단지 상기 제2컨덕터층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 컨덕터는 알루미늄, 구리, 텅스텐 및 다결정 실리콘으로 이루어진 군으로부터 선택된 한 종류의 금속인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 제1컨덕터는 비전해 도금에 의해 형성된 구리와, 선택적 CVD로 형성된 구리와, 텅스텐 및 다결정 실리콘으로 이루어진 군으로부터 선택된 한 종료의 금속인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제3항에 있어서, 상기 제2컨덕터층은 알루미늄, 구리, 텅스텐 및 다결정 실리콘으로 이루어진 군으로부터 선택된 한 종료의 금속인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 층간 절연층을 형성하는 단계는 상기 반도체 기판상에 층간 절연층을 형성하는 단계를 포함하고, 또한 상기 그루브를 형성하는 단계는, 상기 층간 절연층상에 레지스트를 형성하는 단계와 마스크로서 상기 레지스트를 취한 상기 층간 절연층의 이방성 에칭을 행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 그루브에서 상기 컨덕터를 매입하는 단계는, CVD에 의해 상기 그루브에서 컨덕터층을 매입하는 단계와, CMP에 의해 상기 층간 절연막의 고도와 동일 고도로 컨덕터층을 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 리세스에서 상기 절연층을 매입하는 단계는, 전체 표면 상단에 층간 절연층을 형성하는 단계와, CMP에 의해 상기 층간 절연막의 고도와 동일 고도로 층간 절연층의 표면을 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 제2배선을 형성하는 단계는, 전체 표면 상단에 컨덕터층을 형성하는 단계와, 상기 컨덕터층에 레지스트를 형성하는 단계와, 또한 마스크로서 상기 레지스트를 취하는 상기 컨덕터층의 에칭에 의해 제2배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970021314A 1996-05-29 1997-05-28 반도체 장치의 제조방법 KR100244783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8135530A JP3068462B2 (ja) 1996-05-29 1996-05-29 半導体装置の製造方法
JP96-135530 1996-05-29

Publications (2)

Publication Number Publication Date
KR970075681A true KR970075681A (ko) 1997-12-10
KR100244783B1 KR100244783B1 (ko) 2000-03-02

Family

ID=15153932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021314A KR100244783B1 (ko) 1996-05-29 1997-05-28 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US5773365A (ko)
EP (1) EP0810651A3 (ko)
JP (1) JP3068462B2 (ko)
KR (1) KR100244783B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943365B2 (en) * 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
US6352917B1 (en) * 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
KR20020086098A (ko) * 2001-05-11 2002-11-18 아남반도체 주식회사 다층 배선의 콘택 구조 및 그 형성 방법
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
JP5931428B2 (ja) * 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
US11101175B2 (en) 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US11205591B2 (en) 2020-01-09 2021-12-21 International Business Machines Corporation Top via interconnect with self-aligned barrier layer
US11244897B2 (en) 2020-04-06 2022-02-08 International Business Machines Corporation Back end of line metallization
US11189528B2 (en) 2020-04-22 2021-11-30 International Business Machines Corporation Subtractive RIE interconnect
US11361987B2 (en) 2020-05-14 2022-06-14 International Business Machines Corporation Forming decoupled interconnects
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656654A (en) * 1979-10-15 1981-05-18 Fujitsu Ltd Manufacture of semiconductor device
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5055426A (en) * 1990-09-10 1991-10-08 Micron Technology, Inc. Method for forming a multilevel interconnect structure on a semiconductor wafer
JPH04186627A (ja) * 1990-11-16 1992-07-03 Mitsubishi Electric Corp 半導体装置
JP3123092B2 (ja) * 1991-03-06 2001-01-09 日本電気株式会社 半導体装置の製造方法
JPH05102314A (ja) * 1991-03-20 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の多層配線形成方法
JPH04303943A (ja) * 1991-03-30 1992-10-27 Nec Corp 半導体装置の製造方法
US5453154A (en) * 1991-10-21 1995-09-26 National Semiconductor Corporation Method of making an integrated circuit microwave interconnect and components
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JPH0637190A (ja) * 1992-07-14 1994-02-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH0758204A (ja) * 1993-08-17 1995-03-03 Nippon Steel Corp 半導体装置の製造方法
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure

Also Published As

Publication number Publication date
KR100244783B1 (ko) 2000-03-02
JPH09321138A (ja) 1997-12-12
EP0810651A3 (en) 1998-09-30
JP3068462B2 (ja) 2000-07-24
US5773365A (en) 1998-06-30
EP0810651A2 (en) 1997-12-03

Similar Documents

Publication Publication Date Title
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
KR970075681A (ko) 반도체 장치의 제조 방법
KR100442867B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성방법
US5924006A (en) Trench surrounded metal pattern
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100256525B1 (ko) 배선 사이에 끼워진 캐비티를 가진 반도체 장치의 제조 방법
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR0179838B1 (ko) 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
KR970063677A (ko) 멀티레벨 상호 접속 반도체 장치와 제조 방법
KR100741587B1 (ko) 구리 금속배선의 더미 패턴 삽입방법
KR970003718B1 (ko) 금속배선 형성방법
KR100524907B1 (ko) 반도체장치의 금속배선 형성방법
KR100224777B1 (ko) 반도체 소자의 콘택 및 라인 형성방법
KR20030054745A (ko) 반도체 소자의 콘택 영역 형성 방법
KR100318271B1 (ko) 반도체 소자의 금속배선 형성방법
KR980005436A (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법
KR100205341B1 (ko) 반도체 장치의 배선형성 방법
WO2001099184A2 (en) Dual damascene process utilizing a low-k dual dielectric
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법
KR20000033431A (ko) 구리 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee