KR970060421A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970060421A
KR970060421A KR1019960039959A KR19960039959A KR970060421A KR 970060421 A KR970060421 A KR 970060421A KR 1019960039959 A KR1019960039959 A KR 1019960039959A KR 19960039959 A KR19960039959 A KR 19960039959A KR 970060421 A KR970060421 A KR 970060421A
Authority
KR
South Korea
Prior art keywords
circuit portion
semiconductor memory
peripheral circuit
memory circuit
semiconductor device
Prior art date
Application number
KR1019960039959A
Other languages
English (en)
Other versions
KR100256169B1 (ko
Inventor
유키오 마키
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970060421A publication Critical patent/KR970060421A/ko
Application granted granted Critical
Publication of KR100256169B1 publication Critical patent/KR100256169B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[과제]
반도체 메모리부와, 바이폴라 트랜지스터를 포함하는 주변회로부를 구비한 반도체 장치에 있어서, 설계요건에 따라서 특성이 다른 복수의 바이폴라 트랜지스터를, 제조공정의 증가를 억제하여 효과적으로 제조한다.
[해결수단]
반도체 메모리부와, 주변회로부의 바이폴라 트랜지스터의 제조에 있어서, 반도체 메모리부의 층간 절연막에 대하는 구멍부 형성의 복수의 단계 대응하여, 주변부에서 바이폴라 트랜지스터 형성용의 복수의 구멍부를 설치하여, 이 구멍부의 영역에 특성이 다른 바이폴라 트랜지스터를 형성한다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제14도는 본 발명의 실시의 형태2에 의한 반도체 장치의 제조방법을 도시한 도면.

Claims (4)

  1. 반도체 메모리를 포함하는 반도체 기억회로부와 이 반도체 기억회로부의 주변의 배치된 주변회로부를 가지는 반도체 장치의 제조에 있어서, 상기 반도체 기억회로부에서 레지스트 패턴을 통해 절연막에 선택적으로 구멍부를 설치하는 하나의 공정과 동시에, 상기 주변회로부에서 레지스트 패턴을 통해 절연막에 선택적으로 복수의 구멍부를 설치하고, 상기 주변회로부 및/또는 상기 반도체 기억회로부의 복수의 구멍부의 영역에 서로 특성이 다른 바이폴라 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 반도체 메모리를 포함하는 반도체 기억회로부와 이 반도체 기억회로부의 주변의 배치된 주변회로부를 가지는 반도체 장치의 제조에 있어서, 상기 주변회로부에서 레지스트 패턴을 통해 절연막에 선택적으로 동시에 복수의 구멍부를 설치하여, 이 복수의 구멍부의 영역에 서로 특성이 다른 바이폴라 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 반도체 메모리를 포함하는 반도체 기억회로부와 이 반도체 기억회로부의 주변에 배치된 주변회로부를 가지는 반도체 장치의 제조에 있어서, 상기 반도체 기억회로부에서, 다른 제조단계에 각각에 대응하여, 상기 주변회로부에서 레지스트 패턴을 통해 절연막에 선택적으로 구멍부를 설치하고, 상기 주변회로부 및/또는 반도체 기억회로부의 이들의 구멍부의 영역에 서로 특성이 다른 바이폴라 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 반도체 메모리를 포함하는 반도체 기억회로부와 이 반도체 기억회로부의 주변에 배치된 주변회로부를 가지는 반도체 장치의 제조에 있어서, 상기 주변회로부에서, 다른 제조단계로 레지스트 패턴을 통해서 절연막에 선택적으로 다른 구멍부를 설치하며, 이들 다른 구멍부의 영역에 서로 특성이 다른 바이폴라 트랜지스터를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960039959A 1996-01-16 1996-09-14 반도체 장치 및 그 제조방법 KR100256169B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP516196 1996-01-16
JP96-005161 1996-01-16

Publications (2)

Publication Number Publication Date
KR970060421A true KR970060421A (ko) 1997-08-12
KR100256169B1 KR100256169B1 (ko) 2000-05-15

Family

ID=11603533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039959A KR100256169B1 (ko) 1996-01-16 1996-09-14 반도체 장치 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100256169B1 (ko)
DE (1) DE19638431A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN141922B (ko) * 1974-08-19 1977-05-07 Rca Corp
JPS5138983A (ko) * 1974-09-30 1976-03-31 Hitachi Ltd
CA1056070A (en) * 1975-02-25 1979-06-05 General Electric Company Method of making an ic structure having both power and signal components
US4535531A (en) * 1982-03-22 1985-08-20 International Business Machines Corporation Method and resulting structure for selective multiple base width transistor structures
JPS60117765A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS63140567A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR100256169B1 (ko) 2000-05-15
DE19638431A1 (de) 1997-07-24

Similar Documents

Publication Publication Date Title
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
KR920010922A (ko) 반도체기억장치 및 그 제조방법
KR950704814A (ko) 층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same)
KR950001901A (ko) 콘택홀 제조방법
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR930001413A (ko) 반도체기억장치 및 그 제조 방법
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR970060421A (ko) 반도체 장치 및 그 제조방법
KR890013771A (ko) 반도체장치
KR890007406A (ko) 고밀도 집적회로
KR900001005A (ko) 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법
KR970077536A (ko) 반도체 집적회로장치의 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR950026000A (ko) 반도체 메모리장치 및 그 제조방법
KR920003532A (ko) 마스터 슬라이스 방식에 있어서의 반도체집적회로의 제조방법
KR970003508A (ko) 반도체소자의 제조방법
KR950030357A (ko) 반도체 메모리장치 제조방법
KR960032737A (ko) 반도체 메모리장치
KR980012555A (ko) 반도체 소자의 제조 방법
KR940001437A (ko) 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조
KR960039288A (ko) 반도체장치 제조방법
KR970060476A (ko) 반도체 장치 및 그의 제조 방법
KR960036059A (ko) 반도체 메모리장치의 금속배선 및 그 제조방법
KR970053095A (ko) 반도체 집적회로의 설계방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee