KR970060214A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970060214A
KR970060214A KR1019960035946A KR19960035946A KR970060214A KR 970060214 A KR970060214 A KR 970060214A KR 1019960035946 A KR1019960035946 A KR 1019960035946A KR 19960035946 A KR19960035946 A KR 19960035946A KR 970060214 A KR970060214 A KR 970060214A
Authority
KR
South Korea
Prior art keywords
data
input
output
circuits
data transmission
Prior art date
Application number
KR1019960035946A
Other languages
English (en)
Other versions
KR100256159B1 (ko
Inventor
사토시 에토
마사토 마츠미야
슈사쿠 야마구치
도시카즈 나카무라
히데키 가노
아야코 기타모토
미츠히로 히가시호
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR970060214A publication Critical patent/KR970060214A/ko
Application granted granted Critical
Publication of KR100256159B1 publication Critical patent/KR100256159B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 다른 어드레스를 가지며, 복수 비트의 병렬 데이타의 입출력이 행해지는 복수의 메모리 셀 영역을 배열하는 동시에, 리랙스트(relaxed) 센스 증폭기 방식을 채용하는 반도체 기억장치(예컨대, DRAM)에 관한 것으로, 복잡한 프로그램을 작성하지 않아도 메모리 셀사이의 간섭시험을 용이하게 행할 수 있고, 또한 메모리 블록 및 센스 증폭기열이 배열된 코어부의 회로 레이아웃에 부담을 끼치지 않으며, 칩 면적의 증대를 초래하지 않도록 하기 위해 센스 버퍼 기록(write) 증폭기열(61)과 데이타 입출력 회로(70)와의 사이에 데이타 전송로 전환회로(200)를 설치한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 제1형태의 주요부의 회로구성을 도시하는 도면.
제2도는 본 발명의 실시예의 제1형태가 설치하는 데이타 전송로 전환회로의 회로구성을 도시하는 도면.
제3도는 본 발명의 실시예의 제1형태가 설치하는 데이타 전송로 전환회로를 구성하는 전환 스위치 회로의 회로구성을 도시하는 도면.

Claims (12)

  1. 다른 어드레스를 가지며, 복수 비트의 병렬 데이타의 입출력이 행해지는 복수의 메모리 셀 영역을 배열한 메모리 셀 영역열과, 상기 복수 비트의 병렬 데이타의 전송을 행하는 복수의 제1 데이타 전송선로와, 상기 복수 비트의 병렬 데이타가 입출력되는 복수의 데이타 입출력 단자를 갖는 반도체 기억장치에 있어서, 상기 복수의 제1 데이타 전송선로와, 상기 복수의 데이타 입출력 단자와의 사이에 데이타 전송로의 일부를 전환하는 데이타 전송로 전환회로를 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 데이타 전송로 전환회로는 상기 복수의 데이타 입출력 단자 각각이 데이타의 입출력에 있어서 각 메모리 셀 영역에 위치적으로 대응하는 메모리 셀에 대응하도록 데이타 전송로를 전환할 수 있도록 구성되어 있는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 메모리 셀 영역열은 메모리 셀이 접속되며 제1방향으로 연장되는 제2 데이타 전송선로를 상기 제1방향과 직교하는 제2방향에 배열하여 이루어진 제1, 제2…제n의 어드레스를 갖는 제1, 제2…제n의 메모리 셀 영역을 상기 제1방향으로 배열하여 이루어진 메모리 셀 영역별 또는 상기 제1, 제2…제n의 어드레스를 갖는 제1, 제2…제n의 메모리 셀 영역을 상기 제1방향으로 배열하여 이루어진 메모리 셀 영역열을 상기 제1방향으로 배열하여 이루어진 메모리 셀 영역열으로 각 메모리 셀 영역의 상기 제2 데이타 전송선로에 대하여 센스 증폭기를 일단측 및 타단측에 교대로 배열하며; 메모리 셀 영역에 사이에 삽입한 센스 증폭기는 양측의 메모리 셀 영역에 공용되도록 센스 증폭기를 배열하여 각 메모리 셀 영역을 사이에 삽입되도록 상기 제2방향에 설치된 복수의 센스 증폭기열과 각 센스 증폭기열에 대응하여 설치되고, 각 센스 증폭기열 내의 센스 증폭기에 공용되는 복수의 제3 데이타 전송선로를 가지며; 상기 복수의 제1 데이타 전송선로 각각은 상기 복수의 제2 데이타 전송선로중 복수의 제2 데이타 전송선로에 공용되도록 구성되어 있는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항 또는 제2항에 있어서, 독출시에 상기 복수의 제1 데이타 전송선로를 전송되어 오는 데이타를 독출하는 복수의 독출회로와, 상기 복수의 독출회로의 출력을 입력하고 출력 데이타를 상기 복수의 데이타 입출력 단자에 출력하는 복수의 데이타 출력 버퍼를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 독출회로의 일부와 상기 복수의 데이타 출력 버퍼의 일부의 사이에 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항 또는 제2항에 있어서, 기록시에 상기 복수의 데이타 입출력 단자에 입력되는 입력 데이타를 입력하는 복수의 데이타 입력 버퍼와, 상기 복수의 데이타 입력 버퍼의 출력을 입력하고 상기 복수의 제1 데이타 전송선로에 데이타를 출력하는 복수의 기록회로를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 데이타 입력 버퍼의 일부와 상기 복수의 기록회로의 일부의 사이에 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  6. 제1항 또는 제2항에 있어서, 독출시에 상기 복수의 제1 데이타 전송선로를 전송되어 오는 데이타를 독출하는 복수의 독출회로와, 상기 복수의 독출회로의 출력을 입력하고 출력 데이타를 상기 복수의 데이타 입출력 단자에 출력하는 복수의 데이타 출력 버퍼를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 제1 데이타 전송선로의 일부와 상기 복수의 독출회로의 일부의 사이에 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  7. 제1항 또는 제2항에 있어서, 기록시에 상기 복수의 데이타 입출력 단자에 입력되는 입력 데이타를 입력하는 복수의 데이타 입력 버퍼와, 상기 복수의 데이타 입력 버퍼의 출력을 입력하고 상기 복수의 제1 데이타 전송선로에 데이타를 출력하는 복수의 기록회로를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 기록회로의 일부와 상기 복수의 제1 데이타 전송선로의 일부와의 사이에 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  8. 제1항 도는 제2항에 있어서, 독출시에 상기 복수의 제1 데이타 전송선로를 전송되어 오는 데이타를 독출하는 복수의 독출회로와, 상기 복수의 독출회로의 출력을 입력하고 출력 데이타를 상기 복수의 데이타 입출력 단자에 출력하는 복수의 데이타 출력 버퍼를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 독출회로 중 일부의 독출회로의 출력측 또는 입력측에 독출회로의 일부로서 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  9. 제1항 또는 제2항에 있어서, 기록시에 상기 복수의 데이타 입출력 단자에 입력되는 입력 데이타를 입력하는 복수의 데이타 입력 버퍼와, 상기 복수의 데이타 입력 버퍼의 출력을 입력하고 상기 복수의 제1 데이타 전송선로에 데이타를 출력하는 복수의 기록회로를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 기록회로중 일부의 기록회로의 입력측 또는 출력측에 기록회로의 일부로서 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  10. 제1항 또는 제2항에 있어서, 독출시에 상기 복수의 제1 데이타를 전송선로를 전송되어 오는 데이타를 독출하는 복수의 독출회로와, 상기 복수의 독출회로의 출력을 입력하고 출력 데이타를 상기 복수의 데이타 출력 단자에 출력하는 복수의 데이타 출력 버퍼를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 데이타 출력 버퍼중 일부의 데이타 출력 버퍼의 입력측에 데이타 출력 버퍼의 일부로서 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  11. 제1항 또는 제2항에 있어서, 기록시에 상기 복수의 데이타 입출력 단자에 입력되는 입력 데이타를 입력하는 복수의 데이타 입력 버퍼와, 상기 복수의 데이타 입력 버퍼의 출력을 입력하고 상기 복수의 제1 데이타 전송선로에 데이타를 출력하는 복수의 기록회로를 가지며; 상기 데이타 전송로 전환회로의 일부는 상기 복수의 데이타 입력 버퍼중 일부의 데이타 입력 버퍼의 출력측에 데이타 입력 버퍼의 일부로서 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  12. 제1항 또는 제2항에 있어서, 상기 데이타 전송로 전환회로에서의 전환동작을 제어하는 데이타 전송로 전환 신호로서 어드레스 신호 또는 어드레스 신호에 준하는 신호를 사용하는 것을 특징으로 하는 반도체 기억장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960035946A 1996-01-12 1996-08-28 반도체 기억장치 KR100256159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00350296A JP3603440B2 (ja) 1996-01-12 1996-01-12 半導体記憶装置
JP96-003502 1996-01-12

Publications (2)

Publication Number Publication Date
KR970060214A true KR970060214A (ko) 1997-08-12
KR100256159B1 KR100256159B1 (ko) 2000-05-15

Family

ID=11559138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035946A KR100256159B1 (ko) 1996-01-12 1996-08-28 반도체 기억장치

Country Status (3)

Country Link
US (1) US6512717B2 (ko)
JP (1) JP3603440B2 (ko)
KR (1) KR100256159B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443714B1 (en) * 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
JP5599560B2 (ja) * 2008-11-27 2014-10-01 富士通セミコンダクター株式会社 半導体メモリ
US9934827B2 (en) 2015-12-18 2018-04-03 Intel Corporation DRAM data path sharing via a split local data bus
US10083140B2 (en) 2015-12-18 2018-09-25 Intel Corporation DRAM data path sharing via a segmented global data bus
US9965415B2 (en) * 2015-12-18 2018-05-08 Intel Corporation DRAM data path sharing via a split local data bus and a segmented global data bus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280448A (en) * 1987-11-18 1994-01-18 Sony Corporation Dynamic memory with group bit lines and associated bit line group selector
JP2780354B2 (ja) * 1989-07-04 1998-07-30 富士通株式会社 半導体メモリ装置
JP3242101B2 (ja) * 1990-10-05 2001-12-25 三菱電機株式会社 半導体集積回路
JPH0676598A (ja) * 1992-08-28 1994-03-18 Mitsubishi Electric Corp 半導体記憶装置
US5528550A (en) * 1993-05-28 1996-06-18 Texas Instruments Incorporated Apparatus, systems and methods for implementing memory embedded search arithmetic logic unit
US5440523A (en) 1993-08-19 1995-08-08 Multimedia Communications, Inc. Multiple-port shared memory interface and associated method
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system

Also Published As

Publication number Publication date
JPH09198898A (ja) 1997-07-31
JP3603440B2 (ja) 2004-12-22
US6512717B2 (en) 2003-01-28
KR100256159B1 (ko) 2000-05-15
US20020054525A1 (en) 2002-05-09

Similar Documents

Publication Publication Date Title
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
US4796224A (en) Layout for stable high speed semiconductor memory device
KR880013168A (ko) 반도체 기억장치
KR860002155A (ko) 반도체 장치
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
KR970060214A (ko) 반도체 기억장치
KR940006264A (ko) 반도체 메모리 회로
EP0276852B1 (en) Random access memory device with nibble mode operation
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR970023369A (ko) 반도체 메모리 및 그 테스트 회로, 메모리 시스템 및 데이타 전송 시스템
KR100282385B1 (ko) 이중 더미 워드선
KR960003591B1 (ko) 반도체 기억 장치
KR0154756B1 (ko) 반도체 메모리 장치의데이타 입출력 제어회로
KR940004819A (ko) 반도체 집적회로 장치
JPH02247890A (ja) 半導体記憶装置
KR910017423A (ko) 반도체 메모리 장치
KR950002042A (ko) 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치
EP0120485A2 (en) Memory system
KR100308066B1 (ko) 데이터 버스 라인 제어회로
KR100489355B1 (ko) 노이즈감소를위한메모리소자
KR100510443B1 (ko) 반도체 메모리 장치
KR100622764B1 (ko) 분할된 입/출력 라인 구조를 갖는 반도체 메모리 장치
KR100218737B1 (ko) 반도체 메모리 장치의 2차 센스 앰프를 이용한 컬럼 패스 회로도
KR100227269B1 (ko) 반도체 메모리 장치
KR100558478B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17