KR970054219A - 이이피롬 제조 방법 - Google Patents

이이피롬 제조 방법 Download PDF

Info

Publication number
KR970054219A
KR970054219A KR1019950050095A KR19950050095A KR970054219A KR 970054219 A KR970054219 A KR 970054219A KR 1019950050095 A KR1019950050095 A KR 1019950050095A KR 19950050095 A KR19950050095 A KR 19950050095A KR 970054219 A KR970054219 A KR 970054219A
Authority
KR
South Korea
Prior art keywords
oxide layer
layer
gate
forming
exposed
Prior art date
Application number
KR1019950050095A
Other languages
English (en)
Other versions
KR100358141B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050095A priority Critical patent/KR100358141B1/ko
Publication of KR970054219A publication Critical patent/KR970054219A/ko
Application granted granted Critical
Publication of KR100358141B1 publication Critical patent/KR100358141B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기판(11) 상에 제1게이트 산화층(12), 포리실리콘층(13), 질화층(14)이 차례로 적충된 구조의 선택 게이트를 형성하는 단계를 포함하는 이이피롬 제조 방법에 있어서, 전체 구조의 표면으 ㄹ따라 제1산화층(15)을 형성하는 제1단계; 상기 선택 게이트의 한 쪽 측벽 부위의 상기 제1산화층(17)을 형성한 후, 블랭킷 식각하여 상기 선택 게이트 측벽에 산화층 스페이서(18)을 형성하는 제 3단계; 전체구조 표면을 따라 제2게이트 산하층(19), 제2폴리실리콘층(20), 유전층(21), 제3폴리실리콘층(22)이 차례로 적충되었으며, 상기 터널 도핑 영역을 중심으로 좌우로 상기 기판 및 선택 게이트를 일정 폭 뒤덮는 구조의 플로팅 게이트 및 제어 게이트를 형성하는 제 4단계를 포함하는 것을 특징으로 하는 이이피롬 제조 방법에 관한 것으로, 선택 게이트, 플로팅 게이트, 제어 게이트를 적충시켜 형성함으로써, 셀당 집적도를 향상시키고, 이에 따라 제품의 제조 수율 및 전기적 특성을 향상시킬 수 있도록 한 것이다.

Description

이이피롬 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2C도 내지 제2F도는 본 발명의 일실시예에 따른 이이피롬의 제조 과정도.

Claims (6)

  1. 반도체 기판 상에 제1게이트 산화층, 제1폴리실리콘층, 질화층이 차례로 적충된 구조의 선택 게이트를 형성하는 단계를 포함하는 이이피롬 제조 방법에 있어서, 전체 구조의 표면을 따라 제1산화층을 형성하는 제1단계; 상기 선택 게이트의 한 쪽 측벽 부위의 상기 제1산화층을 제거한 후, 노출되는 기판에 터널 도핑 영역을 형성하는 제2단계; 전체구조 표면을 따라 제2산화층을 형성한 후, 블랭킷 식각하여 상기 선택 게이트 측벽에 산화층 스페이서를 형성하는 제3단계; 전체구조 표면을 따라 제2게이트 산화층, 제2폴리실리콘층, 유전층, 제3 폴리실리콘층이 차례로 적충되었으며, 상기 터널 도핑 영역을 중심으로 좌우로 상기 기판 및 선택 게이트를 일정 폭 뒤덮는 구조의 플로팅 게이트 및 제어 게이트를 형성하는 제4단계; 및 소스/드레인 형성을 위한 이온 주입 공정을 수행한 후, 어닐 공정을 수행하는 제5단계를 포함하는 것을 특징으로 하는 이이피롬 제조 방법.
  2. 제1항에 있어서, 상기 제2단계는 전체구조 상부에 감광층을 형성한 후, 포토마스크를 이용하여 상기 감광층의 소정 부위를 노광하고, 노광된 상기 감광층을 상기 선택 게이트 상부 부위의 상기 제1산화층 표면이 노출 될 때 까지 애치백하는 단계; 노출된 상기 제1산화층을 식각한 후, 터널 도핑 영역을 형성하기 위한 이온 주입공정을 노출된 상기 기판에 대하여 수행하는 단계; 및 상기 감광층을 제거한 후, 어닐 공정을 수행하여 상기 이온 주입으로 손상된 격자를 보상하는 단계를 포함하는 것을 특징으로 하는 이이피롬 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1및 제2산화층은 불순물의 확산에 의해 상기 터널 도핑 영역과 상기 플로팅 게이트가 중첩이되는 폭을 적어도 1000A 이상 확보하기 위하여 그 두께가 결정되는 것을 특징으로 하는 이이피롬 제조 방법.
  4. 제 3항에 있어서, 상기 제1산화층은 1000 내지 2000A의 두께로 형성되는 것을 특징으로 하는 이이피롬 제조 방법.
  5. 제 4항에 있어서, 상기 제1산화층의 식각은 습식 식각법으로 수행되는 것을 특징으로 하는 이이피롬 제조 방법.
  6. 제 4항에 있어서, 상기 제2산화층은 500 내지 1000A의 두께로 형성되는 것을 특징으로 하는 이이피롬 제조 방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050095A 1995-12-14 1995-12-14 이이피롬제조방법 KR100358141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050095A KR100358141B1 (ko) 1995-12-14 1995-12-14 이이피롬제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050095A KR100358141B1 (ko) 1995-12-14 1995-12-14 이이피롬제조방법

Publications (2)

Publication Number Publication Date
KR970054219A true KR970054219A (ko) 1997-07-31
KR100358141B1 KR100358141B1 (ko) 2003-01-29

Family

ID=37490391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050095A KR100358141B1 (ko) 1995-12-14 1995-12-14 이이피롬제조방법

Country Status (1)

Country Link
KR (1) KR100358141B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101713B2 (ja) * 1988-06-07 1995-11-01 三菱電機株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
KR100358141B1 (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
KR960026896A (ko) 플래쉬 이이피롬(flash eeprom) 셀 및 그 제조방법
KR970077229A (ko) 반도체 장치의 제조 방법
KR100199381B1 (ko) 플래쉬 이이피롬 셀 제조 방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
JPH10229178A (ja) 半導体装置の製造方法
KR970054219A (ko) 이이피롬 제조 방법
KR100579850B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
KR100807075B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100344825B1 (ko) 반도체소자의 제조방법
KR100219069B1 (ko) 반도체장치 제조방법
KR0146633B1 (ko) 플래쉬 이이피롬 셀 제조방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR0142602B1 (ko) 플래쉬 이이피롬 소자의 제조방법
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR100358140B1 (ko) 플래쉬메모리제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR100335777B1 (ko) 플래쉬이이피롬셀제조방법
KR100618692B1 (ko) 게이트산화막 제조방법
JPH0897303A (ja) 半導体記憶装置の製造方法
KR0148331B1 (ko) 고집적 이이피롬 소자 제조 방법
TW476109B (en) Manufacturing method of floating gate
KR970003801A (ko) 반도체 소자의 제조방법
KR970054230A (ko) 플래쉬 이이피롬 및 그의 제조방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR970003704A (ko) 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee