KR970051334A - 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법 - Google Patents

불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법 Download PDF

Info

Publication number
KR970051334A
KR970051334A KR1019950048347A KR19950048347A KR970051334A KR 970051334 A KR970051334 A KR 970051334A KR 1019950048347 A KR1019950048347 A KR 1019950048347A KR 19950048347 A KR19950048347 A KR 19950048347A KR 970051334 A KR970051334 A KR 970051334A
Authority
KR
South Korea
Prior art keywords
program
high voltage
level
voltage
erase
Prior art date
Application number
KR1019950048347A
Other languages
English (en)
Other versions
KR0185611B1 (ko
Inventor
이성수
김진기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950048347A priority Critical patent/KR0185611B1/ko
Priority to TW085114723A priority patent/TW391008B/zh
Priority to US08/762,495 priority patent/US5801989A/en
Priority to JP33126696A priority patent/JP3648003B2/ja
Publication of KR970051334A publication Critical patent/KR970051334A/ko
Application granted granted Critical
Publication of KR0185611B1 publication Critical patent/KR0185611B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
불휘발성 반도체 메모리 장치의 고전압 레벨 최적화 회로 및 그 방법.
2. 발명이 해결하려고 하는 기술적 과제
메모리 쎌의 소거나 프로그램 동작 모우드에서 필요한 고전압 레벨을 최적화하여 소거 또는 프로그램동작에 걸리는 시간을 최적화할 수 있는 불휘발성 반도체 메모리장치를 제공함에 있다.
3. 발명의 해결방법의 요지
동일 메모리 쎌에 대한 소거 및 소거검증동작 또는 프로그램 검증동작이 연속적으로 이루어지는 이이피롬은 상기 소거 또는 프로그램동작이 반복될 때마다 소거전압 또는 프로그램 전압을 시작레벨부터 점차 높여 공급하기 위하 승압레벨 제어신호를 출력하는 푸르횟수 계수회로와, 상기 승압레벨 제어신호에 응답하여 출력고전압이 점차 높아지는 고전압 발생회로와, 커팅가능한 다수의 퓨즈소자들을 가지며 동작 테스트 모우드시 인가되는 어드레스에 응답하여 상기 시작레벨을 변화시키기 위한 다수의 트리밍용 신호들을 상기 루프횟수 계수회로에 제공하며 상기퓨즈소자들중 테스트의 결가로써 선택된 퓨즈의 커팅에 의해 실제의 동작모우드시딥하여 상기 루프횟수 계수회로에 제공하는 셋팅수단을 가진다.
4. 발명의 중요한 용도
콤퓨터등에 사용되는 영구 메모리.
※ 선택도 : 제1도

Description

불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 고전압 레벨 최적화 회로의 블럭도,
제2도는 본 발명의 실시예에 따른 최적화 테스트의 동작제어 흐름도,
제3도는 본 발명에 실시예에 따른 메모리의 프로그램 동작에 대한 플로우챠트.

Claims (7)

  1. 다수의 플로팅게이트형의 메모리쎌들과, 선택된 복수개의 메모리쎌들을 프로그램하기 위한 프로그램수단과, 상기 선택된 복수개의 메모리쎌들이 성공적으로 프로그램되었는지를 판단하기 위한 프로그램검증수단을 가지는 불휘발성 반도체메모리에 있어서, 상기 프로그램동작이 반복될 때마다 프로그램 전압을 시작레벨부터 점차높여 공급하기 위한 승압레벨 제어신호를 출력하는 루프횟수 계수회로와, 상기 승압레벨 제어신호에 응답하여 출력고전압이 점차 높아지는 고전압 발생회로와, 커팅가능한 다수의 퓨즈소자들을 가지며 동작 테스트 모우드시 인가되는 어드레스에 응답하여 상기 시작레벨을 변화시키기 위한 다수의 트리밍용 신호들을 상기 루프횟수 계수회로에 제공하며 상기 퓨즈소자들중 테스트의 결과로써 선택된 퓨즈의 커팅에 의해 실제의 동작모우드시 설정된 모우드의 동작시간에 적합한 시작레벨을 고정적으로 셋팅하기 위한 셋팅용 신호를 상기 어드레스에 응답하여 상기 루프횟수 계수회로에 제공하는 셋팅수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 동일 메모리 쎌에 대한 소거 및 소거검증동작 또는 프로그램 및 프로그램 검증동작이 연속적으로 이루어지는 이이피롬에 있어서, 상기 소거 또는 프로그램동작이 반복될 때마다 소거전압 또는 프로그램 전압을 시작레벨부터 점차높여 공급하기 위한 승압레벨 제어신호를 출력하는 루프횟수 계수회로와, 상기 승압레벨 제어신호에 응답하여 출력고전압이 점차 높아지는 고전압 발생회로와, 커팅가능한 다수의 퓨즈소자들을 가지며 동작 테스트 모우드시 인가되는 어드레스에 응답하여 상기 시작레벨을 변화시키기 위한 다수의 트리밍용 신호들을 상기 루프횟수 계수회로에 제공하며 상기 퓨즈소가들중 테스트의 결과로써 선택된 퓨즈의 커팅에 의해 실제의 동작모우드시 설정된 모우드의 동작시간에 적합한 시작레벨을 고정적으로 셋팅하기 위한 셋팅용 신호를 상기 어드레스에 응답하여 상기 루프횟수 계수회로에 제공하는 셋팅수단을 가짐을 특징으로 하는 메모리.
  3. 제2항에 있어서, 상기 이이피롬은 다수의 프로팅 게이트형의 메모리쎌들과, 선택된 복수개의 메모리 쎌들을 프로그램하기 위한 프로그램수단과, 상기 선택된 복수개의 메모리 쎌들이 성공적으로 프로그램되었는가를 판단하기 위한 프로그램 검증수단을 가지는 불휘발성 반도체 메모리 장치임을 특징으로 하는 반도체 메모리.
  4. 제2항에 있어서, 상기 고전압 발생회로는 프로그램시 고전압인 프로그램 전압을 발생하기위한 차아지펌프와, 선택된 메모리쎌들이 성공적으로 프로그램되지 아니하였을 때마다 상기 프로그램 전압이 소정 전압의 변위 내에서 순차 증가하도록 상기 프로그램 전압의 레벨을 검출하기 위한 레벨검출기와, 상기 검출된 레벨과 기준전압과를 비교하고 비교신호를 발생하기 위한 차동증폭기 구조의 비교부와, 상기 비교부로부터 비교신호 에 응답하여 상기 차아지 펌프를 활성화하기 위한 고전압 제어부로 이루어짐을 특징으로 하는 반도체 메모리.
  5. 제2항에 있어서, 상기 루프횟수 계수회로는 2진 카운터로 이루어진 4단의 트리밍 카운터 및 상기 카운터에 연결된 트리밍 디코더로 구성됨을 특징으로 하는 반도체 메모리.
  6. 제2항에 있어서, 상기 셋팅 수단은 퓨즈 및 어드레스를 수신하는 인버터를 가지는 제1블럭과, 내부신호 ø1chpgm룰 발생하는 제21블럭과, 카운팅 신호들 TRDpgm0-2을 생성하는 제3블럭으로 구성됨을 특징으로 하는 반도체 메모리.
  7. 프로그램전압이 발생되는 프로그램 동작과 프로그램 검증동작이 연속적으로 행해지는 불휘발성 반도체 메모리의 프로그램전압 발생방법에 있어서 프로그램 전압은 소정 전압의 범위내에서 순차적으로 증가한 후 일정레벨을 유지하되, 실제의 동작모우드시 설정된 모우드의 동작시간에 적합한 시작레벨이 고정적으로 셋팅되어 있게 한 것을 특징으로 하는 프로그램 전압 발생방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019950048347A 1995-12-11 1995-12-11 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법 KR0185611B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950048347A KR0185611B1 (ko) 1995-12-11 1995-12-11 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
TW085114723A TW391008B (en) 1995-12-11 1996-11-28 High voltage level optimization circuit in a non-volatile semiconductor memory device and method therefor
US08/762,495 US5801989A (en) 1995-12-11 1996-12-09 Method and apparatus for optimizing erase and program times for a non-volatile memory device
JP33126696A JP3648003B2 (ja) 1995-12-11 1996-12-11 不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路及び最適化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048347A KR0185611B1 (ko) 1995-12-11 1995-12-11 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR970051334A true KR970051334A (ko) 1997-07-29
KR0185611B1 KR0185611B1 (ko) 1999-04-15

Family

ID=19439029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048347A KR0185611B1 (ko) 1995-12-11 1995-12-11 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법

Country Status (4)

Country Link
US (1) US5801989A (ko)
JP (1) JP3648003B2 (ko)
KR (1) KR0185611B1 (ko)
TW (1) TW391008B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974216B1 (ko) * 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687114A (en) 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
JP3114630B2 (ja) * 1996-10-03 2000-12-04 日本電気株式会社 不揮発性半導体メモリおよび書込み読出し方法
US5870335A (en) 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
US6487116B2 (en) 1997-03-06 2002-11-26 Silicon Storage Technology, Inc. Precision programming of nonvolatile memory cells
US6052314A (en) * 1997-05-22 2000-04-18 Rohm Co., Ltd. EEPROM device
US6108238A (en) * 1997-09-11 2000-08-22 Kabushiki Kaisha Toshiba Programmable semiconductor memory device having program voltages and verify voltages
EP0913832B1 (en) * 1997-11-03 2003-07-23 STMicroelectronics S.r.l. Method for multilevel programming of a nonvolatile memory, and a multilevel nonvolatile memory
DE59804216D1 (de) * 1998-06-24 2002-06-27 Infineon Technologies Ag Elektronische prüfungsspeichereinrichtung
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
IT1313401B1 (it) * 1999-11-23 2002-07-23 St Microelectronics Srl Sistema per la gestione del trimming di fusibili integrati inserito in una struttura di scan test.
US6327183B1 (en) 2000-01-10 2001-12-04 Advanced Micro Devices, Inc. Nonlinear stepped programming voltage
US6269025B1 (en) 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
US6246610B1 (en) 2000-02-22 2001-06-12 Advanced Micro Devices, Inc. Symmetrical program and erase scheme to improve erase time degradation in NAND devices
US6219276B1 (en) * 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6304487B1 (en) 2000-02-28 2001-10-16 Advanced Micro Devices, Inc. Register driven means to control programming voltages
US6295228B1 (en) 2000-02-28 2001-09-25 Advanced Micro Devices, Inc. System for programming memory cells
US6246611B1 (en) 2000-02-28 2001-06-12 Advanced Micro Devices, Inc. System for erasing a memory cell
US6396742B1 (en) 2000-07-28 2002-05-28 Silicon Storage Technology, Inc. Testing of multilevel semiconductor memory
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
KR100581512B1 (ko) * 2002-01-18 2006-05-22 삼성전자주식회사 캠코더의 무빙 데크 플레이트
KR100469153B1 (ko) * 2002-08-30 2005-02-02 주식회사 하이닉스반도체 강유전체 메모리 장치
JP4040405B2 (ja) 2002-09-20 2008-01-30 富士通株式会社 不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置
JP2004220711A (ja) * 2003-01-16 2004-08-05 Nec Micro Systems Ltd 半導体集積回路装置
KR100928738B1 (ko) * 2004-08-30 2009-11-27 스펜션 엘엘씨 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7023737B1 (en) * 2005-08-01 2006-04-04 Sandisk Corporation System for programming non-volatile memory with self-adjusting maximum program loop
US7230854B2 (en) * 2005-08-01 2007-06-12 Sandisk Corporation Method for programming non-volatile memory with self-adjusting maximum program loop
KR100655442B1 (ko) 2005-09-01 2006-12-08 삼성전자주식회사 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7457178B2 (en) * 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
EP1850347A1 (en) * 2006-04-28 2007-10-31 Deutsche Thomson-Brandt Gmbh Method and device for writing to a flash memory
US7606091B2 (en) * 2006-09-12 2009-10-20 Sandisk Corporation Method for non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage
US7453731B2 (en) * 2006-09-12 2008-11-18 Sandisk Corporation Method for non-volatile memory with linear estimation of initial programming voltage
US7606077B2 (en) * 2006-09-12 2009-10-20 Sandisk Corporation Non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage
WO2008033693A2 (en) * 2006-09-12 2008-03-20 Sandisk Corporation Non-volatile memory and method for linear estimation of initial programming voltage
US7599223B2 (en) 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
JP4950296B2 (ja) * 2006-09-12 2012-06-13 サンディスク コーポレイション 初期プログラミング電圧のトリミング中に消去／書き込みサイクルを減らす不揮発性メモリおよび方法
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
KR100784866B1 (ko) 2006-12-13 2007-12-14 삼성전자주식회사 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US8000151B2 (en) 2008-01-10 2011-08-16 Micron Technology, Inc. Semiconductor memory column decoder device and method
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
JP5072723B2 (ja) * 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
JP5217848B2 (ja) * 2008-09-29 2013-06-19 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN117789798B (zh) * 2023-12-28 2024-05-28 湖南进芯电子科技有限公司 一种Flash状态转换时间可调的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
DE69523743T2 (de) * 1994-03-03 2002-08-01 Rohm Corp Überlöschungsdetektion in einer niederspannungs-eintransistor-flash-eeprom-zelle unter verwendung von fowler-nordheim-programmierung und -löschung
US5511021A (en) * 1995-02-22 1996-04-23 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974216B1 (ko) * 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로
US8280672B2 (en) 2008-10-14 2012-10-02 SK Hynix Inc. Trimming circuit of semiconductor memory apparatus and trimming method thereof

Also Published As

Publication number Publication date
US5801989A (en) 1998-09-01
TW391008B (en) 2000-05-21
JP3648003B2 (ja) 2005-05-18
JPH09180481A (ja) 1997-07-11
KR0185611B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970051334A (ko) 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
KR960012023A (ko) 불휘발성 반도체 메모리장치의 자동 프로그램회로
KR960006423B1 (ko) 원-타임 프로그램 가능 메모리 및 장치와 마이크로컴퓨터
KR950006865A (ko) 반도체 불휘발성 메모리장치
KR930014613A (ko) 불휘발성 반도체 기억장치
KR100800145B1 (ko) 셀프 리프레쉬 주기 제어 회로 및 그 방법
JPH097396A (ja) 半導体記憶装置、そのデータ書込方法およびその並列試験装置
KR970023451A (ko) 불휘발성 반도체 메모리 장치
US9640272B2 (en) Semiconductor device control circuit and method thereof
US6188603B1 (en) Nonvolatile memory device
US5210716A (en) Semiconductor nonvolatile memory
KR970023453A (ko) 플래쉬 메모리 장치
KR100558551B1 (ko) 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법
CN105378842B (zh) 用于存储器装置中的读出放大器的自定时器
KR970017693A (ko) 테스트 회로
KR930020430A (ko) 불휘발성 반도체 기억장치
KR950006872A (ko) 반도체 기억장치 및 그 시험방법
KR970017667A (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
JP4593089B2 (ja) フラッシュメモリ素子におけるトリムビット信号生成回路
US6990027B2 (en) Semiconductor memory device having access time control circuit
KR0142640B1 (ko) 플래쉬 메모리 장치
KR960032483A (ko) 복수 범위의 전원 전압용 반도체 메모리 디바이스
CN110718258B (zh) 一种非易失存储器处理电路及方法
JPH09147585A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 16

EXPY Expiration of term