CN110718258B - 一种非易失存储器处理电路及方法 - Google Patents

Abstract

本发明实施例提供了一种非易失存储器处理电路及方法，该方法包括：充电电路与存储单元选择电路连接，用于在初始时，对存储单元选择电路进行充电；充电电路与比较电路连接，用于当存储单元选择电路充电稳定后，对比较电路进行充电，且，当比较电路充电稳定后，结束对比较电路和存储单元选择电路的充电；存储单元选择电路通过充电电路，与比较电路构成电流回路，以使比较电路根据电流回路输出高电平或低电平。本发明实施例通过在源线上设置预设电压可以精准的控制流过该存储单元的电流，因此在对非易失存储器中各存储单元进行读取操作时，可以准确的读取各存储单元的数据。

Description

一种非易失存储器处理电路及方法

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器处理电路及方法。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND存储器由多个存储单元(cell)组成，存储单元可以是负阈值存储单元，即导通阈值电压是负值的存储单元；也可以是正阈值存储单元，即导通阈值电压是正值的存储单元；根据存储单元工作时的导通电流，可以读取存储单元的数据状态，例如擦除状态、编程状态等。

现有技术中，对非易失存储器的各存储单元进行数据读取时，通常将各存储单元的源极接地，然后，根据存储单元工作时的导通电流，可以读取存储单元的数据状态。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：各非易失存储中存储单元的导通阈值通常会存在不同，现有技术的方案中将具有不同导通阈值的存储单元源极接地，会导致部分存储单元数据读取错误，对存储单元数据读取的准确度不高。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器处理电路及方法，以提高对存储单元数据读取的准确度。

根据本发明的第一方面，提供了一种非易失存储器处理电路，包括：

充电电路、比较电路、存储单元选择电路；

所述充电电路与所述存储单元选择电路连接，用于在初始时，对所述存储单元选择电路进行充电；

所述充电电路与所述比较电路连接，用于当所述存储单元选择电路充电稳定后，对所述比较电路进行充电，且，当所述比较电路充电稳定后，结束对所述比较电路和所述存储单元选择电路的充电；

所述存储单元选择电路通过所述充电电路，与所述比较电路构成电流回路，以使所述比较电路根据所述电流回路输出高电平或低电平；其中，所述存储单元选择电路中的源线电压设置为预设电压；

所述比较电路的输出端作为所述非易失存储器处理电路的输出端。

优选地，所述充电电路包括：

NMOS晶体管M1、M2、M3、第一电源VDD；

所述M1的漏极与所述第一电源VDD连接；

所述M1的源极与所述M3的漏极连接，以作为所述充电电路与所述比较电路的连接端，为所述比较电路充电；

所述M2的漏极与所述第一电源VDD连接；

所述M2的源极与所述M3的源极连接，以作为所述充电电路与所述存储单元选择电路的连接端，为所述存储单元选择电路充电。

优选地，所述比较电路包括：

比较器，所述比较器的第一输入端设置有比较电压VTH，所述比较器的第二输入端与所述M1的源极连接，以接收所述充电电路的充电电压；

所述比较器的第二输入端与所述M3的漏极连接，以通过所述M3与所述存储单元选择电路构成电流回路；

电容C，所述电容C的第一端与所述比较器的第二输入端连接，所述电容C的第二端接地。

优选地，所述存储单元选择电路包括：

NMOS晶体管M4、存储单元确定模块

所述M4的漏极与所述M3的源极连接；

所述M4的源极与所述存储单元确定模块的输出端连接。

根据本发明的第二方面，提供了一种非易失存储器处理方法，应用于如上任一所述的非易失存储器处理电路中，所述方法包括：

在所述存储单元选择电路中确定待检测存储单元；其中，所述存储单元选择电路中的源线电压设置为预设电压；

通过所述充电电路对所述存储单元选择电路充电；

当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH；

当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路；

根据所述电流回路确定所述待检测存储单元的数据状态。

优选地，所述充电电路包括：NMOS晶体管M2；

所述通过所述充电电路对所述存储单元选择电路充电的步骤包括：

控制所述充电电路的M2导通，对所述存储单元选择电路充电。

优选地，所述充电电路包括：NMOS晶体管M1；

所述当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电的步骤包括：

当所述存储单元选择电路充电稳定后，控制所述充电电路的M1导通，对所述比较电路的第二输入端充电。

优选地，所述充电电路包括：NMOS晶体管M3；

所述通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路的步骤包括：

控制所述充电电路的M3导通，使所述存储单元选择电路与所述比较电路构成电流回路。

优选地，所述预设电压的确定方法为：

在所述非易失存储器中确定目标存储单元；

调整所述目标存储单元的源极电压，以使所述目标存储单元分别处于导通状态、关断状态；

根据所述目标存储单元的导通状态、关断状态，确定所述目标存储单元的导通临界点；

根据所述目标存储单元处于导通临界点时，所述目标存储单元的源极电压和所述目标存储单元的栅极电压，确定所述目标存储单元的阈值电压；

重复上述步骤，直到确定出所述非易失存储器中全部的存储单元阈值电压；

根据所述非易失存储器中全部的存储单元阈值电压，确定所述目标存储单元的预设电压。

优选地，所述目标存储单元的衬底端施加衬偏电压。

本发明实施例中，预先确定非易失存储器的源线上所要设置的预设电压，该预设电压是符合非易失存储器的存储单元实际导通需求的电压，通过在源线上设置预设电压可以精准的控制流过该存储单元的电流，因此在对非易失存储器中各存储单元进行读取操作时，可以准确的读取各存储单元的数据。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种非易失存储器处理电路的结构示意图；

图2是本发明实施例提供的一种存储单元确定模块的结构示意图；

图3是本发明实施例提供的一种非易失存储器处理处理电路的时序图；

图4是本发明实施例提供的一种非易失存储器处理方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了一种非易失存储器处理电路，具体可以包括：充电电路300、比较电路400、存储单元选择电路200。

所述充电电路300与所述存储单元选择电路200连接，用于在初始时，对所述存储单元选择电路200进行充电；所述充电电路300与所述比较电路400连接，用于当所述存储单元选择电路200充电稳定后，对所述比较电路400进行充电，且，当所述比较电路400充电稳定后，结束对所述比较电路400和所述存储单元选择电路200的充电；所述存储单元选择电路200通过所述充电电路300，与所述比较电路400构成电流回路，以使所述比较电路400根据所述电流回路输出高电平或低电平；所述比较电路400的输出端作为所述非易失存储器处理电路的输出端。

本发明实施例中，所述存储单元选择电路中的源线SL电压设置为预设电压，该SL电压可以是整个非易失存储器共用的，确定预设电压的具体值时，可以通过调整SL的电压，配合各存储单元上字线WL上的电压，确定出该非易失存储器的不同导通临界点，进而确定出适应的预设电压值。具体应用中，导通临界点可以是负值，也可以是正值，当非易失存储器中不同的cell的阈值落在不同的导通临界点之间的区域就可以存储对应的数据状态(如0,1,2……)。

在检测电路工作时，SBUS首先要预充值到一个固定的电压，再通过SBUS到存储单元cell的通路进行放电，不同的存储单元会使得SBUS放电能力不同，导致SBUS降低的电压ΔV不同，最终通过比较SBUS与VTH的电压大小来分辨存储单元中存储的数值。非易失存储器处理电路的工作原理具体如下：

第一阶段，通过充电电路300为存储单元选择电路200的位线(BL)电压充电，在存储单元选择电路中，可以通过逻辑控制选中待检测存储单元，除了被选中待检测存储单元以外，其他的存储单元都为导通状态，待检测存储单元的阈值电压决定了存储单元选择电路200流经充电电路300的电流大小。

第二阶段，当存储单元选择电路200的BL电压充电稳定后，通过充电电路300对比较电路400的第二输入端SBUS充电，在比较电路400的第一输入端设置有比较电压VTH。

第三阶段，当比较电路400的第二输入端SBUS充电稳定后，结束对存储单元选择电路200和比较电路400的充电，且，通过控制充电电路300使存储单元选择电路200与比较电路400构成电流回路；此时，待测试存储单元的电流就由比较电路400的第二输入端SBUS提供，不同待测试存储单元的导通阈值电压不同、存储数据状态不同导致SBUS放电不同，使得SBUS电压的不同，进而可以通过比较对比较电路400的第二输入端SBUS电压与比较电路400的第一输入端VTH的大小，分辨存储单元的数值状态，例如，一种应用场景下，具体可以是：SBUS<VTH，为擦除状态“1”，SBUS>VTH，为编程状态“0”。

优选地，参照图1，所述充电电路300包括：NMOS晶体管M1、M2、M3、第一电源VDD；所述M1的漏极与所述第一电源VDD连接；所述M1的源极与所述M3的漏极连接，以作为所述充电电路与所述比较电路的连接端，为所述比较电路充电；所述M2的漏极与所述第一电源VDD连接；所述M2的源极与所述M3的源极连接，以作为所述充电电路与所述存储单元选择电路的连接端，为所述存储单元选择电路充电。

所述比较电路400包括：比较器，所述比较器的第一输入端输入比较电压VTH，所述比较器的第二输入端与所述M1的源极连接，以接收所述充电电路的充电电压；所述比较器的第二输入端与所述M3的漏极连接，以通过所述M3与所述存储单元选择电路构成电流回路；电容C，所述电容C的第一端与所述比较器的第二输入端连接，所述电容C的第二端接地。

所述存储单元选择电路200包括：NMOS晶体管M4、存储单元确定模块；所述M4的漏极与所述M3的源极连接；所述M4的源极与所述存储单元确定模块的输出端连接。

具体应用中，存储单元确定模块可以是一个非易失存储器的单元串(string)，如图2所示，包括：阵列串的漏端选择开关SGD，SGD具有NMOS晶体管的类似功能，具有源极、栅极、漏极；阵列串的源端选择开关SGS，SGS具有NMOS晶体管的类似功能，具有源极、栅极、漏极；存储单元WL0至WLn，其中n为自然数，可以理解，实际应用中可以结合非易失存储器的性能需求将n的值设置为31；SGD的漏极与BL连接；SGS的源极与源线SL连接，其中SL的电压可以根据存储单元电压阈值的不同进行调整；SGS、存储单元WL0至WLn、SGD的依次采用漏极连接源极的方式组成串联电路。

本发明实施例中，非易失存储器处理电路的工作时序如图3所示，其中PRES为M1的栅极电压时序、COMC_E/O为M2的栅极电压时序、SENS为M3的栅极电压时序、BLC_E/O为M4的栅极电压时序；WLn为待检测存储单元，WL other为非检测存储单元。

具体过程如下：

T0阶段：COMC_E/O、BLC_E/O高电平，M2、M4导通，第一电源VDD为BL充电，同时SGD、SGS、WL_other都导通，WLn的栅极可以为特定的电压(例如0或其他值，当WLn的栅极电压为0时，WLn为负阈值存储单元)，SL电压抬高但小于第一电源VDD的电压，这样第一电源VDD到SL有一个恒定的电流通路，WLn的cell VT(存储单元阈值电压)决定了这个电流的大小。

T1阶段:BL充电电压稳定后，PRES设置高电平，M1导通，第一电源VDD给SBUS充电。

T2阶段：SBUS充电稳定后，PRES设置低电平，COMC_E/O设置低电平，SENS设置高电平，M1、M2关断，M3导通，存储单元的电流就由SBUS提供，不同待测试存储单元的导通阈值电压不同、存储数据状态不同导致SBUS放电不同，使得SBUS电压的不同，进而可以分辨存储单元状态。

T3阶段:SENS设置低电平，M3关断，检测结束。

本发明实施例中，预先确定非易失存储器的源线上所要设置的预设电压，该预设电压是符合非易失存储器的存储单元实际导通需求的电压，通过该在源线上设置预设电压可以精准的控制流过该存储单元的电流，因此在对非易失存储器中各存储单元进行读取操作时，可以准确的读取各存储单元的数据。

实施例二

参照图4，示出了一种非易失存储器处理方法，应用于上述任一非易失存储器处理电路中，具体可以包括：

步骤401：在所述存储单元选择电路中确定待检测存储单元；其中，所述存储单元选择电路中的源线电压设置为预设电压。

本发明实施例中，存储单元选择电路可以选择待检测存储单元，根据待检测存储单元阈值电压的不同，可以在存储单元选择电路设置相应的源线电压SL。

具体应用中，在用电流或者电压检测的方法来读取存储单元cell的存储数值时，当WLn-G-WLn-S>VTcell(存储单元阈值电压)时，存储单元才能够导通，有电流可以流过，随着WLn-WLn_S的值增大，流经存储单元的电流Icell也就会越大，直到饱和。检测操作中非易失存储器的总线SBUS到cell的通路的电流越大，失去的电荷越多，导致SBUS的电压下降，最终通过比较预设的比较电压VTH和SBUS的电压大小来判断存储单元存储的数值状态，例如，SBUS<VTH，为擦除状态“1”，SBUS>VTH，为编程状态“0”。SBUS的电压相对于cell电流很敏感，精确的控制电流Icell是精确读取读取存储数据的关键。

本发明实施例中，基于精确控制Icell以实现精确读取存储单元存储数据的考虑，首先确定各存储单元的阈值电压，由于实际应用中每一个page共用一个WL电压，存储单元中栅极电压通常是固定的，所以可以根据预先确定的目标存储单元的阈值电压，确定目标存储单元的源极电压，则通过该源极电压可以精确控制流经目标存储单元的电流。

作为本发明实施例一种优选的实施方式，确定目标存储单元阈值电压的步骤可以包括：

步骤A1：调整所述目标存储单元的源极电压，以使所述目标存储单元分别处于导通状态、关断状态。

本发明实施例中，目标存储单元的源极电压是可以调整的，因此，可以将目标存储单元的栅极电压固定，通过调节源极电压，实现目标存储单元的导通和关断。当然，本领域技术人员也可以同时调整目标存储单元的源极电压和栅极电压，实现目标存储单元的导通和关断，本发明实施例对此不作具体限定。

步骤A2：根据所述目标存储单元的导通状态、关断状态，确定所述目标存储单元的导通临界点。

本发明实施例中，导通临界点可以是，目标存储单元的栅极电压和源极电压的差值为第一差值时，目标存储单元关断；目标存储单元的栅极电压和源极电压的差值为第二差值时，目标存储单元导通；第一差值和第二差值很接近，即第二差值减去第一差值得到的值小于预设值，该预设值可以根据实际的应用场景设定为较小的值，本发明实施例对此不作具体限定，则可以将目标存储单元的栅极电压和源极电压的差值为第二差值时的状态确定为导通临界点。可以理解，本领域技术人员可以根据实际应用场景，采用其他的方式确定导通临界点，本发明实施例对此不作具体限定。

步骤A3：根据所述目标存储单元处于导通临界点时，所述目标存储单元的源极电压和所述目标存储单元的栅极电压，确定所述目标存储单元的阈值电压。

本发明实施例中，在目标存储单元处于导通临界点时，目标存储单元的栅极电压和源极电压的差值(即第二差值)就可以认为是目标存储单元的阈值电压。

具体应用中，步骤A1至步骤A3不仅可以适用于正阈值存储单元的阈值电压检测，也可以适用于负阈值存储单元的阈值电压检测，且，当步骤A1至步骤A3应用与负阈值存储单元的阈值电压检测时，在负阈值存储单元的栅极无需设置负电压产生电路，相较于现有技术中测试负阈值存储单元时要设置专门的负电压产生回路的方式，能够大大减少电路的复杂度和成本。

具体来说，作为本发明实施例的一种优选实施方式，如果目标存储单元为负阈值存储单元时，可以将目标存储单元的栅极电压设定为0，适当的提升WLn_S的电压，就可以看到不同目标存储单元负阈值电压的分布情况，从而得到存储单元数据的分布情况，确定一定的冗余量。且在目标存储单元的导通临界点，WLn的源极电压WLn-S的正好是该目标存储单元WLn的阈值电压，能非常便捷的确定出目标存储单元WLn的阈值电压。

重复上述步骤，遍历非易失存储器中的各存储单元，则可以确定出所述非易失存储器中全部的存储单元阈值电压；然后根据所述非易失存储器中全部的存储单元阈值电压，确定所述目标存储单元的预设电压，该预设电压可以是为0的值，满足全部存储单元的导通阈值，使得流经各存储单元的电流是可以精确控制的。

可以理解，实际应用中，也可以确定出非易失存储器中部分的存储单元阈值电压，进而确定非易失存储器工作时源线上需要施加的源线SL电压，本发明实施例对此不作具体限定。

步骤402：通过所述充电电路对所述存储单元选择电路充电。

步骤403：当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH。

步骤404：当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路。

步骤405：根据所述电流回路确定所述待检测存储单元的数据状态。

优选地，所述充电电路包括：NMOS晶体管M2；

所述通过所述充电电路对所述存储单元选择电路充电的步骤包括：

控制所述充电电路的M2导通，对所述存储单元选择电路充电。

优选地，所述充电电路包括：NMOS晶体管M1；

所述当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电的步骤包括：

当所述存储单元选择电路充电稳定后，控制所述充电电路的M1导通，对所述比较电路的第二输入端充电。

优选地，所述充电电路包括：NMOS晶体管M3；

所述通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路的步骤包括：

控制所述充电电路的M3导通，使所述存储单元选择电路与所述比较电路构成电流回路。

作为本发明实施例的一种优选方案，在所述目标存储的单元的源极施加所述源极电压，且，在所述目标存储单元的衬底端施加衬偏电压，以读取所述目标存储单元的数据。

本发明实施例中，考虑到目标存储单元的源端和衬底端有压差时，源端电压高于衬底端电压会有衬偏效应，影响器件阈值，这是不希望的效果，因此可以在目标存储单元的衬底端施加衬偏电压，保证源端和衬底端等电位，消除衬偏效应，得到更加精确的读取结果。

本发明实施例中，预先确定非易失存储器的源线上所要设置的预设电压，该预设电压是符合非易失存储器的存储单元实际导通需求的电压，通过该在源线上设置预设电压可以精准的控制流过该存储单元的电流，因此在对非易失存储器中各存储单元进行读取操作时，可以准确的读取各存储单元的数据。

需要说明的是，对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明所必需的。

对于方法实施例而言，由于其与装置实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可处理可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程非易失存储器处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程非易失存储器处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种非易失存储器处理电路和一种非易失存储器处理方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非易失存储器处理电路，其特征在于所述电路包括：

充电电路、比较电路、存储单元选择电路；

所述充电电路与所述存储单元选择电路连接，用于在初始时，对所述存储单元选择电路进行充电；

所述充电电路与所述比较电路连接，用于当所述存储单元选择电路充电稳定后，对所述比较电路进行充电，且，当所述比较电路充电稳定后，结束对所述比较电路和所述存储单元选择电路的充电；

所述存储单元选择电路通过所述充电电路，与所述比较电路构成电流回路，以使所述比较电路根据所述电流回路输出高电平或低电平；其中，所述存储单元选择电路中的源线电压设置为预设电压，其中，所述预设电压是符合非易失存储器的所述存储单元实际导通需求的电压，通过在源线上设置所述预设电压可以精准的控制流过该所述存储单元的电流；

所述比较电路的输出端作为所述非易失存储器处理电路的输出端。

2.根据权利要求1所述的电路，其特征在于，所述充电电路包括：

NMOS晶体管M1、M2、M3、第一电源VDD；

所述M1的漏极与所述第一电源VDD连接；

所述M1的源极与所述M3的漏极连接，以作为所述充电电路与所述比较电路的连接端，为所述比较电路充电；

所述M2的漏极与所述第一电源VDD连接；

所述M2的源极与所述M3的源极连接，以作为所述充电电路与所述存储单元选择电路的连接端，为所述存储单元选择电路充电。

3.根据权利要求2所述的电路，其特征在于，所述比较电路包括：

比较器，所述比较器的第一输入端设置有比较电压VTH，所述比较器的第二输入端与所述M1的源极连接，以接收所述充电电路的充电电压；

所述比较器的第二输入端与所述M3的漏极连接，以通过所述M3与所述存储单元选择电路构成电流回路；

电容C，所述电容C的第一端与所述比较器的第二输入端连接，所述电容C的第二端接地。

4.根据权利要求3所述的电路，其特征在于，所述存储单元选择电路包括：

NMOS晶体管M4、存储单元确定模块；

所述M4的漏极与所述M3的源极连接；

所述M4的源极与所述存储单元确定模块的输出端连接。

5.一种非易失存储器处理方法，其特征在于，应用于如权利要求1至4任一所述的非易失存储器处理电路中，所述方法包括：

在所述存储单元选择电路中确定待检测存储单元；其中，所述存储单元选择电路中的源线电压设置为预设电压，其中，所述预设电压是符合非易失存储器的所述存储单元实际导通需求的电压，通过在源线上设置所述预设电压可以精准的控制流过该所述存储单元的电流；

通过所述充电电路对所述存储单元选择电路充电；

当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH；

当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路；

根据所述电流回路确定所述待检测存储单元的数据状态。

6.根据权利要求5所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M2；

所述通过所述充电电路对所述存储单元选择电路充电的步骤包括：

控制所述充电电路的M2导通，对所述存储单元选择电路充电。

7.根据权利要求6所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M1；

所述当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电的步骤包括：

当所述存储单元选择电路充电稳定后，控制所述充电电路的M1导通，对所述比较电路的第二输入端充电。

8.根据权利要求5所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M3；

所述通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路的步骤包括：

控制所述充电电路的M3导通，使所述存储单元选择电路与所述比较电路构成电流回路。

9.根据权利要求5所述的方法，其特征在于，所述预设电压的确定方法为：

在所述非易失存储器中确定目标存储单元；

调整所述目标存储单元的源极电压，以使所述目标存储单元分别处于导通状态、关断状态；

根据所述目标存储单元的导通状态、关断状态，确定所述目标存储单元的导通临界点；

根据所述目标存储单元处于导通临界点时，所述目标存储单元的源极电压和所述目标存储单元的栅极电压，确定所述目标存储单元的阈值电压；

重复上述步骤，直到确定出所述非易失存储器中全部的存储单元阈值电压；

根据所述非易失存储器中全部的存储单元阈值电压，确定所述目标存储单元的预设电压。

10.根据权利要求9所述的方法，其特征在于，所述目标存储单元的衬底端施加衬偏电压。

Images