KR970017667A - 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 - Google Patents

플래쉬 메모리셀의 리페어 회로 및 리페어 방법 Download PDF

Info

Publication number
KR970017667A
KR970017667A KR1019950032048A KR19950032048A KR970017667A KR 970017667 A KR970017667 A KR 970017667A KR 1019950032048 A KR1019950032048 A KR 1019950032048A KR 19950032048 A KR19950032048 A KR 19950032048A KR 970017667 A KR970017667 A KR 970017667A
Authority
KR
South Korea
Prior art keywords
repair
address
signal
circuit
input
Prior art date
Application number
KR1019950032048A
Other languages
English (en)
Other versions
KR0182868B1 (ko
Inventor
이종상
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950032048A priority Critical patent/KR0182868B1/ko
Priority to GB9620100A priority patent/GB2305751B/en
Priority to US08/721,170 priority patent/US5936970A/en
Priority to TW085111803A priority patent/TW328599B/zh
Publication of KR970017667A publication Critical patent/KR970017667A/ko
Application granted granted Critical
Publication of KR0182868B1 publication Critical patent/KR0182868B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 플래쉬 메모리셀의 리페어 회로 및 리페어 방법에 관한 것으로서, 칩에 전원이 인가되는 것을 검출하여, 칩이 스스로 퓨즈블럭을 차례로 읽어 퓨즈블럭에 기억되어 있는 리페어 된 어드레스를 래치시키고, 이를 입력되는 리페어 어드레스와 비교하여 메인 셀 및 리페어 셀을 억섹스(access) 하도록 하며, 칩이 퓨즈블럭을 읽을 동안에만 파워(power)가 소모되도록 하고, 다른 동작시에는 래치된 리페어 어드레스를 사용하므로써, 소모전력을 줄일수 있고, 리페어 어드레스를 기억시키고자 하는 셀들을 셀어레이로 구성하고, 센스앰프를 공통으로 사용하므로써, 칩의 면적을 줄이는데 탁월한 효과가 있다. 또한 전기적으로 리페어가 가능하므로 패케이지 하기전 뿐만 아니라 패캐이지 한 이후에도 리페어가 가능하여 수율을 높일수 있고, 시스템 상에서도 리페어가 가능한 플래쉬 메모리셀의 리페어 회로 및 리페어 방법에 관한 것이다.

Description

플래쉬 메모리셀의 리페어 회로 및 리페어 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 플래쉬 메모리셀의 리페어 회로를 설명 하기 위해 도시한 블럭도,
제2도는 제1도의 리페어 콘트롤 회로의 상세 회로도,
제3도는 제1도의 어드레스 발생 회로의 상세 회로도,
제4도는 제3도의 래치 회로의 상세 회로도.

Claims (10)

  1. 입력되는 전원전압을 검출하여 어드레스를 발생시키는 어드레스 발생회로와, 상기 어드레스 발생회로의 출력신호 및 다수의 입력신호에 따라 리던던시 셀의 프로그램, 프로그램 확인 및 독출동작 시행신호를 발생시키는 리페어 콘트롤회로와, 상기 어드레스 발생회로의 어드레스 및 상기 리페어 콘트롤회로의 출력신호인 리던던시 셀의 프로그램 확인신호와 플레그 어드레스를 각각 입력으로 하는 제1디코더 회로와, 상기 제1디코더 회로의 출력신호에 따라 셀렉트 게이트 라인이 선택되는 퓨즈블럭과, 상기 리페어 콘트롤회로의 출력신호인 리던던시 셀의 프로그램신호를 입력으로 하며, 상기 퓨즈블럭내의 셀들의 콘트롤게이트에 전압을 선택적으로 공급하는 전압발생 회로와, 상기 리페어 콘트롤회로의 출력신호인 리던던시 셀의 프로그램신호 및 독출신호와 리페어 어드레스를 각각 입력으로 하며, 상기 퓨즈블럭내의 셀 데이타를 센싱하는 센스앰프 회로와, 상기 제1디코더 회로의 출력신호 및 리페어 어드레스를 입력으로 하며 상기 센스앰프 회로에서 센싱된 데이타를 래치시키고, 래치된 데이타를 입력되는 상기 리페어 어드레스와 비교하여 일치 여부를 확인하는 데이타 래치 및 어드레스 비교회로와, 상기 데이타 래치 및 어드레스 비교회로로 부터 출력되는 어드레스에 따라 리페어 라인을 선택하고, 메인 셀의 패스를 막아주는 제어신호를 발생시키는 제2디코더 회로로 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  2. 제1항에 있어서, 상기 리페어 콘트롤 회로는 리페어 입력신호 및 프로그램 입력신호를 입력으로 하며, 인버터를 통해 리던던시 셀을 프로그램 하기 위한 프로그램 신호를 출력시키도록 하는 낸드게이트와, 상기 리페어 입력신호 및 독출신호를 입력으로 하며, 인버터를 통해 리던던시 셀의 프로그램 확인신호를 출력시키도록 하는 낸드게이트와, 어드레스 발생회로로 부터 출력되는 래치신호 및 독출신호와 상기 낸드게이트의 출력신호를 각각 입력으로 하며, 리던던시 셀의 독출신호를 출력시키도록 하는 3입력 낸드게이트로 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  3. 제1항에 있어서, 상기 어드레스 발생회로는 파워-온에 따라 자동적으로 퓨즈블럭의 셀렉트 게이트 라인을 선택하기 위한 어드레스를 발생시키도록 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  4. 제1항에 있어서, 상기 어드레스 발생회로는 파워가 어느 수준이하로 떨어질때 변화되는 신호 LVCC 신호를 입력으로 하며, 입력이 로우가 되면 그 입력을 래치한 다음 제어신호가 들어오기 전에는 입력을 받아들이지 않도록 하는 래치 회로와, 상기 래치회로의 출력신호를 입력으로 하는 발진회로와, 상기 발진회로의 출력신호를 입력으로 하며, 파워가 어느 수준이하로 떨어질때 변화되는 신호에 따라 리셋되는 내부 카운터와, 상기 내부 카운터가 동작되어 순차적으로 발생되는 프레그 어드레스를 다수의 논리회로를 이용하여 최종의 플레그 어드레스에 대한 독출 및 래치 동작이 완료될때까지 어드레스를 발생시킬수 있도록 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  5. 제1항에 있어서, 상기 래치회로는 셋트신호를 어느 한 입력으로 하는 낸드게이트와, 상기 낸드게이트의 출력신호를 입력으로 하는 PMOS트랜지스터의 동작에 따라 파워가 어느 수준 이하로 떨어질때 변화되는 신호인 LVCC신호가 상기 낸드게이트의 다른 한 입력단자로 입력되어 래치될 수 있도록 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  6. 제1항에 있어서, 상기 제1디코더 회로는 상기 어드레스 발생회로에서 발생되는 플레그 어드레스 및 외부에서 인가되는 플레그 어드레스에 따라 퓨즈블럭의 셀렉트 게이트 라인이 선택되도록 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  7. 제1항에 있어서, 상기 전압발생 회로는 프로그램 입력신호를 입력으로 하는 PMOS트래지스터 및 NMOS트랜지스의 동작에 따라 프로그램 전압 및 독출 전압이 선택적으로 퓨즈블럭내의 셀들의 콘트롤게이트로 공급되도록 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  8. 제1항에 있어서, 상기 데이타 래치 및 어드레스 비교회로는 센스 앰프로 부터 센싱된 데이타를 래치 시키기 위한 래치회로와, 상기 래치된 데이타를 입력 어드레스와 비교하여 매칭 여부를 결정하는 어드레스 비교회로로 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  9. 플래쉬 메모리셀의 리페어 방법에 있어서 리페어 신호 및 독출신호를 인가하여 리페어 확인모드를 인에이블 시키는 단계와 확인하고자 하는 플레그 어드레스를 인가하는 단계와, 플레그셀의 사용여부를 확인하는 단계와, 상기 플레그셀의 사용여부에 따라 사용된 플레그셀 및 사용되지 않은 플레그셀을 별도로 저장하는 단계와, 최종 플레그 어드레스 여부를 확인하여 최종 플레그 어드레스가 아니면 다음 플레그 어드레스를 인가한후 상기 확인단계를 반복 시행하는 단계와, 상기 최종 플레그 어드레스 여부를 확인하여 최종 플레그 어드레스이면 독출신호를 인가하여 상기 리페어 확인동작을 종료하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리소자의 리페어 방법.
  10. 플래쉬 메모리셀의 리페어 방법에 있어서, 리페어 신호를 인가하여 리페어 모드를 인에이블 시키는 단계와 사용되지 않은 플레그 어드레스 또는 리페어 어드레스를 인가하는 단계와, 프로그램신호를 인가한후 일정시간동안 프로그램을 진행하는 단계와, 프로그램신호 및 독출신호를 인가한후 플레그셀의 리페어 여부를 확인하는 단계와, 플레그셀의 리페어 여부를 확인하여 리페어가 되지 않았으면 상기 프로그램 신호를 인가하는 단계로 진행하여 상기 리페어 동작을 반복 시행하는 단계와, 상기 플레그셀의 리페어 여부를 확인하여 리페어 되었으면 독출신호를 인가한후 최종 어드레스의 리페어 여부를 확인하는 단계와 최종 어드레스의 리페어가 아니면 상기 프로그램 신호를 인가하는 단계로 진행하여 상기 리페어 동작을 반복 시행하는 단계와, 상기 최종 어드레스의 리페어이면 독출신호를 인가하여 상기 리페어 동작을 종료하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 리페어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950032048A 1995-09-27 1995-09-27 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 KR0182868B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950032048A KR0182868B1 (ko) 1995-09-27 1995-09-27 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
GB9620100A GB2305751B (en) 1995-09-27 1996-09-26 Repair circuit of a flash memory cell
US08/721,170 US5936970A (en) 1995-09-27 1996-09-26 Repair circuit of a flash memory cell and repair method
TW085111803A TW328599B (en) 1995-09-27 1996-09-26 Repair circuit for flash memory cell and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032048A KR0182868B1 (ko) 1995-09-27 1995-09-27 플래쉬 메모리셀의 리페어 회로 및 리페어 방법

Publications (2)

Publication Number Publication Date
KR970017667A true KR970017667A (ko) 1997-04-30
KR0182868B1 KR0182868B1 (ko) 1999-04-15

Family

ID=19427966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032048A KR0182868B1 (ko) 1995-09-27 1995-09-27 플래쉬 메모리셀의 리페어 회로 및 리페어 방법

Country Status (4)

Country Link
US (1) US5936970A (ko)
KR (1) KR0182868B1 (ko)
GB (1) GB2305751B (ko)
TW (1) TW328599B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268787B1 (ko) * 1997-06-28 2000-11-01 김영환 메모리 장치의 리페어 방법
KR100582397B1 (ko) * 1999-11-12 2006-05-23 주식회사 하이닉스반도체 전력소모를 줄인 반도체메모리소자의 리던던시회로

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553510B1 (en) * 1999-09-02 2003-04-22 Micron Technology, Inc. Memory device including redundancy routine for correcting random errors
US6208152B1 (en) * 1999-10-14 2001-03-27 International Business Machines Corporation Redundant resistor matching detector with constant percentage threshold
DE10121131C1 (de) * 2001-04-30 2002-12-19 Infineon Technologies Ag Datenspeicher
TWI316712B (en) * 2006-06-27 2009-11-01 Silicon Motion Inc Non-volatile memory, repair circuit, and repair method thereof
US7724022B1 (en) * 2009-01-28 2010-05-25 International Business Machines Corporation Implementing enhanced security features in an ASIC using eFuses
US10699796B2 (en) * 2014-05-27 2020-06-30 Hewlett Packard Enterprise Development Lp Validation of a repair to a selected row of data
WO2017030564A1 (en) 2015-08-18 2017-02-23 Hewlett Packard Enterprise Development Lp Post package repair for mapping to a memory failure pattern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007241B1 (ko) * 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
JP3179943B2 (ja) * 1993-07-12 2001-06-25 株式会社東芝 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268787B1 (ko) * 1997-06-28 2000-11-01 김영환 메모리 장치의 리페어 방법
KR100582397B1 (ko) * 1999-11-12 2006-05-23 주식회사 하이닉스반도체 전력소모를 줄인 반도체메모리소자의 리던던시회로

Also Published As

Publication number Publication date
GB9620100D0 (en) 1996-11-13
GB2305751A (en) 1997-04-16
GB2305751B (en) 2000-01-19
KR0182868B1 (ko) 1999-04-15
US5936970A (en) 1999-08-10
TW328599B (en) 1998-03-21

Similar Documents

Publication Publication Date Title
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
US5109359A (en) Method of controlling a semiconductor integrated circuit
US5161157A (en) Field-programmable redundancy apparatus for memory arrays
KR0170271B1 (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR100462877B1 (ko) 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
EP0115170B1 (en) Apparatus for programming for programmable circuit in redundancy circuit system
KR960002370A (ko) 반도체 메모리 장치의 리던던시 회로
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US5914903A (en) Semiconductor memory device
KR19980055748A (ko) 플래쉬 메모리 장치
KR960019319A (ko) 반도체 메모리 장치의 리던던시 회로 및 그 방법
KR960005361B1 (ko) 용장 디코더 회로
US4893281A (en) Semiconductor memory system with programmable address decoder
US6842385B2 (en) Automatic reference voltage regulation in a memory device
KR970017667A (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US5195099A (en) Semiconductor memory device having improved error correcting circuit
KR20060078142A (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
KR940010341A (ko) 결함 메모리 셀을 구제하기 위한 디코더
KR20080060674A (ko) 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법
US6535447B2 (en) Semiconductor memory device and voltage level control method thereof
US6381192B1 (en) Address buffer in a flash memory
KR20080038924A (ko) 플래시 메모리 소자의 프로그램 동작 검출 회로
US20050149792A1 (en) Semiconductor device and method for testing the same
JP2000149586A (ja) 半導体記憶装置およびそれを用いた応用装置、ならびに半導体記憶装置の救済方法
KR100327591B1 (ko) 프로그래머블 셀프리프레쉬 기능을 갖는 동기식 디램

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee