KR970024542A - 스펙트럼 확산통신을 위한 매치필터회로 - Google Patents

스펙트럼 확산통신을 위한 매치필터회로 Download PDF

Info

Publication number
KR970024542A
KR970024542A KR1019960046580A KR19960046580A KR970024542A KR 970024542 A KR970024542 A KR 970024542A KR 1019960046580 A KR1019960046580 A KR 1019960046580A KR 19960046580 A KR19960046580 A KR 19960046580A KR 970024542 A KR970024542 A KR 970024542A
Authority
KR
South Korea
Prior art keywords
output
adder
multiplexer
inverting amplifier
sample
Prior art date
Application number
KR1019960046580A
Other languages
English (en)
Inventor
코쿠료오 쥬
쪼오메이 슈우
마코토 야마모토
수나오 타카토리
마모루 사와하시
후미유키 아다찌
Original Assignee
수나오 타카토리
카부시키가이샤 요잔
오오보시 코오지
엔.티.티 이도오쯔우신모오 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수나오 타카토리, 카부시키가이샤 요잔, 오오보시 코오지, 엔.티.티 이도오쯔우신모오 카부시키가이샤 filed Critical 수나오 타카토리
Publication of KR970024542A publication Critical patent/KR970024542A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0254—Matched filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)

Abstract

롱코오팅에 대하여, 소규모회로에서 대응할 수 있는 매치필터회로를 제공하는 것을 목적으로 한다.
승산을 위한 샘플, 홀드회로를 롱코오트의 일부의 개수만큼 설치하고, 이 개수에 동일한 PN부호를 유지할 수 있는 제1승수 레지스터로부터 병렬로 샘플홀드회로에 승산입력을 행하고, 이 PN부호에 계속하여 사용하는 PN부호가 있을 때에는, 그 PN부호를, 제1승산레지스터와 동일용량의 제2승수 레지스터에 격납하여, 소정의 타이밍으로 제2승수 레지스터의 PN부호를 제1승수 레지스터에 병렬전송하는 것이 다. 그리고, 제2승수 레지스터로의 PN부호입력은 시리알하게 행하여진다.

Description

스펙트럼 확산통신을 위한 매치필터회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은, 본 발명에 관한 매치필터회로의 일실시예를 표시하는 블록도,
도 2는, 동 실시예의 개개의 매치필터회로의 연산부분을 표시하는 블록도,
도 3은, 도 2에 있어서의 샘플홀드회로를 표시하는 회로도이다.

Claims (11)

  1. 입력전압에 접속된 스위치와, 이 스위치의 출력에 접속된 제1캐퍼시턴스와, 이 제1캐퍼시턴스의 출력에 접속된 기수단의 MOS인버터로 이루어진 제1반전증폭부와, 이 제1반전증폭부의 출력을 입력에 접속하는 제1귀환캐퍼시턴스와, 전기 제1반전증폭부의 출력 또는 기준전압을 택일적으로 출력하는 제1멀티플렉서 및 제2멀티플렉서를 구비한 샘플·홀드회로와, 각 샘플·홀드회로의 제1멀티플렉서의 출력이 접속된 복수의 제2캐퍼시턴스와, 이들 제2캐퍼시턴스의 출력이 통합되면서 접속된 기수단의 MOS인버터로 이루어지는 제2반전증폭부와, 이 제2반전증폭부의 출력을 입 력에 접속하는 제2귀환캐퍼시턴스를 보유하는 제1가산부와, 각 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제3캐퍼시턴스와, 이들 제3캐퍼시턴스의 출력이 통합되면서 접속된 기수단의 MOS인버터로 이루어지는 제3반전증폭부와, 이 제3반전증폭부의 출력을 입력에 접속하는 제3귀환캐퍼시턴스를 보유하는 제2가산부와, 전기 제1가산부의 출력으로부터 제2가산부의 출력을 감하는 감산부와, 전기 샘플·홀드회로중 어느 것인가 1개에 있어서의 전기 스위치를 폐성함과 아울러, 다른 스위치를 개방하고, 또한 소정의 조합으로 각 샘플·홀드회로의 제1, 제2멀티플렉서를 변환하는 콘트로올회로를 구비한 스펙트럼 확산통신을 구비한 매치필터회로에 있어서, 전기 샘플·홀드회로의 개수에 동일한 PN부호를 유지하면서 그 PN부호를 병렬로 전기콘트로올회로에 입력하고, 또한 1회의 연산마다에 유지된 PN부호를 순환적으로 시프트하는 제1승수 레지스터와, 이 제1승수 레지스터의 각 데이터에리어에 병렬로 접속된 데이터에리어를 보유하고, 또한, PN부호를 시리얼입력할 수 있는 제2승수 레지스터를 구비하고, 제2승수 레지스터의 PN부호는 적시 제1승수 레지스터의 대응데이터에 리어에 전송되는 것을 특징으로 하는 매치필터회로.
  2. 제1항에 있어서, 제2승수 레지스터로부터 제1승수 레지스터로의 PN부호전송은, 매치필터의 1주기의 연산의 종료직후에 실행되는 것을 특징으로 하는 매치필터회로.
  3. 제2항에 있어서, 제2승수 레지스터로부터 제1승수 레지스터로의 전송신호를, 매치필터의 1주기의 종료직후에는 항상 생성해 두고, 전송을 행하지 않을 때는 이 전송신호를 마스크하고, 전송을 행할 때에만 이 마스크를 제거하는 것을 특징으로 하는 매치필터회로.
  4. 제1항에 있어서, 제2승수 레지스터의 PN부호의 시리얼 입력은 매치필터의 샘플링클록크에 동기하여 행하여지는 것을 특징으로 하는 매치필터회로.
  5. 제1항에 있어서, 샘플·홀드회로를 복수의 그룹으로 그룹분할하고, 각 그룹에 대하여, 제1멀티플렉서의 출력이 접속된 제4가산부를 설치하고, 제2멀티플렉서가 접속된 제5가산부를 설치하고, 전구릅의 제4가산부의 출력을 제2가산부에 입력하고, 전구릅의 제5가산부의 출력을 제1가산부에 입력하고 있으며, 제4가산부는 각샘플·홀드 회로에 제1멀티플렉서의 출력이 접속된 복수의 제4캐퍼시턴스와, 이들 제4캐퍼시턴스의 출력이 통합되면서 접속된 기수단의 MOS인버터로 이루어지는 제4반전증폭부와, 이 제4반전증폭부의 출력을 입력에 접속하는 제4귀환 캐퍼시턴스를 보유하고, 제5가산부는, 각 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제5캐퍼시턴스와, 이들 제5캐퍼시턴스의 출력이 통합되면서 접속되는 기수단의 MOS인버터로 이루어지는 제5반전 증폭부와, 이 제5반전 증폭부의 출력을 접속하는 제5귀환 캐퍼시턴스가 매치필터회로에 설치된 것을 특징으로 하는 매치필터회로.
  6. 제1항에 있어서, 기수단의 MOS인버터로 이루어지는 제6반전 증폭부의 출력 을 입력에 접속하는 제6귀환 캐퍼시턴스를 구비한 기준전압 생성회로에 의하여 기준전압이 생성되어 있는 것을 특징으로 하는 매치필터회로.
  7. 제4항 또는 제6항에 있어서, 반전증폭부는 출력과 그랜드와의 사이에는 접지캐퍼시턴스가 접속되고, 최종단의 MOS인버터로부터 전단에서 MOS인버터의 출력을 1쌍의 평형레지스턴스에 의하여 전원 및 그랜드에 접속하고 있는 것을 특징으로 하는 매치필터회로.
  8. 제6항에 있어서, 기준전압은 MOS인버터의 전원전압의 1/2로 되도록 MOS인버터의 한계치가 설정되어 있는 것을 특징으로 하는 매치필터회로.
  9. 제1항에 있어서, 각 샘플·홀드회로에 대한 콘트로올회로의 설정은, 모든 샘플 ·홀드회로를 순환하도록 변환되는 것을 특징으로 하는 매치필터회로.
  10. 제1항에 있어서, 제1멀티플렉서는 제1반전 증폭부의 출력 또는 기준전압을 택일적으로 출력하고, 제2멀티플렉서는 제1멀티플렉서와는 반대의 선택으로 제1반전 증폭부출력 또는 기준전압을 출력하도록 되어 있는 매치필터회로.
  11. 제4항에 있어서, 제1멀티플렉서 및 제2멀티플렉서는, 모두 한쪽이 제1반전증폭부출력을 출력하고, 혹은 양자가 기준전압을 출력하도록 되어 있는 매치 필터회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960046580A 1995-10-20 1996-10-17 스펙트럼 확산통신을 위한 매치필터회로 KR970024542A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-297602 1995-10-20
JP29760295A JP2888783B2 (ja) 1995-10-20 1995-10-20 スペクトラム拡散通信のためのマッチドフィルタ回路

Publications (1)

Publication Number Publication Date
KR970024542A true KR970024542A (ko) 1997-05-30

Family

ID=17848691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046580A KR970024542A (ko) 1995-10-20 1996-10-17 스펙트럼 확산통신을 위한 매치필터회로

Country Status (4)

Country Link
US (1) US6031415A (ko)
JP (1) JP2888783B2 (ko)
KR (1) KR970024542A (ko)
CN (1) CN1102305C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722844B2 (ja) * 1997-07-30 2005-11-30 松下電器産業株式会社 デジタルマッチトフィルタ
US6539009B1 (en) * 1997-12-26 2003-03-25 Yozan, Inc. Signal reception apparatus for DS-CDMA cellular system
JP3377451B2 (ja) * 1998-08-26 2003-02-17 シャープ株式会社 マッチトフィルタ
US6429719B1 (en) * 1998-11-27 2002-08-06 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for charge generation type detection device
US6831929B1 (en) * 1999-03-22 2004-12-14 Texas Instruments Incorporated Multistage PN code aquisition circuit and method
DE60045328D1 (de) * 1999-03-22 2011-01-20 Texas Instruments Inc Mehrstufige pn-kode-erfassungschaltung und -verfahren
AU2002217057A1 (en) 2000-11-27 2002-06-03 Telefonaktiebolaget Lm Ericsson (Publ) Code synchronization in a mobile communication device
US7092426B2 (en) 2003-09-24 2006-08-15 S5 Wireless, Inc. Matched filter for scalable spread spectrum communications systems
JP4933361B2 (ja) 2007-06-26 2012-05-16 日本電波工業株式会社 マッチドフィルタ
CN102064797B (zh) * 2010-11-12 2013-06-05 清华大学 分数倍采样率变换的并行实现方法及其装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US408192A (en) * 1889-07-30 richards
US4507746A (en) * 1982-07-28 1985-03-26 The United States Of America As Represented By The Secretary Of The Army Programmable matched filter for binary phase-coded signals
JP2888782B2 (ja) * 1995-09-08 1999-05-10 エヌ・ティ・ティ移動通信網株式会社 通信のためのフィルタ回路
US5424973A (en) * 1992-11-12 1995-06-13 Yozan Inc. Apparatus and method for performing small scale subtraction
JP3111425B2 (ja) * 1992-11-18 2000-11-20 株式会社鷹山 フィルタ回路
JPH06164320A (ja) * 1992-11-24 1994-06-10 Takayama:Kk フィルタ回路
US5502664A (en) * 1993-03-25 1996-03-26 Yozan Inc. Filter device including SRAM and EEPROM devices
US5500810A (en) * 1993-04-28 1996-03-19 Yozan Inc. Filter device with memory test circuit
JP3396333B2 (ja) * 1995-04-12 2003-04-14 シャープ株式会社 複合的フィルタ回路
JP3320594B2 (ja) * 1995-07-28 2002-09-03 シャープ株式会社 マッチドフィルタ回路
JPH0946174A (ja) * 1995-07-31 1997-02-14 Sharp Corp フィルタ回路
JPH0983483A (ja) * 1995-09-18 1997-03-28 Sharp Corp マッチドフィルタ
US5751184A (en) * 1995-10-19 1998-05-12 Yozan Inc. Low electrical power consumption filter circuit
JP2926651B2 (ja) * 1995-11-02 1999-07-28 株式会社鷹山 マッチドフィルタ回路
JP2944492B2 (ja) * 1995-11-10 1999-09-06 国際電気株式会社 マッチドフィルタ装置

Also Published As

Publication number Publication date
JPH09116522A (ja) 1997-05-02
JP2888783B2 (ja) 1999-05-10
CN1152820A (zh) 1997-06-25
CN1102305C (zh) 2003-02-26
US6031415A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
US4193118A (en) Low pass digital averaging filter
KR970024542A (ko) 스펙트럼 확산통신을 위한 매치필터회로
KR920015910A (ko) 연산회로
KR970031265A (ko) 정합필터장치(matched filter system)
KR970019017A (ko) 정합필터(matched filter)
KR970008858A (ko) 정합필터회로
KR870009595A (ko) 직렬-비트 2의 보수 디지탈 신호 처리 장치
Savoj et al. Boolean matching in logic synthesis
KR960025082A (ko) 데이타 전송장치
KR100255868B1 (ko) 2의 보수 복소수 곱셈기
KR940004430B1 (ko) Mosfet 저항성 제어형 곱셈연산기
KR970008904A (ko) 정합필터회로
US6300823B1 (en) Filter circuit
KR920001830A (ko) 입력가중형 트랜스 버셜필터
KR960020187A (ko) 메모리 소자를 이용한 아다마르 변환기
KR970024543A (ko) 매치필터회로
Hartmanis et al. Homomorphic images of linear sequential machines
KR910014805A (ko) 디지탈신호처리장치
RU2236696C1 (ru) Устройство сравнения на кмдп транзисторах
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
SU1538255A1 (ru) Преобразователь пр мого последовательного кода в дополнительный
KR940004423A (ko) 평균치회로
KR970022733A (ko) 비트 시리얼 기법을 이용한 미분기
Nagaraj Synopsis of Recently Submitted PhD Thesis: Functional Approach to the Realization of Electronic Systems
KR100186341B1 (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961017

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19991004

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010526

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961017

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030709

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee