KR970022733A - 비트 시리얼 기법을 이용한 미분기 - Google Patents

비트 시리얼 기법을 이용한 미분기 Download PDF

Info

Publication number
KR970022733A
KR970022733A KR1019950037100A KR19950037100A KR970022733A KR 970022733 A KR970022733 A KR 970022733A KR 1019950037100 A KR1019950037100 A KR 1019950037100A KR 19950037100 A KR19950037100 A KR 19950037100A KR 970022733 A KR970022733 A KR 970022733A
Authority
KR
South Korea
Prior art keywords
output
bit
shift register
carry
differentiator
Prior art date
Application number
KR1019950037100A
Other languages
English (en)
Other versions
KR0154792B1 (ko
Inventor
김만용
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950037100A priority Critical patent/KR0154792B1/ko
Publication of KR970022733A publication Critical patent/KR970022733A/ko
Application granted granted Critical
Publication of KR0154792B1 publication Critical patent/KR0154792B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/504—Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Complex Calculations (AREA)

Abstract

이 발명은 소정 비트로 표현된 미분하고자 하는 디지탈 데이타가 직렬로 입력될 경우에 이를 처리하기에 적함한 비트 시리얼(Bit Serial) 기법을 이용한 미분기(Differentiator)에 관한 것으로서, 직렬로 1비트씩 입력 데이타를 받아들여, 순차적으로 쉬프트 시킨 후 출력하는 적어도 하나 이상의 쉬프트 레지스터와 ; 상기 각 쉬프트 레지스터에 연결되어, 대응하는 쉬프트 레지스터로부터 출력되는 비트데이타를 지연 및 가산연산에 의해 미분연산식의 중간 재수를 생성하는 수단과 ; 상기 입력데이타와, 상기 각 중간계수 생성수단의 중간계수와, 최종 쉬프트 레지스터의 출력을 받아들여, 미분연산식의 각항의 부호에 따라 중간계수와 입력데이타, 중간계수와 중간계수, 중간계수와 최종 쉬프트 레지스터의 출력에 대한 감산 또는 가산을 수행하여 최종 미분결과를 생성하는 출력수단으로 구성되어, 종래의 기술에 따른 미분기에 비해 하드웨어 구성이 복잡하지 않으며, 미분기의 전단에 직렬 데이타 처리를 기반으로 하는 장치가 부가되더라도, 별도의 직렬/병렬 변환회로를 필요로 하지 않으므로 더욱 효율적인 응용을 도모할 수 있다.

Description

비트 시리얼 기법을 이용한 미분기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 미분기의 구성도이고,
제3도는 상기 제2도에 도시된 1비트 가산기의 구성도이고,
제4도는 상기 제2도에 도시된 1비트 감산기의 구성도이다.

Claims (7)

  1. 직렬로 1비트씩 입력데이타를 받아들여, 순차적으로 쉬프트 시킨 후 출력하는 적어도 하나 이상의 쉬프트 레지스터와 ; 상기 각 쉬프트 레지스터에 연결되어, 대응하는 쉬프트 레지스터로부터 출력되는 비트 데이타를 지연 및 가산연산에 의해 미분연산식의 중간 계수를 생성하는 수단과 ; 상기 입력데이타와, 상기 각 중간계수 생성수단의 중간계수와, 최종 쉬프트 레지스터의 출력을 받아들여, 미분연산식의 각항의 부호에 따라 중간계수와 입력데이타, 중간계수와 중간계수, 중간계수와 최종 쉬프트 레지스터의 출력에 대한 감산 또는 가산을 수행하여 최종 미분결과를 생성하는 출력수단을 포함하여 이루어지는 것을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  2. 제1항에 있어서, 상기한 입력데이타는 적어도 둘 이상의 비트를 단위로 하여 유효값을 표현함을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  3. 제1항 또는 제2항에 있어서, 상기한 쉬프트 레지스터는 미분기의 차수와 동일한 갯수를 가지며, 입력데이타의 유효값을 표현하는 비트 수와 동일한 비트 수를 가짐을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  4. 제1항에 있어서, 상기한 가산 또는 감산 연산을 수행하는 장치는 각각 1비트 가산기 또는 1비트 감산기인 것을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  5. 제4항에 있어서, 상기한 1비트 가산기는 1비트인 두 입력을 받아들여 그 합을 계산한 후, 출력단을 통해 외부에 제공하며, 캐리 입력단과 캐리 출력단을 구비한 전가산기와 ; 클럭신호와 리셋신호를 공급받아, 상기 전가산기의 캐리 출력단을 통해 제공된 캐리를 받아들여 1클럭동안 지연시킨 후, 상기 전가산기의 캐리 입력단에 제공하는 플립플롭을 포함하는 것을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  6. 제4항에 있어서, 상기한 1비트 감산기는 1비트인 두 입력 중 감산하고자 하는 어느 하나를 반전시키기 위한 반전기와 ; 상기 반전기의 출력과 두 입력 중 다른 하나를 받아들여, 그 합을 계산한 후 출력단을 통해 외부에 제공하며, 캐리 입력단과 캐리 출력단을 구비한 전가산기와 ; 클럭신호와 리셋신호를 공급받아, 상기 전가산기의 캐리 출력단을 통해 제공된 캐리를 받아들여 1클럭동안 지연시킨 후, 상기 전가산기의 캐리입력단에 제공하는 플립플롭을 포함하는 것을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
  7. 제5항 또는 제6항에 있어서, 상기한 플립플롭은 D-플립플롭인 것을 특징으로 하는 비트 시리얼 기법을 이용한 미분기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037100A 1995-10-25 1995-10-25 비트 시리얼 기법을 이용한 미분기 KR0154792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037100A KR0154792B1 (ko) 1995-10-25 1995-10-25 비트 시리얼 기법을 이용한 미분기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037100A KR0154792B1 (ko) 1995-10-25 1995-10-25 비트 시리얼 기법을 이용한 미분기

Publications (2)

Publication Number Publication Date
KR970022733A true KR970022733A (ko) 1997-05-30
KR0154792B1 KR0154792B1 (ko) 1998-11-16

Family

ID=19431292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037100A KR0154792B1 (ko) 1995-10-25 1995-10-25 비트 시리얼 기법을 이용한 미분기

Country Status (1)

Country Link
KR (1) KR0154792B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369999B1 (ko) * 1999-01-30 2003-01-29 엘지전자 주식회사 직렬 데이터 평균 연산 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369999B1 (ko) * 1999-01-30 2003-01-29 엘지전자 주식회사 직렬 데이터 평균 연산 장치

Also Published As

Publication number Publication date
KR0154792B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100302093B1 (ko) 교차형디지탈유한임펄스응답필터에서이진입력신호를탭계수와승산시키는방법및회로배열과교차형디지탈필터의설계방법
US5216628A (en) Absolute value arithmetic circuit
EP0238300B1 (en) Serial digital signal processing circuitry
US6745219B1 (en) Arithmetic unit using stochastic data processing
KR920008269B1 (ko) 배율기 회로
KR100255868B1 (ko) 2의 보수 복소수 곱셈기
KR970022733A (ko) 비트 시리얼 기법을 이용한 미분기
JPH09168035A (ja) 伝送データ整形装置
SU1756887A1 (ru) Устройство дл делени чисел в модул рной системе счислени
JP2003037504A (ja) グレイコード発生装置
JP2000165204A (ja) Ｉｉｒ形デジタルローパスフィルタ
JPH09107271A (ja) 直接拡散スペクトル拡散用ディジタルマッチドフィルタ
JP3335653B2 (ja) 零検出回路
KR0161485B1 (ko) 산술 연산 장치를 이용한 부스 알고리즘 곱셈 연산 장치
KR100239631B1 (ko) 디지틀 승산기
JP3074958B2 (ja) 加算機能付きシリアル乗算器
SU1156069A1 (ru) Устройство масштабировани цифрового дифференциального анализатора
JP2513021B2 (ja) 符号付きディジット数正負判定回路
JP2708979B2 (ja) シフト加算方式を用いた乗算回路
KR0181755B1 (ko) 혼성포매트 방식으로 전송되는 2진수를 가산하는 디지탈 가산회로
KR950029926A (ko) 이진 보수 발생을 위한 병렬 곱셈기
JPH05108693A (ja) Ｉｉｒデジタルフイルタ装置
KR970049460A (ko) 웰리스 트리를 이용한 고속 승산기
KR950007565A (ko) 디지탈 색 공간 변환회로
JPS60173915A (ja) デイジタルフイルタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee