KR970024543A - 매치필터회로 - Google Patents

매치필터회로 Download PDF

Info

Publication number
KR970024543A
KR970024543A KR1019960047748A KR19960047748A KR970024543A KR 970024543 A KR970024543 A KR 970024543A KR 1019960047748 A KR1019960047748 A KR 1019960047748A KR 19960047748 A KR19960047748 A KR 19960047748A KR 970024543 A KR970024543 A KR 970024543A
Authority
KR
South Korea
Prior art keywords
output
adder
multiplexer
inverting amplifier
sample
Prior art date
Application number
KR1019960047748A
Other languages
English (en)
Other versions
KR100418266B1 (ko
Inventor
코쿠료오 쥬
쪼오메이 슈우
마코토 야마모토
수나오 타카토리
마모루 사와하시
후미유키 아다찌
Original Assignee
수나오 타카토리
카부시키가이샤 요잔
오오보시 코오지
엔.티.티 이도오쯔우신모오 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수나오 타카토리, 카부시키가이샤 요잔, 오오보시 코오지, 엔.티.티 이도오쯔우신모오 카부시키가이샤 filed Critical 수나오 타카토리
Publication of KR970024543A publication Critical patent/KR970024543A/ko
Application granted granted Critical
Publication of KR100418266B1 publication Critical patent/KR100418266B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0254—Matched filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Acoustics & Sound (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

더블샘플링이 가능한 매치필터회로를 제공하는 것을 목적으로 한다.
샘플·홀드회로를 2개 그룹으로 분할하고, 콘트롤회로에 의해서 제1그룹의 스위치를 칩시간씩 순차택일적으로 닫고, 동시에 제2그룹의 스위치를 제1그룹보다 1/2칩시간 어긋난 타이밍으로 칩시간마다 순차택일적으로 닫는 것이다.

Description

매치필터회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은, 본발명에 관한 매치필터회로의 제1실시예를 나타내는 블록도,
도 2는, 동 실시예 각각의 매치필터회로를 표시하는 블록도,
도 3은, 도 2에 있어서의 샘플홀드회로를 나타내는 회로도,
도 4는, 도 3에 있어서의 스위치를 나타내는 회로도,
도 5는, 도 3에 있어서의 멀티플렉서를 나타내는 회로도.

Claims (8)

  1. 입력전압에 접속된 스위치와, 이 스위치의 출력에 접속된 제1캐패시턴스와, 이 제1캐패시턴스의 출력에 접속된 기수단의 MOS인버터로 구성되는 제1반전증폭부와, 이 제1반전증폭부의 출력을 입력에 접속하는 제1귀환캐패시턴스와, 상기한 제1반전증폭부의 출력 또는 기준전압을 택일적으로 출력하는 제1멀티플렉서 및 제2멀티플렉서를 구비한 샘플·홀드회로와, 각 샘플·홀드회로의 제1멀티플렉서의 출력이 접속된 복수의 제2멀티플렉서와, 이들 제2캐패시턴스의 출력이 결합된 채 접속된 기수단의 MOS인버터로 구성되는 제2반전증폭부와, 이 제2반전증폭부의 출력을 입력으로 접속하는 제2귀환캐패시턴스를 보유하는 제1가산부와, 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제3캐패시턴스와, 이들 제3캐패시턴스의 출력이 접속된 채 접속된 기수단의 MOS인버터로 구성되는 제3반전증폭부와, 이 제3반전증폭부의 출력을 입력에 접속하는 제3귀환캐패시턴스를 보유하는 제2가산부와, 상기한 제1가산부의 출력에서 제2가산부의 출력을 감산하는 감산회로와, 상기한 샘플·홀드회로의 어떤 1개에 있어서의 상기한 스위치를 폐성하는 것과 동시에 다른 스위치를 개방하고 또 소정의 조합으로 각 샘플·홀드회로의 제1, 제2멀티플렉서를 절환하는 콘트롤회로와, 를 구비한 매치필터회로에 있어서, 상기한 샘플·홀드회로는 2개 그룹으로 나누어지고, 상기한 콘트롤회로는 제1그룹의 상기한 스위치를 칩시간마다 순차택일적으로 개성하고, 동시에 제2그룹의 상기한 스위치를 제1그룹의 스위치보다 1/2칩시간 어긋난 타이밍으로 칩시간마다 순차택일적으로 폐성하도록 되어 있는 것을 특징으로 하는 매치필터회로.
  2. 제1항에 있어서, 제1, 제2그룹의 각 샘플·홀드회로를 더 복수의 그룹으로 나누고, 각 그룹에 관해서, 제1멀티플렉서의 출력이 접속된 제4가산부를 설치하고, 제2멀티플렉서가 접속된 제5가산부를 설치하고, 전 그룹의 제4가산부의 출력을 제2가산부로 도입하고, 전 그룹의 제5가산부의 출력을 제1가산부로 도입하며, 제4가산부는 각 샘플·홀드회로의 제1멀티플렉서의 출력이 접속된 복수의 제4캐패시턴스의 출력이 총합된 채 접속된 기수단의 MOS인버터로 구성되는 제4반전증폭부와, 이 제4증폭부의 출력을 입력으로 접속하는 제4귀환캐패시턴스를 보유하며, 제5가산부는 각 샘플·홀드회로의 제2멀티플렉서의 출력 및 제1가산부의 출력이 접속된 복수의 제5캐패시턴스와, 이들 제5캐패시턴스의 출력이 총합된 채 접속된 기수단의 MOS인버터로 구성되는 제5반전증폭부의 출력을 입력으로 접속하는 제5귀환캐패시턴스가 설치된 것을 특징으로 하는 매치필터회로.
  3. 제1항에 있어서, 기수단의 MOS인버터로 구성되는 제6반전증폭부와, 이 제6반전증폭부의 출력을 입력에 접속하는 제6귀환캐패시턴스를 구비한 기준전압 생성회로에 의해 기준전압이 생성되는 것을 특징으로 하는 매치필터회로.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 반전증폭부는 출력과 그랜드와의 사이에는 접지캐패시턴스가 접속되고, 최종단의 MOS인버터의 출력을 1쌍의 평행레지스턴스에 의해서 전원 및 그랜드에 접속하고 있는 것을 특징으로 하는 매치필터회로.
  5. 제4항에 있어서, 기준전압은 MOS인버터의 전원전압의 1/2이 되도록 MOS인버터의 역치가 설정되어 있는 것을 특징으로 하는 매치필터회로.
  6. 제1항에 있어서, 제1, 제2그룹의 각 샘플·홀드회로에 대한 콘트롤회로의 설정은, 각 그룹의 전체 샘플·홀드회로를 귀환하도록 절환되는 것을 특징으로 하는 매 치필터회로.
  7. 제1항에 있어서, 제1멀티플렉서는 제1반전증폭부의 출력 또는 기준전압을 택일적으로 출력하고, 제2멀티플렉서, 제1멀티플렉서와는 반대의 선택에서 제1반전증폭부 출력 또는 기준전압을 출력하도륵 되어 있는 매치필터회로.
  8. 제1항에 있어서, 제1멀티플렉서 및 제2멀티플렉서는 어느 한쪽이 제1반전증폭부출력을 출력하고, 또는 양자가 기준전압을 출력하도륵 되어 있는 매치필터회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960047748A 1995-10-23 1996-10-23 정합필터회로 KR100418266B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-299197 1995-10-23
JP7299197A JP2888784B2 (ja) 1995-10-23 1995-10-23 マッチドフィルタ回路

Publications (2)

Publication Number Publication Date
KR970024543A true KR970024543A (ko) 1997-05-30
KR100418266B1 KR100418266B1 (ko) 2004-05-20

Family

ID=17869405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047748A KR100418266B1 (ko) 1995-10-23 1996-10-23 정합필터회로

Country Status (6)

Country Link
US (1) US5926512A (ko)
EP (1) EP0771071B1 (ko)
JP (1) JP2888784B2 (ko)
KR (1) KR100418266B1 (ko)
CN (1) CN1099757C (ko)
DE (2) DE69614480T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064690A (en) * 1997-05-13 2000-05-16 Yozan Inc. Spread spectrum communication system
JP3333454B2 (ja) * 1997-12-20 2002-10-15 松下電器産業株式会社 相関検出装置及び相関検出装置の逆拡散符号切換え方法
US6343094B1 (en) * 1999-01-22 2002-01-29 Sharp Laboratories Of America, Inc. Spread spectrum signal receiving method and apparatus for CDMA cellular communication
US7092426B2 (en) * 2003-09-24 2006-08-15 S5 Wireless, Inc. Matched filter for scalable spread spectrum communications systems
CN103546113B (zh) * 2013-10-21 2016-05-25 南京理工大学 基于fpga可编程延时电路的数字匹配滤波电路与方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507746A (en) * 1982-07-28 1985-03-26 The United States Of America As Represented By The Secretary Of The Army Programmable matched filter for binary phase-coded signals
DE3378245D1 (en) * 1983-07-14 1988-11-17 Ant Nachrichtentech Method of interfacing two systems with different sampling rates
US5016255A (en) * 1989-08-07 1991-05-14 Omnipoint Data Company, Incorporated Asymmetric spread spectrum correlator
US5022047A (en) * 1989-08-07 1991-06-04 Omnipoint Data Corporation Spread spectrum correlator
JP2888782B2 (ja) * 1995-09-08 1999-05-10 エヌ・ティ・ティ移動通信網株式会社 通信のためのフィルタ回路
DE4241882A1 (ko) * 1991-12-13 1993-06-17 Clarion Co Ltd
US5424973A (en) * 1992-11-12 1995-06-13 Yozan Inc. Apparatus and method for performing small scale subtraction
JP3111425B2 (ja) * 1992-11-18 2000-11-20 株式会社鷹山 フィルタ回路
JPH06164320A (ja) * 1992-11-24 1994-06-10 Takayama:Kk フィルタ回路
US5502664A (en) * 1993-03-25 1996-03-26 Yozan Inc. Filter device including SRAM and EEPROM devices
US5500810A (en) * 1993-04-28 1996-03-19 Yozan Inc. Filter device with memory test circuit
US5408192A (en) * 1993-10-12 1995-04-18 International Business Machines Corporation Monolithic broadband phase shifting circuit for analog data signals
JP2807568B2 (ja) * 1994-02-10 1998-10-08 エヌ・ティ・ティ移動通信網株式会社 適応形スペクトラム拡散受信機
JP3396333B2 (ja) * 1995-04-12 2003-04-14 シャープ株式会社 複合的フィルタ回路
JPH0946174A (ja) * 1995-07-31 1997-02-14 Sharp Corp フィルタ回路
JPH0983483A (ja) * 1995-09-18 1997-03-28 Sharp Corp マッチドフィルタ
US5751184A (en) * 1995-10-19 1998-05-12 Yozan Inc. Low electrical power consumption filter circuit
JP2926651B2 (ja) * 1995-11-02 1999-07-28 株式会社鷹山 マッチドフィルタ回路

Also Published As

Publication number Publication date
EP0771071B1 (en) 2001-08-16
US5926512A (en) 1999-07-20
CN1160307A (zh) 1997-09-24
DE771071T1 (de) 1997-12-18
JPH09116523A (ja) 1997-05-02
DE69614480T2 (de) 2001-11-22
EP0771071A1 (en) 1997-05-02
DE69614480D1 (de) 2001-09-20
CN1099757C (zh) 2003-01-22
KR100418266B1 (ko) 2004-05-20
JP2888784B2 (ja) 1999-05-10

Similar Documents

Publication Publication Date Title
US5490099A (en) Method of multiplying an analog value by a digital value
KR890016754A (ko) 아날로그 회로 및 필터장치
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR960043527A (ko) 저전력 고속 레벨 시프터
EP0158646B1 (en) Switched capacitor circuits
ATE461554T1 (de) Replikatornetzwerk zum linearisieren von switched-capacitor-schaltungen
KR890013551A (ko) 회로 동기화 시스템
KR970031265A (ko) 정합필터장치(matched filter system)
KR920013909A (ko) 펄스신호 발생회로
KR970019017A (ko) 정합필터(matched filter)
KR970024543A (ko) 매치필터회로
KR970031263A (ko) 정합필터회로(matched filter circuti)
KR970008858A (ko) 정합필터회로
KR970008904A (ko) 정합필터회로
KR970024542A (ko) 스펙트럼 확산통신을 위한 매치필터회로
KR890007299A (ko) 지연 회로용 판독 회로
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR970060248A (ko) 신호 발생기
KR920009091A (ko) A/d 변환기
KR930010664A (ko) 전자장치
KR870008242A (ko) 스위치 된 전류원
KR900001127A (ko) 클램프회로
JP3761720B2 (ja) マッチトフィルタ
KR940004480A (ko) 절대치회로
KR950035054A (ko) 전류 클램핑 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee