KR970013347A - 매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 - Google Patents
매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR970013347A KR970013347A KR1019950025724A KR19950025724A KR970013347A KR 970013347 A KR970013347 A KR 970013347A KR 1019950025724 A KR1019950025724 A KR 1019950025724A KR 19950025724 A KR19950025724 A KR 19950025724A KR 970013347 A KR970013347 A KR 970013347A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide film
- capacitor
- polysilicon layer
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법에 관한 것으로, 본 발명의 캐패시터는 반도체기판 위에 형성된 산화막, 상기 산화막내에 형성된 접촉구, 상기 접촉구를 채우는 스토리지 노드 및 상기 스토리지노드의 표면에 순차적으로 형성된 유전층 및 플레이트전극을 구비하며, 상기 캐패시터의 접촉구는 스토라지노드를 만들 때 자기정렬되게 한다. 따라서 본 발명에서는 보통과 같이 두 개의 마스크를 쓰지않고 하나의 마스크만으로 만들기 때문에 제작이 용이하고 정렬문제도 발생하지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 캐패시터를 나타내는 단면도이다.
Claims (6)
- 캐패시터를 가지는 반도체장치에 있어서, 반도체기판상에 소정부분에 형성된 제1산화막, 상기 제1산화막내에 형성된 접촉구, 상기 접촉구에 인접하는 일측의 산화막에서부터 타측의 산화막에 걸쳐 형성되고 상기 접촉구를 채우며, 상기 접촉구 상에서의 두께가 상기 산화막상에서의 두께보다 얇은 제1도전층, 상기 스토리지전극 표면에 형성된 유전층 및, 상기 유전층의 표면에 형성된 제2 도전층을 구비함을 특징으로 하는 반도체장치의 캐패시터.
- 제1항에 있어서, 상기 제1 도전층은 스토리지노드이고 제2 도전층은 플레이트전극임을 특징으로 하는 반도체장치의 캐패시터.
- 반도체장치의 캐패시터의 제조방법에 있어서, 반도체기판 상에 제1산화막, 제1폴리실리콘층 및 제2 산화막을 순차적으로 형성하는 단계, 상기 제2산화막을 소정의 마스크를 이용하여 패터닝하는 단계, 결과물 상에 제2 폴리실리콘층을 도포하는 단계, 상기 제2 폴리실리콘층을 이방성식각함과 동시에 상기 제1 폴리실리콘층을 패터닝하여 상기 제1산화막 및 상기 패터닝된 제1 폴리실리콘층의 측벽에 폴리스페이서를 형성하는 단계, 상기 플리스페이서를 마스크로 이용하여, 제1 및 제2산화막을 제거하는 단계, 결과물 상에 제3 폴리실리콘층을 도포하는 단계, 상기 제3 폴리실리콘층 및 상기 제1 폴리실리콘층의 소정부분을 제거하는 형성하는 단계, 및 결과물 상에 유전물질과 제4 폴리실리콘층을 순차적으로 도포하는 단계를 구비함을 특징으로 하는 반도체장치의 캐패시터 제조방법.
- 제3항에 있어서, 잔존하는 제1 및 제3폴리실리콘층이 스토리지노드이고, 제4 폴리실리콘층은 플레이트전극임을 특징으로 하는 반도체장치의 캐패시터 제조방법.
- 제3항에 있어서, 상기 제1산화막의 식각율은 상기 제2 산화막의 식각률에 비해 작음을 특징으로 하는 반도체장치의 캐패시터의 제조방법.
- 제3항에 있어서, 상기 접촉구는 자기정렬로 형성됨을 특징으로 하는 반도체장치의 캐패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025724A KR970013347A (ko) | 1995-08-21 | 1995-08-21 | 매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025724A KR970013347A (ko) | 1995-08-21 | 1995-08-21 | 매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970013347A true KR970013347A (ko) | 1997-03-29 |
Family
ID=66595392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950025724A KR970013347A (ko) | 1995-08-21 | 1995-08-21 | 매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970013347A (ko) |
-
1995
- 1995-08-21 KR KR1019950025724A patent/KR970013347A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006941A (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| KR950010053A (ko) | 메모리 셀의 비트 라인 비아 홀 제조방법 | |
| KR970013347A (ko) | 매몰접합구가 자기정렬된 캐패시터 및 그의 제조방법 | |
| KR950004415A (ko) | 반도체 장치 및 그 제조방법 | |
| KR980005510A (ko) | 스토리지 노드 콘택 형성 방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950025876A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR960026356A (ko) | 고집적 반도체 소자 제조 방법 | |
| KR930009071A (ko) | 반도체 메모리장치의 제조방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR970054055A (ko) | 커패시터 제조방법 | |
| KR980006374A (ko) | 반도체 캐패시터 제조방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR950004537A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970052187A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR970053818A (ko) | 실린더 및 핀형 구조가 조합된 전하저장전극 형성방법 | |
| KR970024210A (ko) | 반도체 소자의 디램 제조방법 | |
| KR960043178A (ko) | 디램(dram) 소자의 적층형 캐패시터 제조 방법 | |
| KR950001959A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR950021571A (ko) | 캐패시터 제조방법 | |
| KR970018568A (ko) | 반도체장치 및 그 제조방법 | |
| KR920010916A (ko) | 반도체 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |