KR980006374A - 반도체 캐패시터 제조방법 - Google Patents

반도체 캐패시터 제조방법 Download PDF

Info

Publication number
KR980006374A
KR980006374A KR1019960025403A KR19960025403A KR980006374A KR 980006374 A KR980006374 A KR 980006374A KR 1019960025403 A KR1019960025403 A KR 1019960025403A KR 19960025403 A KR19960025403 A KR 19960025403A KR 980006374 A KR980006374 A KR 980006374A
Authority
KR
South Korea
Prior art keywords
etching
layer
polysilicon
interlayer insulating
nitride
Prior art date
Application number
KR1019960025403A
Other languages
English (en)
Inventor
황창연
이정석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025403A priority Critical patent/KR980006374A/ko
Publication of KR980006374A publication Critical patent/KR980006374A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 활성영역이 구비된 실리콘 기판상부에 층간절연 산화층과 제1 폴리실리콘과 소정의 식각비를 가지는 질화막을 차례로 적층한 후, 상기 질화막 상부에 감광막을 도포하고, 질화막을 패턴닝하는 단계; 상기 패턴닝된 질화막과, 제1 폴리실리콘층, 이어서 층간절연 산화막의 소정두께로 패턴을 이루는 질화막사이을 콘택식각하는 단계; 상기 콘택영역의 전체구조상에 제2 폴리실리콘층을 형성한 다음 상기 콘택영역을 건식식각하여 폴리실리콘 스페이서를 형성하는 단계; 습식식각으로 소정의 두께로 구성된 층간절연 산화막을 식각하는 동시에 패턴닝된 질화막을 식각제거하여 이중(Double)캐패시터를 형성하면서 활성영역간의 콘택홀을 구현하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 캐패시터 제조방법에 관한 것으로, 상기 질화막과 층간절연막간의 식각비(Etch Rate)를 이용하여 기판상의 활성영역의 콘택홀을 구현하면서 전하저장 캐패시터의 크기를 조절할 수 있는 이중캐패시터 제조방법이다.

Description

반도체 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 일실시예에 따른 반도체 캐패시터 제조공정도.

Claims (5)

  1. 반도체 소자의 캐패시터 제조방법에 있어서, 활성영역이 구비된 실리콘 기판상부에 층간절연 산화층과 제1 폴리실리콘과 소정의 식각비를 가지는 질화막을 차례로 적층한 후, 상기 질화막 상부에 감광막을 도포하고, 질화막을 패턴닝하는 단계; 상기 패턴닝된 질화막과, 제1 폴리실리콘층, 이어서 층간절연 산화막의 소정두께로 패턴을 이루는 질화막사이을 콘택식각하는 단계; 상기 콘택영역의 전체구조상에 제2 폴리실리콘층을 형성한 다음 상기 콘택영역을 건식식각하여 폴리실리콘 스페이서를 형성하는 단계; 습식식각으로 소정의 두께로 구성된 층간절연 산화막을 식각하는 동시에 패턴닝된 질화막을 식각제거하여 이중(Double)캐패시터를 형성하는 단계;상기 콘택영역의 전체구조 상에 제3 폴리실리콘을 형성한 다음, 건식 식각하여 폴리실리콘 스페이서를 형성하면서 활성영역간의 콘택홀을 구현하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 캐패시터 제조방법.
  2. 제1항에 있어서, 전하저장 영역을 구현할 수 있는 하드마스크(Hard Mask)은 질화막인 것을 특징으로 하는 반도체 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 기판상의 콘택영역을 구성하는 스페이서는 폴리실리콘인 것을 특징으로 하는 반도체 캐패시터 제조방법.
  4. 제2항 또는 제3항에 있어서, 상기 기판상의 선택적 콘택식각은 질화막과 층간절연 산화막의 식각비(Etch)될 수 있는 것을 특징으로 하는 반도체 캐패시터 제조방법.
  5. 제4항에 있어서, 상기 형성되는 질화막의 두께와 상기 식각비(Etch Rate)는 캐패시터 저장용량으로 구현될 수 있는 것을 특징으로 하는 반도체 캐패시터 제조방법.
KR1019960025403A 1996-06-28 1996-06-28 반도체 캐패시터 제조방법 KR980006374A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025403A KR980006374A (ko) 1996-06-28 1996-06-28 반도체 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025403A KR980006374A (ko) 1996-06-28 1996-06-28 반도체 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR980006374A true KR980006374A (ko) 1998-03-30

Family

ID=66240804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025403A KR980006374A (ko) 1996-06-28 1996-06-28 반도체 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR980006374A (ko)

Similar Documents

Publication Publication Date Title
US5814553A (en) Method of fabricating self-align contact window with silicon nitride side wall
US5219780A (en) Method for fabricating a semiconductor memory cell
JP2751001B2 (ja) 半導体素子のスタックキャパシタ形成方法
US6211008B1 (en) Method for forming high-density high-capacity capacitor
KR970060384A (ko) 반도체 장치의 축전기 제조방법
KR980006374A (ko) 반도체 캐패시터 제조방법
KR0124576B1 (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR960016246B1 (ko) 적층 캐패시터 제조방법
KR19980053149A (ko) 다중 실린더형 커패시터의 제조방법
KR100239450B1 (ko) 반도체 메모리소자의 제조방법
KR980012486A (ko) 반도체 소자의 커패시터 제조 방법
KR0130544B1 (ko) 반도체 소자의 캐패시터 제조방법
KR940027172A (ko) 디램셀의 스택캐패시터 제조방법
KR930009584B1 (ko) 커패시터 제조방법
KR980006391A (ko) 반도체 메모리장치의 커패시터 제조방법
KR940001255A (ko) 반도체 메모리장치 및 그 제조방법
KR930022554A (ko) 메모리 커패시터의 구조 및 제조방법
KR970018582A (ko) 반도체장치의 제조방법(method for forming semiconductor device)
KR940016766A (ko) 반도체 소자의 캐패시터 제조방법
KR970030817A (ko) 반도체 소자의 캐패시터 제조방법
KR970053946A (ko) 반도체 메모리장치 및 그 제조방법
KR950004537A (ko) 캐패시터의 전하저장전극 형성방법
KR970053818A (ko) 실린더 및 핀형 구조가 조합된 전하저장전극 형성방법
KR19980015743A (ko) 폴리사이드 게이트 형성방법
KR970072419A (ko) 커패시터의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination