KR970003911B1 - 다층 리드프레임 - Google Patents

다층 리드프레임 Download PDF

Info

Publication number
KR970003911B1
KR970003911B1 KR1019930007732A KR930007732A KR970003911B1 KR 970003911 B1 KR970003911 B1 KR 970003911B1 KR 1019930007732 A KR1019930007732 A KR 1019930007732A KR 930007732 A KR930007732 A KR 930007732A KR 970003911 B1 KR970003911 B1 KR 970003911B1
Authority
KR
South Korea
Prior art keywords
layer
power supply
ground
lead
power
Prior art date
Application number
KR1019930007732A
Other languages
English (en)
Other versions
KR930024143A (ko
Inventor
도시가즈 다께노우찌
Original Assignee
신꼬오 덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오 덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 신꼬오 덴기 고오교오 가부시끼가이샤
Publication of KR930024143A publication Critical patent/KR930024143A/ko
Application granted granted Critical
Publication of KR970003911B1 publication Critical patent/KR970003911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

요약없음

Description

다층 리드프레임
제1도는 다층 리드프레임의 일시예의 구성을 나타낸 단면도
제2도는 코넥터 테이프 및 신호층등이 평면배치를 나타낸 설명도
제3도는 코넥터 테이프의 사시도
제4도는 다층 리드프레임의 다른 실시예의 구성을 나타낸 단면도
제5도는 코넥터 테이프의 단면도
제6도는 리드프레임의 종래예를 나타낸 단면도
본 발명은 다층 리드프레임에 관한 것이다. 제6도는 신호층(5), 전원층(6), 접지층(7)의 3층으로 된 다층 리드프레임의 종래예를 나타낸다. 제6도는 나타낸 것과 같이 다층 리드프레임은 신호층(5), 전원층(6) 등의 복수의 층을 적층해서 된 것이며, 각층은 폴리이미드등의 전기적 절연층을 층간에 개재시켜 적층하고 있다.
도시한 예에서는 최하층이 접지층(7)이고, 중간층이 전원층(6)이지만 각각 플레인상으로 형성되어 있으므로 반도체칩의 임의의 위치로 부터 전원층(6) 및 접지층(7)에 와이어 본딩함으로써 전원전위, 접지전위 할 수 있다.
전원층(6) 및 접지층(7)은 각각 전원전위, 접지전위로 설정되지만 이때문에 종래에는 전원층(6) 및 접지층(7)의 외연부로부터 소편상으로 형성한 전극(9,10)을 뻗어나오게 하고 이들 전극(9,10)을 각각 신호층(5)의 전원리드와 접지리드에 저항용접하여 전기적으로 접속하였다.
실제로는 전원층(6)및 접지층(7)의 각각에 복수개의 전극(9,10)을 등간격으로 형성하여 신호층(5)에 접속하도록 하였다. 전극(9,10)은 신호층(5)의 복수의 전원리드, 접지리드위치에 맞추어 사전에 형성한다.
상기와 같이 종래에는 전원층(6) 및 접지층(7)은 전극(9,10)을 신호층(5)의, 전원리드 및 접지리드에 저항 용접하였으나 이 저항용접은 신호층(5), 전원층(6) 등의 각층을 압착, 접합하는 공정과는 전혀 다른 공정이기 때문에, 전용장치가 필요하든지 하여 이 때문에 공수가 증가된다는 문제점이 있었다. 또 저항용접에 의해서 접속하는 경우에는 전기적 접속의 확실성이란 면에서 불균일이 있든지 소요용접강도를 얻을 수 없든지 볼품이 나빠지게 되는 문제점이 있었다.
그리하여 본 발명은 상기 문제점을 해소하려고 행해진 것이며 그 목적은 종래와 같은 저항 용접방법에 의하지 않고 전원층 등과 신호층의 전기적 접속을 확실하게 할 수 있고 제조공정상에 있어서도 신호층이나 전원층을 다층으로 형성하기가 용이한 다층 리드프레임을 제공하려는데 있다.
본 발명은 상기 목적을 달성하기 위하여 다음 구성을 구비한다.
즉 층간에 전기적 절연층을 거쳐서 신호층과 전원층 또는 접지층등을 다층으로 적층하여 된 다층 리드프레임에 있어서 상기 신호층과 상기 전원층 또는 접지층등이 전기적으로 절연성을 갖는 절연필름에 두께방향으로 연락하는 금소비어를 형성한 코넥터 테이프에 의해서 일체로 접합하고 상기 신호층의 전원리드 또는 접지리드와 상기 전원층 또는 접지층이 상기 전원리드 또는 접지리드의 배치위치에 맞추어 형성한 금속비어를 거쳐서 전기적으로 접속한 것을 특징으로 한다.
또 상기 신호층의 전원리드 또는 접지리드의 리드폭내에 복수개의 금속비어를 배치한 것을 특징으로 한다.
코넥터 테이프의 절연필름 부분에서 층간이 일체적으로 접합되고, 동시에 금속비어 부분에서 층간이 전기적으로 접속된다.
금속비어는 신호층의 전원리드 또는 접지리드의 배치에 맞추어 사전에 형성하고 코넥터 테이프로 층간을 접속시킬 때에 동시에 전원리드와 전원층, 접지리드와 접지층을 전기적으로 접속한다. 코넥터 테이프를 사용함으로써 저항용접에 의하지 안하고 층간을 전기적으로 접속할 수 있다.
이하 본 발명의 실시예를 첨부도면에 의해서 상세하게 설명하겠다.
제1도는 본 발명에 의한 다층 리드프레임의 일실시예의 구성을 나타내는 도면이다.
이 실시예의 다층 리드프레임은 신호층(12)과 전원층(14)의 2층 구조로 된 리드프레임이다. 신호층(12)은 통상의 1층 리드프레임과 마찬가지로 소정의 리드패턴이 형성된 것이며, 신호리드이외에 전원리드 및 접지리드로써 사용하는 리드가 소정의 배치로 형성되어 있다.
신호층(12)과 전원층(14)은 전기적 절연성을 갖는 필름에 금속비어를 형성한 코넥터 테이프(20)를 사용하여 일체로 접합하여 적층한다.
이 코넥터 테이프(20)는 제 5 도에 나타낸 것과 같이 절연필름(20a)의 두께방향으로 관통구멍(이후 투공이라 한다)을 형성하고 이 투공내에 금등의 도체금소을 충전하여 금속비어(20b)를 형성한 것이다. 금속비어(20b)의 상하면은 범프상으로 형성하고 절연필름(20a)의 필름면보다도 약간 돌출되게 설비한다.
절연필름(20a)은 폴리이비드등의 전기적 절연성을 갖는 동시에 가열압착에 의해서 접착하는 접합기능을 갖도록 형성한다.
코넥터 테이프(20)에 형성하는 금속비어(20b)는 극히 비소하게 형성할 수 있으므로 예를들면 금소비어(20b)자체의 직경이 25㎛, 인접하는 금속비어간 거리가 45㎛ 정도로 형성할 수 있다. 이들 금속비어(20b)는 절연필름(20a)에 레이저 등으로 투공을 천공하여 형성하므로 금속비어(20b)를 형성하는 위치는 자유로 설정할 수 있다.
코넥터 테이프(20)는 제 1 도에 나타낸 것과 같이 전원층(14)의 크기와 신호층(12)의 접합범위에 맞추어서 틀모양으로 형성하고 신호층(12)와 전원층(14)를 접합한다.
제 2 도에 코넥터 테이프(20)을 평면방향에서 본 설명도를 나타낸다. 코넥터 테이프(20)에는 도면과 같이 신호층의 각각의 인너리드(12a)를 접합하지만 인너리드(12a)중 전원리드(12b)를 접합하는 부위에 대해서는 전원리드(12b)의 접착위치에 맞추어서 코넥터 테이프(20)에 사전에 금속비어(20b)를 형성해둔다.
금속비어(20b)는 상기와 같이 비소크기로 형성하므로 도면과 같이 전원리드(12b)의 리드폭내에 들어가도록 복수개의 금속비어(20b)를 형성한다. 또 전원리드(12b)를 접합하는 부분이외에 대해서는 절연필름(20a)대로 한다.
제 3 도는 절연필름에 금속비어를 형성한 코넥터 테이프(20)의 사시도를 나타낸다. 금속비어(20b)는 도면과 같이 신호층(14)에서의 전원리드의 배치에 맞추어서 형성한다. 신호층(12)과 전원층(14)을 접합하는 경우에는 코넥터 테이프(20)을 신호층(12)와 전원층(14)에 위치맞춤하여 층간에 끼우고 가열 및 가압하여 일정시간 모지함으로써 접합한다.
코넥터 테이프(0)은 제 5 도와 같이 테이프의 두께방향으로 금속비어(20b)가 통하고 있으므로 신호층(12)과 전원층(14)를 압착시킴으로써 전원리드와 전원층(14)의 각각에 금속비어(20b)의 상하면이 각각 맞닿아서 전기적으로 접속된다. 금속비어(20b)는 전원리드의 리드폴내에 복수개설비함으로 전원리드와 전원층(14)은 복수개의 금속비어(20b)를 거쳐서 전기적으로 접속되어 확실한 전기적 접속이 된다.
이와같이 전원층(14)은 소정의 전원전위로 설정되므로 제 1 도에 나타낸 것과 반도체 칩(22)을 전원층(14)에 탑재하고 전원층(14)에 대해서 와이어본딩함으로써 전원에 접속할 수 있다.
이상과 같이 코넥터 테이프(20)을 사용하여 신호층(12)와 전원층(14)를 접합하는 방법에 의하면 신호층(12)와 전원층(14)의 접합과 동시에 자동적으로 전원리드와 전원층(14)이 전기적으로 접속가능하고 종래와 같이 전원층에서 뻗어나오게 한 전극을 저항 용접하는 작업이 불필요하게 된다. 그결과 다층 리드프레임의 제조작업이 극히 용이해진다.
또 상기 실시예에서는 신호층과 전원층으로 된 다층 리드프레임에 대해서 설명하였으나 전원층 대신에 접지층으로서도 똑같다. 이 경우에는 신호층의 접지리드의 배치에 맞추어 코넥터 테이프에 금속비어를 형성하고 코넥터 테이프를 사용하여 마찬가지로 신호층과 접지층을 접합하면 된다.
제 4 도는 코넥터 테이프를 사용한 다층 리드프레임의 다른 실시예로서써 신호층(12), 전원층(14), 접지층(16)의 3층 구조로 된 다층 리드프레임에의 적용예를 중간층으로 하고, 신호층(12)의 하층에 접지층(16)을 설비하고 신호층(12)의 상층에 전원층(14)을 설비하였다. 신호층(12)과 접지층(16)의 사이 및 신호층(12)과 전원층(16)의 사이 및 신호층(12)과 전원층(14)의 사이는 각각 코넥터 테이프(200, 202)에 의해서 압착 접합하였다.
신호층(12)과 접지층(16)을 접합하는 코넥터 테이프(200)에는 신호층(12)의 접지리드의 배치 위치에 맞추어서 금속비어를 형성하고 신호층(23)과 전원층(14)을 접합하는 코넥터 테이프(202)에는 신호층(12)의 전원리드의 배치위치에 맞추어서 금속비어를 형성하고 각층을 위치맞춤하여 가열압착함으로써 3층의 다층 리드프레임을 얻을 수 있다.
이 경우에도 코넥터 테이프에 의한 접합조작에 의해서 층간의 소요 전기적 접속과 적층작업이 동시에 가능하고 다층 리드프레임의 제조를 극히 능률적으로 할 수 있다.
상기와 같이 코넥터 테이프는 금속비어를 적의 배치함으로써 층간의 접속을 용이하고 확실하게 행할수 있고 리드프레임의 리드패턴이 상이한 각종 제품에 대해서도 유효하게 적용시킬 수 있다. 또 다층으로 형성하는 경우에도 신호층, 전원층, 접지층 등의 각 층의 적층형태의 상이에도 적의 대응하여 사용할 수 있다.
또 금속비어는 비세형성이 가능하므로 리드프레임이 고밀도화하여 리드줄수가 증대하고 리드폭이 좁아지든지 리프포치가 좁아진 경우에도 용이하게 대응할 수 있다.
예를 들면 종래의 저항용접으로 전기적 접속을 하는 경우에는 용접시의 전극크기에 따라서 저항용접 가능한 리드피치가 규제되고 1.0mm 피치정도가 한계이지만 코넥터 테이프의 경우에는 0.1mm정도까지 피치를 좁게 하여도 전기적 접속을 할 수 있다.
본 발명에 의한 다층 리드프레임은 금속비어를 형성한 코넥터 테이프를 사용하여 층간을 접합함으로써 층간의 접합을 확실하게 행할 수 있는 동시에 신호층과 전원층등 층간에서의 전기적 접속을 확실하게 행할 수 있다. 또 본 발명에 의한 다층 리드프레임은 종래의 저항용접에 의하지 않고 코넥터 테이프에 의한 접합조작만으로 형성할 수 있어 제조공정을 간소화할 수 있어서 더 효율적으로 제조할 수 있게 된다.
또 저항용접에 의해서 전기적으로 접속하는 경우에 비해서 전기적 접속의 확실성의 불균일이 없어져서 신뢰성이 높은 제품으로써 제공할 수 있고 볼품좋은 제품으로써 제공할 수 있는 등의 현저한 효과를 발휘한다.

Claims (2)

  1. 층간에 전기적 절연층을 거쳐서 신호층(12)과 전원층(14) 또는 접지층(16) 등을 다층으로 적층하여 된 다층 리드프레임에 있어서, 상기 신호층(12)과 상기 전원층(14) 또는 접지층등(16)을 전기적 절연성을 갖는 절연필름(20a)에 두께방향으로 연락하는 금속비어(20b)를 형성한 코넥터 테이프(20, 200, 202)에 의해서 일체로 접합하고, 상기 신호층(12)의 전원리드(12b) 또는 접지리드와 상기 전원층(14) 또는 접지층(16)이 상기 전원리드(12b) 또는 접지리드의 배치위치에 맞추어서 형성한 금속비어(20b)를 거쳐서 전기적으로 접속한 것을 특징으로 하는 다층 리드프레임.
  2. 제 1 항에 있어서, 신호층(12)의 전원리드(12b) 또는 접지리드가 접합되는 코넥터 테이프(20, 200, 202)의 부분에 복수개의 금속비어(20b)를 배치한 것을 특징으로 하는 다층 리드프레임.
KR1019930007732A 1992-05-29 1993-05-06 다층 리드프레임 KR970003911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-163752 1992-05-29
JP4163752A JP3051569B2 (ja) 1992-05-29 1992-05-29 多層リードフレーム

Publications (2)

Publication Number Publication Date
KR930024143A KR930024143A (ko) 1993-12-22
KR970003911B1 true KR970003911B1 (ko) 1997-03-22

Family

ID=15780027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007732A KR970003911B1 (ko) 1992-05-29 1993-05-06 다층 리드프레임

Country Status (5)

Country Link
US (1) US5399809A (ko)
EP (1) EP0572282B1 (ko)
JP (1) JP3051569B2 (ko)
KR (1) KR970003911B1 (ko)
DE (1) DE69322124T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH07147365A (ja) * 1993-10-01 1995-06-06 Electroplating Eng Of Japan Co リードフレームの変形防止方法
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
KR100431556B1 (ko) * 2001-11-20 2004-05-12 엘지전선 주식회사 표면실장형 온도보상 수정발진자
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
USD863836S1 (en) * 2017-04-17 2019-10-22 Okamura Corporation Storage furniture
USD899253S1 (en) * 2018-06-29 2020-10-20 Magic Leap, Inc. Insert for packaging container

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3848077A (en) * 1970-10-16 1974-11-12 M Whitman Package for electronic semiconductor devices
US4113981A (en) * 1974-08-14 1978-09-12 Kabushiki Kaisha Seikosha Electrically conductive adhesive connecting arrays of conductors
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US5180888A (en) * 1989-08-10 1993-01-19 Casio Computer Co., Ltd. Conductive bonding agent and a conductive connecting method
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
JP2984064B2 (ja) * 1989-12-19 1999-11-29 日東電工株式会社 異方導電フィルムの製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH07123179B2 (ja) * 1990-10-05 1995-12-25 信越ポリマー株式会社 異方導電接着剤による回路基板の接続構造

Also Published As

Publication number Publication date
JPH05335473A (ja) 1993-12-17
EP0572282B1 (en) 1998-11-18
JP3051569B2 (ja) 2000-06-12
US5399809A (en) 1995-03-21
DE69322124T2 (de) 1999-04-15
KR930024143A (ko) 1993-12-22
DE69322124D1 (de) 1998-12-24
EP0572282A1 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
EP1215948B1 (en) Manufacturing method of multilayer substrate
KR930020640A (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
JP2966067B2 (ja) 多層リードフレーム
KR970003911B1 (ko) 다층 리드프레임
JPH11145628A (ja) 印刷配線基板
TW200832656A (en) Buried electronic device structure and methods for forming the same
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
JP2005123332A (ja) 回路基板及びその製造方法
JP4213281B2 (ja) チップオンチップ型半導体装置
JP2670700B2 (ja) プリント基板、及びプリント基板製造方法
JP3627949B2 (ja) 半導体装置およびその製造方法
JPH077125A (ja) 多層リードフレーム
US5828010A (en) Connection of electrically conducting layers with ceramic prominences
JP2703522B2 (ja) 共焼成モジュールを集積化するための層状構造
US6518672B2 (en) Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate
JPH065771A (ja) 多層リードフレーム及び半導体装置
JPS6149499A (ja) フレキシブル多層配線基板
CN117641770A (zh) 电路板的制作方法以及电路板
JPS6125218Y2 (ko)
JP2668558B2 (ja) 積層基板
JP3356341B2 (ja) Ｔａｂテープ及びその製造方法並びに半導体装置
JPH08213743A (ja) 電子部品搭載用基板
JPH07161904A (ja) リードフレーム
JPH0547990A (ja) 多層リードフレームと半導体装置実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020806

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee