DE69322124T2 - Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung - Google Patents

Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung

Info

Publication number
DE69322124T2
DE69322124T2 DE69322124T DE69322124T DE69322124T2 DE 69322124 T2 DE69322124 T2 DE 69322124T2 DE 69322124 T DE69322124 T DE 69322124T DE 69322124 T DE69322124 T DE 69322124T DE 69322124 T2 DE69322124 T2 DE 69322124T2
Authority
DE
Germany
Prior art keywords
layer
power supply
metal
ground
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69322124T
Other languages
English (en)
Other versions
DE69322124D1 (de
Inventor
Toshikazu C/O Shinko Elec. Ind. Nagano-Shi Nagano 380 Takenouchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Application granted granted Critical
Publication of DE69322124D1 publication Critical patent/DE69322124D1/de
Publication of DE69322124T2 publication Critical patent/DE69322124T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung betrifft eine Verfahren zur Herstellung eines Systemträgers und insbesondere eines Mehrschicht-Systemträgers mit mindestens einer Metallplatte oder -ebene, der für ein Halbleiterbauelement verwendet wird.
  • Ein herkömmlicher bekannter Mehrschicht-Systemträger für ein Halbleiterbauelement weist mindestens eine Metallebene auf, die über eine Isolierschicht mit der Unterseite der inneren Leiter verbunden ist. Die Verwendung eines solchen Mehrschicht-Systemträgers ermöglicht aufgrund der Wärmeableitung von der Metallebene das Anbringen eines Halbleiterchips mit relativ hoher Leistung auf der Metallebene. Die Metallebene kann außerdem als Masseschicht oder als Spannungsversorgungsschicht verwendet werden, um die elektrischen Eigenschaften des Halbleiterbauelements zu verbessern.
  • Fig. 6 zeigt einen herkömmlichen bekannten Mehrschicht-Systemträger mit drei Schichten, d. h. einer Signalschicht 5, einer Spannungsversorgungsschicht 6 und einer Masseschicht 7, die wiederum mittels elektrisch isolierender Filme 8 bzw. 8, die beispielsweise aus Polyimid bestehen, aufeinander befestigt oder miteinander laminiert sind.
  • Im dargestellten Beispiel können die unterste als Masseschicht 7 ausgeformte Schicht und die als Spannungsversorgungsschicht 6 ausgeformte Zwischenschicht mit einer Massespannung bzw. einer Versorgungsspannung mittels Bondierungsdrähten, die von den optionalen Stellen eines Halbleiterchips zur Masseschicht bzw. zur Spannungsversorgungsschicht 6 verlaufen, verbunden werden, da diese Schichten als Ebenen ausgeformt sind.
  • Um die Spannungsversorgungsschicht 6 und die Masseschicht 7 mit der Versorgungsspannung bzw. mit der Massespannung verbin den zu können, sind die Spannungsversorgungsschicht 6 und die Masseschicht 7 mit entsprechenden Nasen oder Elektroden 9 und 10 versehen, die aus deren Außenkanten herausragen, um sie elektrisch mittels Widerstandsschweißen oder dgl. mit den Spannungsversorgungsleitern bzw. den Masseleitern der Signalschicht zu verbinden. In der Praxis ist eine Vielzahl solcher Nasen oder Elektroden 9 und 10 im wesentlichen abstandsgleich an der Spannungsversorgungsschicht 6 bzw. der Masseschicht 7 ausgebildet. Diese Nasen 9 und 10 sind an den Spannungsversorgungsleitern bzw. den Masseleitern vorgeformt, um sie präzise auf eine Vielzahl Spannungsversorgungs- bzw. Masseleiter der Signalschicht 5 auszurichten.
  • Ein Widerstandsschweißverfahren zum Verbinden der Elektroden 9 und 10 der Spannungsversorgungsschicht 6 und der Masseschicht 7 mit den Spannungsversorgungsleitern und den Masseleitern der Signalschicht 5 unterscheidet sich jedoch erheblich von einem Verfahren zum Verkleben der Signalschicht 5, der Spannungsversorgungsschicht 6 und der Masseschicht 7, um eine laminierte Schicht zu bilden, und deshalb ist bei einem solchen Verfahren zu diesem Zweck eine Spezial-Schweißvorrichtung erforderlich. Somit sind mehr aufwendige Arbeitsgänge notwendig. Darüber hinaus ist es bei der Durchführung des Widerstandsschweißens schwierig, eine vollkommen ausreichende Gleichmäßigkeit der Stabilität und Festigkeit der Schweißnaht zu erzielen. Es ist deshalb manchmal schwierig, die erforderliche Festigkeit der Schweißnaht oder ein gutes Aussehen zu erreichen.
  • Sowohl das IBM Technical Disclosure Bulletin Nr. 33 (10A), S. 450 und 451, als auch die WO-A-9106978 beschreiben einen Mehrschicht-Systemträger für ein Halbleiterbauelement, bei dem eine elektrische Verbindung zwischen der Signalschicht und der Spannungsversorgungsschicht oder der Masseschicht durch ein durchplattiertes Durchgangsloch hergestellt wird, das sich durch die Schichten und die dazwischen angeordnete Isolierung erstreckt.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Mehrschicht-Systemträgers für ein Halbleiterbauelement bereitgestellt, das folgende Schritte aufweist: Bereitstellen eines elektrisch isolierenden Verbindungsfilms mit sich in Richtung seiner Dicke erstreckenden Durchgangslöchern;
  • Bereitstellen einer Leiterschicht aus Metallband, das zu einer Struktur mit einer Vielzahl Leiterbahnen geformt wird;
  • Bereitstellen mindestens einer Metallschicht;
  • Ausformen leitfähiger Metallverbindungen in den Durchgangslöchern und Herausführen von beiden Seiten des Verbindungsfilms;
  • Positionieren des Verbindungsfilms in einer vorgeschriebenen Position zwischen der Leiterschicht und der Metallschicht; und Laminieren des Verbindungsfilms, der Leiterschicht und der Metallschicht mit den herausragenden Metallverbindungen, wodurch die Metallschicht mit einem oder mehreren bestimmten Leitern der Leiterschicht elektrisch verbunden wird.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen werden nunmehr einige bevorzugte Ausführungsbeispiele gemäß der vorliegenden Erfindung detailliert beschrieben.
  • Fig. 1 ist eine Querschnittansicht eines ersten Ausführungsbeispiels eines Mehrschicht-Systemträgers, der gemäß der vorliegenden Erfindung hergestellt ist;
  • Fig. 2 ist eine Draufsicht, die ein Verbindungsband, eine Signalschicht und dgl. zeigt, die in einem Mehrschicht-Systemträger verwendet werden, der gemäß der vorliegenden Erfindung hergestellt ist;
  • Fig. 3 ist eine perspektivische Ansicht eines Verbindungsbandes;
  • Fig. 4 ist eine Querschnittansicht eines weiteren Ausführungsbeispiels eines Mehrschicht-Systemträgers, der gemäß der vorliegenden Erfindung hergestellt ist;
  • Fig. 5 ist die Ansicht eines Verbindungsbandes; und
  • Fig. 6 ist eine Querschnittansicht eines aus dem Stand der Technik bekannten Mehrschicht-Systemträgers.
  • Fig. 1 zeigt ein erstes Beispiel eines Mehrschicht-Systemträgers, der gemäß dem Verfahren der vorliegenden Erfindung hergestellt ist. Der Mehrschicht-Systemträger, der allgemein mit dem Bezugszeichen 1 gekennzeichnet ist, hat eine Zweischichtstruktur und umfaßt eine Signalschicht 12 und eine Spannungsversorgungsschicht 14. Die Signalschicht 12 ist auf die gleiche Weise wie ein herkömmlicher einschichtiger Systemträger mit einem bestimmten Leitungsmuster ausgeführt, das eine Vielzahl Signalleiter sowie mindestens einen Spannungsversorgungsleiter und mindestens einen Masseleiter aufweist, die in einer vorgeschriebenen Weise angeordnet sind.
  • Die Signalschicht 12 und die Spannungsversorgungsschicht 14 sind miteinander mittels eines Verbindungsbandes 20 aus einem elektrisch isolierenden Film, in dem einige Metallverbindungen vorgesehen sind, laminiert. Wie in Fig. 5 dargestellt, weist das Verbindungsband 20 einen Isolierfilm 20a auf, der mit Verbindungslöchern versehen ist, die in Richtung der Dicke des Films 20a verlaufen und die mit Metall gefüllt sind, um elektrisch leitfähige Metallverbindungen 20b beispielsweise aus Nickel zu bilden. Es ist von Vorteil, derartige Nickelmetallverbindungen mit Gold zu beschichten. Die oberen und unteren Enden aller Metallverbindungen 20b ragen geringfügig aus der Ober- bzw. Unterseite des Isolierfilms 20a heraus, um Metallhöcker zu bilden.
  • Der isolierende Haftfilm 20a besteht beispielsweise aus Polyimid mit elektrisch isolierender Eigenschaft und thermisch haftender Eigenschaft, wenn er mit Wärme und Druck beaufschlagt wird.
  • Die in den Verbindunglöchern des Verbindungsbandes 20 ausgeformten Metallverbindungen 20b werden vorteilhaft so fein und kleindimensioniert wie möglich auf eine solche Weise ausgebildet, daß beispielsweise der Durchmesser jeder Metallverbindung 20a ca. 25 um (im allgemeinen 20-100 um) und der Lochabstand zur benachbarten Metallverbindung ca. 45 um beträgt. Die Positionen der Verbindungs-Durchgangslöcher, die mit der Metallverbindung gefüllt werden sollten, können präzise eingehalten werden, da diese Löcher mittels eines Laserstrahls (Excimerlaser) oder dgl. im isolierenden Haftfilm 20a ausgeformt werden. Anzahl und Größe solcher Metallverbindungen 20b (Verbindungslöcher) können geeignet gewählt werden.
  • Das Verbindungsband 20 ist rahmenförmig ausgebildet, um mit der Spannungsversorgungsschicht 14 und einer Haftzone der Signalschicht 12 übereinzustimmen (siehe Fig. 1), d. h. das Verbindungsband 20 dient zum Verkleben der Signalschicht 12 mit der Spannungsversorgungsschicht 14.
  • Fig. 2 ist eine Draufsicht des Verbindungsbandes 20, auf dem die jeweiligen inneren Leiter 12a der Signalschicht I2 wie dargestellt verklebt sind. Das Verbindungsband 20 wird vorab mit Metallverbindungen 20b an den Positionen ausgeführt, wo die Spannungsversorgungsleiter 12b unter den inneren Leitern 12a zu verkleben sind.
  • Da die Metallverbindung 20b klein dimensioniert werden kann, kann eine Vielzahl solcher Metallverbindungen 20b innerhalb der Breite eines einzigen Spannungsversorgungsleiters 12b ausgeformt werden. Die übrige Fläche des Verbindungsbandes 20, abgesehen von den Abschnitten, auf denen Spannungsversorgungsleiter 12b zu verkleben sind, ist Filmfläche ohne derartige Verbindungslöcher.
  • Fig. 3 ist eine perspektivische Ansicht des Verbindungsbandes 20, das aus einem Isolierfilm besteht, in dem die Metallverbindungen 20b vorgesehen sind. Wie oben erwähnt, werden die Metallverbindungen 20b an den Positionen ausgeformt, die der Anordnung der Spannungsversorgungsleiter 12b der Signalschicht 12 entsprechen. Wenn die Signalschicht 12 mit der Spannungsversorgungsschicht 14 laminiert wird, wird das Verbindungsband 20 so eingelegt, daß es sich in einer vorgeschriebenen Position zwischen der Signalschicht 12 und der Spannungsversorgungsschicht 14 befindet, und anschließend werden Druck und Wärme über eine erforderliche Zeitspanne aufgebracht.
  • Da das Verbindungsband 20 mit den Metallverbindungen 20b versehen ist, die sich in Richtung von dessen Dicke erstrecken, wie in Fig. 5 dargestellt, kommen die oberen und unteren Enden aller Metallverbindungen 20b mit den Spannungsversorgungsleitern der Signalschicht 12 bzw. der Spännungsversorgungsschicht 14 in Kontakt, wenn die Signalschicht 12 und die Spannungsversorgungsschicht unter dem Einfluß von Druck und Wärme miteinander verklebt werden, so daß die Spannungsversorgungsleiter über die Metallverbindungen 20b mit der Spannungsversorgungsschicht 14 elektrisch verbunden werden. Da eine Vielzahl solcher Metallverbindungen 20b innerhalb einer Breite eines einzigen Spannungsversorgungsleiters angeordnet ist, werden die Spannungsversorgungsleiter über eine Vielzahl Metallverbindungen 20b elektrisch mit der der Spannungsversorgungsschicht 14 verbunden, so daß zwischen ihnen eine elektrische Verbindung aufrechterhalten wird.
  • Da somit eine bestimmte Spannung an die Spannungsversorgungsschicht 14 angelegt werden kann, kann ein Halbleiterchip auf der Spannungsversorgungsschicht 14 angebracht und dann elektrisch mittels Bondierungsdrähten wie in Fig. 1 dargestellt mit der Spannungsversorgungsschicht 14 verbunden werden.
  • Werden gemäß dem oben genannten Verfahren die Signalschicht 12 und die Spannungsversorgungsschicht 14 miteinander verklebt, kann gleichzeitig eine elektrische Verbindung zwischen den Spannungsversorgungsleitern und der Spannungsversorgungsschicht 14 hergestellt werden. Folglich ist eine Widerstands schweißung wie beim Stand der Technik für die aus der Spannungsversorgungsschicht herausragenden Nasen nicht mehr erforderlich. Ein Mehrschicht-Systemträger läßt sich deshalb auf einfache Weise herstellen.
  • Obwohl das oben beschriebene Ausführungsbeispiel einen Mehrschicht-Systemträger mit einer Signalschicht und einer Spannungsversorgungsschicht betrifft, kann dasselbe Verfahren auch für einen Mehrschicht-Systemträger mit einer Masseschicht anstelle der Spannungsversorgungsschicht angewendet werden. In diesem Fall sollte ein Verbindungsband mit Metallverbindungen an Positionen entsprechend der Anordnung der Masseleiter der Signalschicht bereitgestellt werden, und dann werden die Signalschicht und die Masseschicht miteinander mittels des Verbindungsbandes in der gleichen Weise wie oben erwähnt verklebt.
  • Fig. 4 zeigt ein zweites Beispiel eines Mehrschicht-Systemträgers, der gemäß dem Verfahren der vorliegenden Erfindung hergestellt ist, bei dem ein Mehrschicht-Systemträger eine drei Schichten umfassende Struktur mit einer Signalschicht 12, einer oberen Spannungsversorgungsschicht 14 und einer unteren Masseschicht 16 aufweist. Bei diesem Beispiel ist die Signalschicht 12 als mittlere Schicht angeordnet, und die Spannungsversorgungsschicht 14 sowie die Masseschicht 16 sind als deren obere bzw. untere Schicht angeordnet. Zwischen der Signalschicht 12 und der Masseschicht 16 sowie zwischen der Spannungsversorgungsschicht 14 und der Signalschicht 12 sind jeweils Verbindungsbänder 200 und 202 angeordnet, um diese Schichten miteinander zu verkleben und zu laminieren.
  • Das Verbindungsband 200 zum Verkleben der Signalschicht 12 mit der Masseschicht 16 ist mit Metallverbindungen an Positionen entsprechend der Anordnung von Masseleitern der Signalschicht versehen. Andererseits ist das Verbindungsband 202 zum Verkleben der Spannungsversorgungsschicht 14 mit der Signalschicht 12 mit Metallverbindungen an Positionen entsprechend der Anordnung von Spannungsversorgungsleitern der Signalschicht 12 versehen. Sind die Signalschicht 12, die Spannungsversorgungsschicht 14 und die Masseschicht 16 relativ zueinander positioniert, kann somit ein aus drei Schichten bestehender Systemträger in einem Arbeitsgang durch Laminieren unter dem Einfluß von Wärme und Druck geformt werden.
  • Auf die gleiche Weise wie beim vorigen Beispiel kann beim Laminieren gleichzeitig eine elektrische Verbindung zwischen der Signalschicht 12, der Spannungsversorgungsschicht 14 und der Masseschicht 16 erzielt werden. Der Mehrschicht-Systemträger kann deshalb auf wirksame Weise hergestellt werden.

Claims (1)

1. Verfahren zur Herstellung eines Mehrschicht-Systemträgers für ein Halbleiterbauelement, das folgende Schritte aufweist:
Bereitstellen eines elektrisch isolierenden Verbindungsfilms (20) mit sich in Richtung seiner Dicke erstreckenden Durchgangslöchern;
Bereitstellen einer Leiterschicht (12) aus Metallband, das zu einer Struktur mit einer Vielzahl Leiterbahnen (12a) geformt wird;
Bereitstellen mindestens einer Metallschicht (14);
Ausformen leitfähiger Metallverbindungen (20b) in den Durchgangslöchern und Herausführen von beiden Seiten des Verbindungsfilms (20);
Positionieren des Verbindungsfilms in einer vorgeschriebenen Position zwischen der Leiterschicht und der Metallschicht; und
Laminieren des Verbindungsfilms (20), der Leiterschicht (12) und der Metallschicht (14) mit den herausragenden Metallverbindungen (20b), wodurch die Metallschicht (14) mit einem oder mehreren bestimmten Leitern(12a) der Leiterschicht (12) elektrisch verbunden wird.
DE69322124T 1992-05-29 1993-05-28 Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung Expired - Fee Related DE69322124T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4163752A JP3051569B2 (ja) 1992-05-29 1992-05-29 多層リードフレーム

Publications (2)

Publication Number Publication Date
DE69322124D1 DE69322124D1 (de) 1998-12-24
DE69322124T2 true DE69322124T2 (de) 1999-04-15

Family

ID=15780027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69322124T Expired - Fee Related DE69322124T2 (de) 1992-05-29 1993-05-28 Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5399809A (de)
EP (1) EP0572282B1 (de)
JP (1) JP3051569B2 (de)
KR (1) KR970003911B1 (de)
DE (1) DE69322124T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH07147365A (ja) * 1993-10-01 1995-06-06 Electroplating Eng Of Japan Co リードフレームの変形防止方法
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
KR100431556B1 (ko) * 2001-11-20 2004-05-12 엘지전선 주식회사 표면실장형 온도보상 수정발진자
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
USD863836S1 (en) * 2017-04-17 2019-10-22 Okamura Corporation Storage furniture
USD899253S1 (en) * 2018-06-29 2020-10-20 Magic Leap, Inc. Insert for packaging container

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3848077A (en) * 1970-10-16 1974-11-12 M Whitman Package for electronic semiconductor devices
US4113981A (en) * 1974-08-14 1978-09-12 Kabushiki Kaisha Seikosha Electrically conductive adhesive connecting arrays of conductors
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US5180888A (en) * 1989-08-10 1993-01-19 Casio Computer Co., Ltd. Conductive bonding agent and a conductive connecting method
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
JP2984064B2 (ja) * 1989-12-19 1999-11-29 日東電工株式会社 異方導電フィルムの製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH07123179B2 (ja) * 1990-10-05 1995-12-25 信越ポリマー株式会社 異方導電接着剤による回路基板の接続構造

Also Published As

Publication number Publication date
US5399809A (en) 1995-03-21
EP0572282A1 (de) 1993-12-01
KR930024143A (ko) 1993-12-22
JPH05335473A (ja) 1993-12-17
JP3051569B2 (ja) 2000-06-12
EP0572282B1 (de) 1998-11-18
KR970003911B1 (ko) 1997-03-22
DE69322124D1 (de) 1998-12-24

Similar Documents

Publication Publication Date Title
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69428819T2 (de) Verbindungsstruktur für elektronische Bauteile, welche Lötperlen mit Metallseelen enthalten
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69132819T2 (de) Flexible Zwischenschaltungsstruktur hoher Dichte
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE69535276T2 (de) Herstellungsverfahren für eine thermoelektrische Anordnung
DE69028765T2 (de) Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10352946A1 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
DE102016212129A1 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69322124T2 (de) Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19940480C2 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee