JPH05335473A - 多層リードフレーム - Google Patents

多層リードフレーム

Info

Publication number
JPH05335473A
JPH05335473A JP4163752A JP16375292A JPH05335473A JP H05335473 A JPH05335473 A JP H05335473A JP 4163752 A JP4163752 A JP 4163752A JP 16375292 A JP16375292 A JP 16375292A JP H05335473 A JPH05335473 A JP H05335473A
Authority
JP
Japan
Prior art keywords
layer
power supply
lead
ground
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4163752A
Other languages
English (en)
Other versions
JP3051569B2 (ja
Inventor
Toshiichi Takenouchi
敏一 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4163752A priority Critical patent/JP3051569B2/ja
Priority to KR1019930007732A priority patent/KR970003911B1/ko
Priority to US08/067,076 priority patent/US5399809A/en
Priority to DE69322124T priority patent/DE69322124T2/de
Priority to EP93304199A priority patent/EP0572282B1/en
Publication of JPH05335473A publication Critical patent/JPH05335473A/ja
Application granted granted Critical
Publication of JP3051569B2 publication Critical patent/JP3051569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 層間の接続を確実に行うとともに、抵抗溶接
によらずに層間を電気的に接続でき、多層リードフレー
ムの製造を容易にする。 【構成】 層間に電気的絶縁層を介して信号層と電源層
あるいは接地層等とを多層に積層して成る多層リードフ
レームにおいて、前記信号層１２と前記電源層１４ある
いは接地層等とが、電気的絶縁性を有する絶縁フィルム
に厚み方向に連絡する金属ビア２０ｂを形成したコネク
ターテープ２０によって一体に接合され、前記信号層１
２の電源リードあるいは接地リードと前記電源層１４あ
るいは接地層とが前記電源リードあるいは接地リードの
配置位置に合わせて形成された金属ビア２０ｂを介して
電気的に接続されたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層リードフレームに関
する。
【０００２】
【従来の技術】図６は信号層５、電源層６、接地層７の
３層から成る多層リードフレームの従来例を示す。図の
ように多層リードフレームは信号層５、電源層６等の複
数の層を積層して成るもので、各層はポリイミド等の電
気的絶縁層を層間に介在させて積層している。図示した
例では最下層が接地層７で中間層が電源層６であるが、
それぞれプレーン状に形成されているから、半導体チッ
プの任意位置から電源層６および接地層７にワイヤボン
ディングすることによって電源電位、接地電位とするこ
とができる。
【０００３】電源層６および接地層７はそれぞれ電源電
位、接地電位に設定するが、このため従来は電源層６お
よび接地層７の外縁部から小片状に形成した電極９、１
０を延出させ、これら電極９、１０をそれぞれ信号層５
の電源リードと接地リードに抵抗溶接して電気的に接続
している。実際には、電源層６および接地層７の各々に
複数個の電極９、１０をほぼ等間隔に形成して信号層５
に接続するようにしている。電極９、１０は信号層５の
複数の電源リード、接地リード位置に合わせてあらかじ
め形成される。
【０００４】
【発明が解決しようとする課題】上記のように、従来は
電源層６および接地層７は電極９、１０を信号層５の電
源リードおよび接地リードに抵抗溶接して接続している
が、この抵抗溶接は信号層５、電源層６等の各層を圧着
して接合する工程とはまったく異なる工程であり、この
ため専用の装置が必要であったり、このために工数が増
えるといった問題点があった。また、抵抗溶接によって
接続する場合は電気的接続の確実性の点でばらつきがあ
ったり、所要の溶接強度が得られなかったり、見栄えが
悪くなったりするといった問題点があった。
【０００５】そこで、本発明は上記問題点を解消すべく
なされたものであり、その目的とするところは、従来の
ような抵抗溶接の方法によらずに、電源層等と信号層と
の電気的接続を確実にとることができ、製造工程上にお
いても信号層や電源層を多層に形成することが容易にで
きる多層リードフレームを提供しようとするものであ
る。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、層間に電気的絶
縁層を介して信号層と電源層あるいは接地層等とを多層
に積層して成る多層リードフレームにおいて、前記信号
層と前記電源層あるいは接地層等とが、電気的絶縁性を
有する絶縁フィルムに厚み方向に連絡する金属ビアを形
成したコネクターテープによって一体に接合され、前記
信号層の電源リードあるいは接地リードと前記電源層あ
るいは接地層とが前記電源リードあるいは接地リードの
配置位置に合わせて形成された金属ビアを介して電気的
に接続されたことを特徴とする。また、前記信号層の電
源リードあるいは接地リードのリード幅内に複数個の金
属ビアを配置したことを特徴とする。
【０００７】
【作用】コネクターテープの絶縁フィルム部分で層間が
一体的に接合され、同時に金属ビア部分で層間が電気的
に接続される。金属ビアは信号層の電源リードあるいは
接地リードの配置に合わせてあらかじめ形成し、コネク
ターテープで層間を接続する際に同時に電源リードと電
源層、接地リードと接地層とを電気的に接続する。コネ
クターテープを用いることによって抵抗溶接によらずに
層間を電気的に接続することができる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係る多層リード
フレームの一実施例の構成を示す断面図である。この実
施例の多層リードフレームは信号層１２と電源層１４と
の２層構造からなるリードフレームである。信号層１２
は通常の１層のリードフレームと同様の所定のリードパ
ターンが形成されたもので、信号リードの他に電源リー
ドおよび接地リードとして用いるリードが所定配置で形
成されている。
【０００９】信号層１２と電源層１４は電気的絶縁性を
有するフィルムに金属ビアを形成したコネクターテープ
２０を用いて一体に接合して積層される。このコネクタ
ーテープ２０は図５に示すように絶縁フィルム２０ａの
厚み方向に透孔を形成し、この透孔内に金等の導体金属
を充填して金属ビア２０ｂを形成したものである。金属
ビア２０ｂの上下面はバンプ状に形成され、絶縁フィル
ム２０ａのフィルム面よりも若干突出して設けられる。
絶縁フィルム２０ａはポリイミド等の電気的絶縁性を有
するとともに、加熱圧着によって接着する接合機能を有
するよう形成される。
【００１０】コネクターテープ２０に形成する金属ビア
２０ｂはきわめて微小サイズに形成できるもので、たと
えば金属ビア２０ｂ自体の径が25μm 、隣接する金属ビ
ア間距離が45μm 程度に形成できる。これら金属ビア２
０ｂは絶縁フィルム２０ａにレーザー等で透孔を穿設し
て形成するから、金属ビア２０ｂを形成する位置は自由
に設定することが可能である。コネクターテープ２０は
図１に示すように電源層１４のサイズと信号層１２の接
合範囲に合わせて枠状に形成され、信号層１２と電源層
１４とを接合する。
【００１１】図２にコネクターテープ２０を平面方向か
ら見た説明図を示す。コネクターテープ２０には図のよ
うに信号層の各々のインナーリード１２ａを接合する
が、インナーリード１２ａのうち、電源リード１２ｂを
接合する部位については電源リード１２ｂの貼着位置に
合わせてコネクターテープ２０にあらかじめ金属ビア２
０ｂを形成しておく。金属ビア２０ｂは上記のように微
小サイズに形成されるから、図のように電源リード１２
ｂのリード幅内におさまるように複数個の金属ビア２０
ｂを形成する。なお、電源リード１２ｂを接合する部分
以外については絶縁フィルム２０ａのままとする。
【００１２】図３は絶縁フィルムに金属ビアを形成した
コネクターテープ２０の斜視図を示す。金属ビア２０ｂ
は図のように信号層１４での電源リードの配置に合わせ
て形成される。信号層１２と電源層１４とを接合して積
層する場合はコネクターテープ２０を信号層１２と電源
層１４に位置合わせして層間に挟み、加熱および加圧し
て一定時間保持することによって接合する。コネクター
テープ２０は図５のようにテープの厚み方向に金属ビア
２０ｂが通じているから、信号層１２と電源層１４とを
圧着することによって電源リードと電源層１４の各々に
金属ビア２０ｂの上下面がそれぞれ当接して電気的に接
続される。金属ビア２０ｂは電源リードのリード幅内に
複数個設けているから、電源リードと電源層１４とは複
数個の金属ビア２０ｂを介して電気的に接続され、確実
な電気的接続がなされる。
【００１３】こうして、電源層１４は所定の電源電位に
設定されるから、図１に示すように半導体チップ２２を
電源層１４に搭載し、電源層１４に対してワイヤボンデ
ィングすることによって電源に接続することができる。
以上のようにコネクターテープ２０を用いて信号層１２
と電源層１４とを接合する方法によれば、信号層１２と
電源層１４との接合と同時に自動的に電源リードと電源
層１４とが電気的に接続でき、従来のように電源層から
延出させた電極を抵抗溶接するといった作業が不要にな
る。この結果、多層リードフレームの製造作業がきわめ
て容易になる。
【００１４】なお、上記実施例では信号層と電源層から
成る多層リードフレームについて説明したが、電源層の
かわりに接地層としてもまったく同様である。この場合
には、信号層の接地リードの配置に合わせてコネクター
テープに金属ビアを形成し、コネクターテープを用いて
同様に信号層と接地層を接合すればよい。図４はコネク
ターテープを用いた多層リードフレームの他の実施例と
して信号層１２、電源層１４、接地層１６の３層構造か
らなる多層リードフレームへの適用例を示す。この実施
例では信号層１２を中間層とし、信号層１２の下層に接
地層１６を設け、信号層１２の上層に電源層１４を設け
ている。信号層１２と接地層１６との間および信号層１
２と電源層１４との間はそれぞれコネクターテープ２０
によって圧着接合している。
【００１５】信号層１２と接地層１６とを接合するコネ
クターテープ２００には信号層１２の接地リードの配置
位置に合わせて金属ビアを形成し、信号層１２と電源層
１４とを接合するコネクターテープ２０２には信号層１
２の電源リードの配置位置に合わせて金属ビアを形成
し、各層を位置合わせして加熱圧着することによって３
層の多層リードフレームを得ることができる。この場合
も、コネクターテープによる接合操作によって層間の所
要の電気的接続と積層作業が同時にでき、多層リードフ
レームの製造をきわめて能率的にすることができる。
【００１６】上記のようにコネクターテープは金属ビア
を適宜に配置することによって、層間の接続を容易にか
つ的確に行うことができるものであり、リードフレーム
のリードパターンが相違する各種製品に対しても有効に
適用することができる。また、多層に形成する場合も信
号層、電源層、接地層等の各層の積層形態の相違にも適
宜対応して使用することが可能である。また、金属ビア
は微細形成が可能であるから、リードフレームが高密度
化してリード本数が増大し、リード幅が狭くなったりリ
ードピッチが狭くなったような場合でも容易に対応する
ことができる。たとえば、従来の抵抗溶接で電気的接続
をする場合には溶接時の電極のサイズによって抵抗溶接
可能なリードピッチが規制され、1.0mm ピッチ程度が限
界であるが、コネクターテープの場合は0.1mm 程度まで
ピッチを狭くしても電気的接続をとることが可能であ
る。
【００１７】
【発明の効果】本発明に係る多層リードフレームは、金
属ビアを形成したコネクターテープを用いて層間を接合
したことによって、層間の接合を確実に行うことができ
るとともに、信号層と電源層といった層間での電気的な
接続を確実に行うことが可能になる。また、本発明に係
る多層リードフレームは従来の抵抗溶接によらずコネク
ターテープによる接合操作のみで形成でき、製造工程を
簡素化することができてより能率的に製造することが可
能になる。また、抵抗溶接によって電気的に接続する場
合にくらべて電気的接続の確実性のばらつきがなくな
り、信頼性の高い製品として提供でき、見栄えのよい製
品として提供できる等の著効を奏する。
【図面の簡単な説明】
【図１】多層リードフレームの一実施例の構成を示す断
面図である。
【図２】コネクターテープおよび信号層等の平面配置を
示す説明図である。
【図３】コネクターテープの斜視図である。
【図４】多層リードフレームの他の実施例の構成を示す
断面図である。
【図５】コネクターテープの断面図である。
【図６】多層リードフレームの従来例を示す断面図であ
る。
【符号の説明】
５、１２ 信号層 １２ａ インナーリード １２ｂ 電源リード ６、１４ 電源層 ７、１６ 接地層 ９、１０ 電極 ２０、２００、２０２ コネクターテープ ２０ａ 絶縁フィルム ２０ｂ 金属ビア ２２ 半導体チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 層間に電気的絶縁層を介して信号層と電
    源層あるいは接地層等とを多層に積層して成る多層リー
    ドフレームにおいて、 前記信号層と前記電源層あるいは接地層等とが、電気的
    絶縁性を有する絶縁フィルムに厚み方向に連絡する金属
    ビアを形成したコネクターテープによって一体に接合さ
    れ、 前記信号層の電源リードあるいは接地リードと前記電源
    層あるいは接地層とが前記電源リードあるいは接地リー
    ドの配置位置に合わせて形成された金属ビアを介して電
    気的に接続されたことを特徴とする多層リードフレー
    ム。
  2. 【請求項２】 信号層の電源リードあるいは接地リード
    のリード幅内に複数個の金属ビアを配置したことを特徴
    とする多層リードフレーム。
JP4163752A 1992-05-29 1992-05-29 多層リードフレーム Expired - Lifetime JP3051569B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4163752A JP3051569B2 (ja) 1992-05-29 1992-05-29 多層リードフレーム
KR1019930007732A KR970003911B1 (ko) 1992-05-29 1993-05-06 다층 리드프레임
US08/067,076 US5399809A (en) 1992-05-29 1993-05-26 Multi-layer lead frame for a semiconductor device
DE69322124T DE69322124T2 (de) 1992-05-29 1993-05-28 Verfahren zur Herstellung eines Mehrschicht-Leitergitters für eine Halbleiteranordnung
EP93304199A EP0572282B1 (en) 1992-05-29 1993-05-28 Method of making a multi-layer lead frame for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4163752A JP3051569B2 (ja) 1992-05-29 1992-05-29 多層リードフレーム

Publications (2)

Publication Number Publication Date
JPH05335473A true JPH05335473A (ja) 1993-12-17
JP3051569B2 JP3051569B2 (ja) 2000-06-12

Family

ID=15780027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4163752A Expired - Lifetime JP3051569B2 (ja) 1992-05-29 1992-05-29 多層リードフレーム

Country Status (5)

Country Link
US (1) US5399809A (ja)
EP (1) EP0572282B1 (ja)
JP (1) JP3051569B2 (ja)
KR (1) KR970003911B1 (ja)
DE (1) DE69322124T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431556B1 (ko) * 2001-11-20 2004-05-12 엘지전선 주식회사 표면실장형 온도보상 수정발진자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH07147365A (ja) * 1993-10-01 1995-06-06 Electroplating Eng Of Japan Co リードフレームの変形防止方法
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
USD863836S1 (en) * 2017-04-17 2019-10-22 Okamura Corporation Storage furniture
USD899253S1 (en) * 2018-06-29 2020-10-20 Magic Leap, Inc. Insert for packaging container

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3848077A (en) * 1970-10-16 1974-11-12 M Whitman Package for electronic semiconductor devices
US4113981A (en) * 1974-08-14 1978-09-12 Kabushiki Kaisha Seikosha Electrically conductive adhesive connecting arrays of conductors
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US5180888A (en) * 1989-08-10 1993-01-19 Casio Computer Co., Ltd. Conductive bonding agent and a conductive connecting method
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
JP2984064B2 (ja) * 1989-12-19 1999-11-29 日東電工株式会社 異方導電フィルムの製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH07123179B2 (ja) * 1990-10-05 1995-12-25 信越ポリマー株式会社 異方導電接着剤による回路基板の接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431556B1 (ko) * 2001-11-20 2004-05-12 엘지전선 주식회사 표면실장형 온도보상 수정발진자

Also Published As

Publication number Publication date
EP0572282B1 (en) 1998-11-18
JP3051569B2 (ja) 2000-06-12
US5399809A (en) 1995-03-21
DE69322124T2 (de) 1999-04-15
KR970003911B1 (ko) 1997-03-22
KR930024143A (ko) 1993-12-22
DE69322124D1 (de) 1998-12-24
EP0572282A1 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
KR930020640A (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
JP2001284783A (ja) 表面実装用基板及び表面実装構造
JP2966067B2 (ja) 多層リードフレーム
CN105321888A (zh) 封装结构及其制法
JP3051569B2 (ja) 多層リードフレーム
TW200832656A (en) Buried electronic device structure and methods for forming the same
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
US6320247B2 (en) Unit type clip lead terminal, clip lead terminal connecting method, lead terminal connecting board, and method of producing board with lead terminals
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
JP4213281B2 (ja) チップオンチップ型半導体装置
KR100366114B1 (ko) 반도체장치와그의제조방법
JP2000294931A (ja) 多層配線基板及びその製造方法
JP2668558B2 (ja) 積層基板
TW201448690A (zh) 電路板結構及其製作方法
US6518672B2 (en) Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate
TWI685288B (zh) 電路板及其製造方法
JPH065771A (ja) 多層リードフレーム及び半導体装置
JPS6149499A (ja) フレキシブル多層配線基板
JPS6125218Y2 (ja)
CN117641770A (zh) 电路板的制作方法以及电路板
JP4619104B2 (ja) 半導体装置
JPS5821198Y2 (ja) 印刷配線
JPS6125219Y2 (ja)
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법
JPH06338539A (ja) 半導体素子の接続方法