JPH077125A - 多層リードフレーム - Google Patents

多層リードフレーム

Info

Publication number
JPH077125A
JPH077125A JP14333193A JP14333193A JPH077125A JP H077125 A JPH077125 A JP H077125A JP 14333193 A JP14333193 A JP 14333193A JP 14333193 A JP14333193 A JP 14333193A JP H077125 A JPH077125 A JP H077125A
Authority
JP
Japan
Prior art keywords
plane
lead frame
signal plane
planes
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14333193A
Other languages
English (en)
Inventor
Takashi Mizusawa
隆志 水澤
Mitsuharu Shimizu
満晴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP14333193A priority Critical patent/JPH077125A/ja
Publication of JPH077125A publication Critical patent/JPH077125A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 両面接着テープを用いずに多層形成でき、製
造工程を簡素化して製造コストを下げる。 【構成】 信号プレーン10と放熱板12からなる多層
リードフレームにおいて、信号プレーン10のステージ
サポートバー10bに、折曲したサポート用突起12b
を有する放熱板12を、前記信号プレーン10と放熱板
12の相互間を離間させて接合する。放熱板12上に電
気的絶縁性を有する絶縁テープ16を貼着する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は信号プレーン、電源プレ
ーン等の複数のプレーンから成る多層リードフレームに
関する。
【0002】
【従来の技術】多層リードフレームは信号プレーン、電
源プレーン、接地プレーンといったプレーンを多層に積
層して形成したものであるが、プレーン間を電気的に絶
縁するため電気的絶縁性を有するテープを層間に挟んで
一体に積層している。そして、その製造にあたっては、
たとえば信号プレーンと接地プレーンからなる2層のリ
ードフレームでは、まず接地プレーンに電気的絶縁性を
有する両面接着テープを仮付けし、これに信号プレーン
を位置合わせして重ね合わせ、熱圧着して一体化する。
3層のプレーンからなるリードフレームでは、まず接地
プレーンと電源プレーンを仮付けし、これを信号プレー
ンに熱圧着する。また、単に信号プレーンに放熱板を取
り付けたタイプの多層リードフレームの場合も上記2層
のリードフレームの製造工程と同様である。
【0003】
【発明が解決しようとする課題】ところで、従来の多層
リードフレームの製造方法では両面接着テープを使用す
ることから取扱いが煩雑になり、熱圧着した後にキュア
工程が必要になる等のように製造工程が複雑になるとい
った問題点があった。また、キュア工程では接着テープ
から発生するガスがワイヤボンディング面を汚染しワイ
ヤボンディング性を低下させること、キュア工程によっ
てリードフレームの全体が酸化されやすいこと、両面接
着テープの接着剤によってプレーンの素材として用いた
銅のマイグレーションが発生しプレーンの端面部分で電
流リークが発生すること、プレス加工時に生じたばりに
よってプレーン間での電気的絶縁性が損なわれるといっ
た問題点があった。
【0004】本発明はこれら問題点を解消すべくなされ
たものであり、その目的とするところは、多層リードフ
レームの製造工程を簡素化して多層リードフレームの製
造を容易にすることができ、両面接着テープを使用する
ことで発生していた問題点を解消することができるリー
ドフレームを提供するにある。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、信号プレーン、
電源プレーン、接地プレーン等の複数のプレーンを多層
に積層してなる多層リードフレームにおいて、信号プレ
ーンのステージサポートバーに、折曲したサポート用突
起を有する他のプレーンを、前記信号プレーンと他のプ
レーンの相互間を離間させて接合したことを特徴とす
る。また、前記信号プレーンの接地ライン、電源ライン
にサポート用突起を接合部として他のプレーンを取り付
けたことを特徴とする。また、前記プレーン間で電気的
に絶縁する部位が重複している範囲について、相互に接
合するプレーンの少なくとも一方側に電気的絶縁性を有
する絶縁テープを貼着したことを特徴とする。また、前
記信号プレーンに接合するプレーンをアルミニウム製と
し、これにアルマイト処理を施したものを接合したこと
を特徴とする。
【0006】
【作用】信号プレーン、電源プレーン等のプレーン間で
電気的に絶縁する必要のある部位についてプレーンを離
間させて接合することによって電気的な絶縁を図る。こ
れによってプレーン間に絶縁テープ等を挟まずに電気的
に絶縁することができる。なお、電気的に短絡する部分
が重複している範囲に絶縁テープを貼着することによっ
てプレーン間をさらに確実に電気的に絶縁することがで
きる。
【0007】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係る多層リード
フレームの一実施例の構成を示す説明図である。実施例
の多層リードフレームは信号プレーン10と放熱板12
からなる2層のリードフレームを示す。放熱板12は半
導体チップ14から発生する熱を効率的に放散させるた
めのものであるが、同時に半導体チップ14を搭載する
ステージとしての作用を有している。
【0008】放熱板12は信号プレーン10の下側に取
り付けて一体のリードフレームを構成するが、図5に信
号プレーン10に放熱板12を取り付ける場合の平面配
置を示す。図5(a) で10aはインナーリード、10b
はステージサポートバーを示す。信号プレーン10には
図のように所定パターンでインナーリード10aおよび
アウターリードが形成されている。実施例のリードフレ
ームはクワッドタイプでステージサポートバー10bは
4本設けている。
【0009】放熱板12は図5(b) に示すように矩形の
単板状に形成され、コーナー部分にサポート用突起12
bを突設している。サポート用突起12bは上記のステ
ージサポートバー10bの下面に接合するためステージ
サポートバー10bとその配置位置を一致させている。
図1に示すように、サポート用突起12bはZ形に折り
曲げ、信号プレーン10と放熱板12との間を離間させ
ててステージサポートバー10bの下面に接合する。接
合方法はたとえばスポット溶接による。信号プレーン1
0と放熱板12は電気的に絶縁している必要があり、ま
たインナーリード10a間も電気的に短絡等してはなら
ないから、信号プレーン10と放熱板12を離間させて
接合することは製品として重要な条件になる。
【0010】なお、放熱板12と信号プレーン10のイ
ンナーリード10aとの間の電気的絶縁性を確実にする
ため、図5(b) に示すように、電気的絶縁性を有する矩
形枠状の絶縁テープ16を放熱板12上に貼着し、仮に
インナーリード10aが放熱板12の表面に接触しても
電気的に短絡しないようにしてもよい。この場合は、絶
縁テープ16を使用することになるが、ここで使用する
絶縁テープ16は片面接着剤の絶縁テープを使用すれば
よく、単に電気的絶縁のためであるからキュア工程とい
った後工程は不要である。
【0011】また、信号プレーン10のインナーリード
10aと放熱板12との電気的短絡を防止する方法とし
ては、放熱板12に絶縁テープ16を貼着するかわりに
信号プレーン10に絶縁テープを貼着するようにしても
よいし、放熱板12とインナーリード10aの両方に絶
縁テープを貼着するようにしてもよい。インナーリード
10aに絶縁テープ16を貼着した場合はインナーリー
ド10aの変形を防止する効果もある。
【0012】上記の多層リードフレームはワイヤボンデ
ィングによって半導体チップ14と接続するインナーリ
ード10aの先端部分が浮いた状態で下面が支持されて
いない状態になっているが、インナーリード10aと放
熱板12との間隔は狭いから実際にワイヤボンディング
を行う際にはインナーリード10aの下面が放熱板12
によって支持されてボンディングされ、とくにワイヤボ
ンディング性が劣るといった問題は生じない。
【0013】なお、この実施例では放熱板12を信号プ
レーン10のステージサポートバー10bに接続するこ
とによって放熱板12は電気的には浮いた状態になって
いるが、放熱板12を信号プレーン10の接地ラインに
接続することによって放熱板12を接地プレーンとして
使用することができる。放熱板12を接地プレーンとし
て使用する場合には、放熱板12の外縁から信号プレー
ンの接地ラインに接続する接続片を延出させるようにし
て接続片を接地ラインにスポット溶接等で接合するか
ら、この接続片を前記サポート用突起12bと同様に折
り曲げ形状にすることで接地プレーンを兼ねる放熱板と
信号プレーンとを離間させて接合することも可能であ
る。
【0014】上記実施例は2層のリードフレームに対し
て適用した例であるが、プレーンを3層構造等の多層に
形成した場合も同様に層間を離間させるようにしてプレ
ーンを接合することによって同様な効果を得ることがで
きる。また、信号プレーンの接地ライン、電源ラインと
各プレーンを電気的に接続することによって、接地プレ
ーン、電源プレーンを有する多層リードフレームを得る
ことが可能である。
【0015】図2は本発明に係る多層リードフレームの
他の実施例を示すもので、ステージサポートバー10b
とサポート用突起12bをともに折り曲げて取り付けた
例である。この実施例ではサポート用突起12bとステ
ージサポートバー10bを接着剤18によって接合して
いる。
【0016】このように、信号プレーン10と放熱板1
2とを接合する方法は溶接による方法、接着剤によって
接着する方法等種々の方法が使用できる。図4は放熱板
12を信号プレーン10にかしめによって取り付けた例
である。放熱板12上の所要部位にかしめによる固定部
分を設けて、信号プレーン10を放熱板12と離間させ
てかしめて取り付けている。
【0017】図3は信号プレーン10に放熱板12を取
り付けるさらに他の実施例として、放熱板20の素材と
してアルミニウムを使用し、放熱板20にあらかじめア
ルマイト加工を施すことによって酸化被膜20aで放熱
板20を被覆したものを信号プレーン10に接合した例
である。この実施例では、放熱板20にあらかじめアル
マイト加工を施すことによって信号プレーン10と放熱
板20との間が確実に電気的に絶縁されるという利点が
ある。
【0018】本発明に係る多層リードフレームの場合
は、上述したようにプレーン間を両面接着テープを使わ
ないで接合しているから、キュア工程等が不要になり、
従来方法にくらべて容易に製造することができて製造コ
ストを下げることができる。また、両面接着テープを使
用しないことによって、キュア時に両面接着テープから
生じるガスによりインナーリードが汚染される等の種々
の問題点を解消することが可能になる。
【0019】
【発明の効果】本発明に係る多層リードフレームによれ
ば、上述したように、両面接着テープを使用してプレー
ンを貼り合わせるといった操作が不要になり、多層リー
ドフレームの製造工程を簡素化することができて製造コ
ストを下げることができる。また、インナーリードのワ
イヤボンディング性等に優れ、プレーン間の電流リーク
といった問題のない信頼性の高い製品として提供するこ
とができる等の著効を奏する。
【図面の簡単な説明】
【図1】多層リードフレームの一実施例の構成を示す説
明図である。
【図2】多層リードフレームの他の実施例の構成を示す
説明図である。
【図3】多層リードフレームのさらに他の実施例の構成
を示す説明図である。
【図4】信号プレーンに放熱板をかしめて取り付けた例
を示す説明図である。
【図5】信号プレーンとこれに接合する放熱板の平面配
置を示す説明図である。
【符号の説明】
10 信号プレーン 10a インナーリード 10b ステージサポートバー 12、20 放熱板 12b サポート用突起 14 半導体チップ 16 絶縁テープ 18 接着剤 20a 酸化被膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 信号プレーン、電源プレーン、接地プレ
    ーン等の複数のプレーンを多層に積層してなる多層リー
    ドフレームにおいて、 信号プレーンのステージサポートバーに、折曲したサポ
    ート用突起を有する他のプレーンを、前記信号プレーン
    と他のプレーンの相互間を離間させて接合したことを特
    徴とする多層リードフレーム。
  2. 【請求項2】 信号プレーンの接地ライン、電源ライン
    にサポート用突起を接合部として他のプレーンを取り付
    けたことを特徴とする請求項1記載の多層リードフレー
    ム。
  3. 【請求項3】 プレーン間で電気的に絶縁する部位が重
    複している範囲について、相互に接合するプレーンの少
    なくとも一方側に電気的絶縁性を有する絶縁テープを貼
    着したことを特徴とする請求項1または2記載の多層リ
    ードフレーム。
  4. 【請求項4】 信号プレーンに接合するプレーンをアル
    ミニウム製とし、これにアルマイト処理を施したものを
    接合したことを特徴とする請求項1記載の多層リードフ
    レーム。
JP14333193A 1993-06-15 1993-06-15 多層リードフレーム Pending JPH077125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14333193A JPH077125A (ja) 1993-06-15 1993-06-15 多層リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14333193A JPH077125A (ja) 1993-06-15 1993-06-15 多層リードフレーム

Publications (1)

Publication Number Publication Date
JPH077125A true JPH077125A (ja) 1995-01-10

Family

ID=15336303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14333193A Pending JPH077125A (ja) 1993-06-15 1993-06-15 多層リードフレーム

Country Status (1)

Country Link
JP (1) JPH077125A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321576A (ja) * 1995-03-31 1996-12-03 Sgs Thomson Microelectron Sa リードフレームを実現する方法および集積回路ケーシング
KR100231824B1 (ko) * 1996-12-31 1999-12-01 유무성 다핀 리드 프레임 및 그 제조방법
DE10066445B4 (de) * 1999-11-24 2011-06-22 DENSO CORPORATION, Aichi-ken Halbleitervorrichtung mit Abstrahlungs-Struktur
CN102175076A (zh) * 2010-12-15 2011-09-07 中国神华能源股份有限公司 一种降低煤炭干燥系统的干燥器中氧气浓度的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321576A (ja) * 1995-03-31 1996-12-03 Sgs Thomson Microelectron Sa リードフレームを実現する方法および集積回路ケーシング
KR100231824B1 (ko) * 1996-12-31 1999-12-01 유무성 다핀 리드 프레임 및 그 제조방법
DE10066445B4 (de) * 1999-11-24 2011-06-22 DENSO CORPORATION, Aichi-ken Halbleitervorrichtung mit Abstrahlungs-Struktur
DE10066443B4 (de) * 1999-11-24 2011-08-11 DENSO CORPORATION, Aichi-ken Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10066443B8 (de) * 1999-11-24 2012-04-19 Denso Corporation Halbleitervorrichtung mit Abstrahlungsbauteilen
CN102175076A (zh) * 2010-12-15 2011-09-07 中国神华能源股份有限公司 一种降低煤炭干燥系统的干燥器中氧气浓度的方法

Similar Documents

Publication Publication Date Title
JP2966067B2 (ja) 多層リードフレーム
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JPH0774306A (ja) 半導体装置
JPH1093017A (ja) 多層構造方式での高実装密度の半導体パワーモジュール
JP2000223359A (ja) セラミック電子部品
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH077125A (ja) 多層リードフレーム
JP2010157565A (ja) 電力用半導体装置及びその製造方法
US20230137323A1 (en) Coil component
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
US20190057800A1 (en) Multilayer substrate and a manufacturing method of the multilayer substrate
JPH05335473A (ja) 多層リードフレーム
JPH11135715A (ja) 積層型実装体
JP2514966Y2 (ja) 多層リードフレーム
JPH0558597B2 (ja)
JPH01289151A (ja) 集積回路装置
JPH065771A (ja) 多層リードフレーム及び半導体装置
JP2942790B2 (ja) 半導体素子用多層リードフレーム
JPH1065084A (ja) リードフレーム
WO2023112224A1 (ja) 半導体装置および絶縁部材
JPH05109731A (ja) ボンデイングパツド
JP2570968B2 (ja) 半導体装置用リードフレーム
JP2004200306A (ja) 半導体モジュール
JPH08204299A (ja) 配線構造
JPH0766327A (ja) 放熱板を有する半導体装置及び放熱板の製造方法