JP2010157565A - 電力用半導体装置及びその製造方法 - Google Patents
電力用半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010157565A JP2010157565A JP2008334110A JP2008334110A JP2010157565A JP 2010157565 A JP2010157565 A JP 2010157565A JP 2008334110 A JP2008334110 A JP 2008334110A JP 2008334110 A JP2008334110 A JP 2008334110A JP 2010157565 A JP2010157565 A JP 2010157565A
- Authority
- JP
- Japan
- Prior art keywords
- electrode lead
- insulating resin
- resin sheet
- out terminal
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 156
- 229920005989 resin Polymers 0.000 claims abstract description 156
- 229910052770 Uranium Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 11
- 238000009751 slip forming Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 238000009795 derivation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】３枚の電極導出端子とこれらの間に配置される２枚の絶縁樹脂シートとからなる５層構造体を備えた電力用半導体装置において、端子間の絶縁樹脂シートの縁部に沿った沿面絶縁距離を十分に確保しつつ、製造歩留まりの向上、導体部材及び絶縁部材の位置精度の向上を図る。
【解決手段】Ｐ，Ｎ，Ｕの電極導出端子４〜６が、回路基板の上空で絶縁樹脂シート９，１０を介して積層され、その積層部１１において、絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置される。
【選択図】図１５
【解決手段】Ｐ，Ｎ，Ｕの電極導出端子４〜６が、回路基板の上空で絶縁樹脂シート９，１０を介して積層され、その積層部１１において、絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置される。
【選択図】図１５
Description
本発明は、両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置に係り、特に大電力用途に適した配線構造を有するものに関する。
従来、電力用半導体装置において、より大電流をより高周波数で変換することが要求されるに従って増大する電力損失、発熱、破壊、ノイズによる誤動作等の諸問題を解決するために、配線インダクタンスの低減が一解決手法となっている（特許文献１〜５等）。
半導体スイッチング素子としては、主にＭＯＳＦＥＴ、ＩＧＢＴなどのトランジスタが用いられている。大電力用途の半導体装置としては、電動ホークリフトなどの３相モータ駆動回路が挙げられる。車両やリフトなどの電動機の高出力化、騒音対策等により 大電流を高周波数（ホークリフトについては１０ｋＨｚ以上）で変換することが要求されている。
半導体スイッチング素子としては、主にＭＯＳＦＥＴ、ＩＧＢＴなどのトランジスタが用いられている。大電力用途の半導体装置としては、電動ホークリフトなどの３相モータ駆動回路が挙げられる。車両やリフトなどの電動機の高出力化、騒音対策等により 大電流を高周波数（ホークリフトについては１０ｋＨｚ以上）で変換することが要求されている。
互いの接続点に出力線が接続され両端に電力線が接続される直列両半導体スイッチング素子の回路は、特許文献１〜３に記載されている。
特許文献１においては、その図１０に回路図が示され、その図１〜３等に装置外観図が示されている。特許文献１の図１１に示されるように、３相モータの駆動回路においては、直列両半導体スイッチング素子の回路がｕ相、ｖ相、ｗ相に対応して３セット構成される。
特許文献１〜３記載の装置においては、電力線の高電位側をＰ、低電位側をＮ、出力線をＵとして、これら３電極に対応する平板状の電極導出端子（電極を外部への導出する導体）が平行配置されている。
特許文献１においては、その図１０に回路図が示され、その図１〜３等に装置外観図が示されている。特許文献１の図１１に示されるように、３相モータの駆動回路においては、直列両半導体スイッチング素子の回路がｕ相、ｖ相、ｗ相に対応して３セット構成される。
特許文献１〜３記載の装置においては、電力線の高電位側をＰ、低電位側をＮ、出力線をＵとして、これら３電極に対応する平板状の電極導出端子（電極を外部への導出する導体）が平行配置されている。
特許文献１〜３記載の発明においては、Ｐ，Ｕ，Ｎの電極導出端子を幅広な平板状とすることにより、自己インダクタンスを低減するとともに、逆方向に電流が流れる電極導出端子同士を所定の間隔に近接配置して相互インダクタンスを相殺作用により低減し、もって配線インダクタンスの低減を図らんとするものと解される。
特許文献６に公開されているように、本件出願人も同様の理論に基づく配線インダクタンスの低減等を目的として、Ｐ，Ｎ，Ｕの３つの電極導出端子（４，５，６）が、半導体スイッチング素子が実装される回路基板（２Ｈ，２Ｌ）の上空で、絶縁材（９，１０）を介して間隔を隔てて積層され、少なくともその積層部で回路基板と平行な平板状に形成されてなる構造を採用した電力用半導体装置を出願した。
特許文献６に公開されているように、本件出願人も同様の理論に基づく配線インダクタンスの低減等を目的として、Ｐ，Ｎ，Ｕの３つの電極導出端子（４，５，６）が、半導体スイッチング素子が実装される回路基板（２Ｈ，２Ｌ）の上空で、絶縁材（９，１０）を介して間隔を隔てて積層され、少なくともその積層部で回路基板と平行な平板状に形成されてなる構造を採用した電力用半導体装置を出願した。
すなわち、特許文献６記載の発明においては、Ｐ電極導出端子と、Ｎ電極導出端子と、Ｕ電極導出端子と、Ｐ電極導出端子とＮ電極導出端子と間に配置される絶縁材と、Ｎ電極導出端子とＵ電極導出端子と間に配置される絶縁材とからなる５層構造体が採用された。そして、相互インダクタンスの相殺効果を得るために絶縁材の厚みが例えば0.5ｍｍと薄くなる。この５層構造体を製作する方法としては特許文献６段落0064に記載されるように、予め電極導出端子の表面に樹脂を塗布又は樹脂フイルムを貼付した上で積層する方法と、特許文献６段落0065に記載される電極導出端子間の隙間に樹脂を充填する方法を提示した。
特許第３０５３２９８号公報
特開２００１−３３２６８８号公報
特開２００４−２１４４５２号公報
特開平１１−１７７０２１号公報
特開平１１−１７７０１８号公報
特開２００６−２１０５００号公報
特許文献６にも記載されるように、電極導出端子間の隙間が狭い場合には、電極導出端子間の隙間に樹脂を充填する方法によると、端子間に樹脂未充填の空隙を残すことがあるため好ましくない。本発明者らはこのような問題が少なく製造精度及び製造効率を追求が望める絶縁樹脂シートを端子間に挟んで積層する方法を研究するに至ったが以下に説明することが課題となった。
まず、電極導出端子、制御用端子の位置精度の信頼性を確保し、半導体スイッチング素子が実装される回路基板への確実な接続、配線インダクタンスの低減等の所望の性能を達成する必要がある。また、電極導出端子間に配置される絶縁樹脂シートの位置精度の信頼性を確保し、絶縁信頼性を確保する必要がある。
まず、電極導出端子、制御用端子の位置精度の信頼性を確保し、半導体スイッチング素子が実装される回路基板への確実な接続、配線インダクタンスの低減等の所望の性能を達成する必要がある。また、電極導出端子間に配置される絶縁樹脂シートの位置精度の信頼性を確保し、絶縁信頼性を確保する必要がある。
本発明者らの研究によれば、図１８に示すように、Ｐ電極導出端子４と、Ｎ電極導出端子５と、Ｕ電極導出端子６と、Ｐ電極導出端子とＮ電極導出端子と間に配置される絶縁樹脂シート９と、Ｎ電極導出端子とＵ電極導出端子と間に配置される絶縁樹脂シート１０とからなる５層構造体を、金型４１〜４４で型閉めし樹脂を充填して樹脂ケースを成型する際に次の問題が生じた。
図１８(a)に示すように、Ｐ電極導出端子４の縁の端面位置とＮ電極導出端子５の縁の端面位置とが一致する構造、Ｎ電極導出端子５の縁の端面位置とＵ電極導出端子６の縁の端面位置とが一致する構造がある。また、図１８(b)に示すように、Ｐ電極導出端子４の縁の端面位置とＮ電極導出端子５の縁の端面位置とＵ電極導出端子６の縁の端面位置とが一致する構造がある。
このような隣接する端子の縁の端面位置が一致する構造においては、絶縁樹脂シート９又は１０の縁部に沿った各端子間の沿面絶縁距離を十分に確保するために、絶縁樹脂シート９，１０の縁部を端子の縁の端面位置より外へ突出させる必要がある。
しかしこの場合には、図１８に示すように、型閉め時に、型４１，４２，４３又は４４が端子４，５又は６から突出した絶縁樹脂シート９又は１０の縁部に干渉して、絶縁樹脂シート９又は１０の縁部が損傷、破損するおそれがあり、製造歩留まりを低下させてしまうという問題が生じた。かかる問題は、端子４，５，６及び絶縁樹脂シート９，１０の位置精度を向上するだけでは、払拭することはできない。
図１８(a)に示すように、Ｐ電極導出端子４の縁の端面位置とＮ電極導出端子５の縁の端面位置とが一致する構造、Ｎ電極導出端子５の縁の端面位置とＵ電極導出端子６の縁の端面位置とが一致する構造がある。また、図１８(b)に示すように、Ｐ電極導出端子４の縁の端面位置とＮ電極導出端子５の縁の端面位置とＵ電極導出端子６の縁の端面位置とが一致する構造がある。
このような隣接する端子の縁の端面位置が一致する構造においては、絶縁樹脂シート９又は１０の縁部に沿った各端子間の沿面絶縁距離を十分に確保するために、絶縁樹脂シート９，１０の縁部を端子の縁の端面位置より外へ突出させる必要がある。
しかしこの場合には、図１８に示すように、型閉め時に、型４１，４２，４３又は４４が端子４，５又は６から突出した絶縁樹脂シート９又は１０の縁部に干渉して、絶縁樹脂シート９又は１０の縁部が損傷、破損するおそれがあり、製造歩留まりを低下させてしまうという問題が生じた。かかる問題は、端子４，５，６及び絶縁樹脂シート９，１０の位置精度を向上するだけでは、払拭することはできない。
本発明は以上の従来技術における問題に鑑みてなされたものであって、３枚の電極導出端子とこれらの間に配置される２枚の絶縁樹脂シートとからなる５層構造体を備えた電力用半導体装置において、前記端子間の絶縁樹脂シートの縁部に沿った沿面絶縁距離を十分に確保しつつ、製造歩留まりの向上、導体部材及び絶縁部材の位置精度の向上を図ることを課題とする。
以上の課題を解決するための請求項１記載の発明は、両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置であって、
前記電力線の高電位側をＰ、低電位側をＮ、前記出力線をＵとして、Ｐ，Ｎ，Ｕの３電極に対応する３枚の電極導出端子と、２枚の絶縁樹脂シートとを有し、
前記３枚の電極導出端子が、前記半導体スイッチング素子が実装される回路基板の上空で、前記絶縁樹脂シートを介して積層され、少なくともその積層部で前記回路基板と平行な平板状に形成されてなり、
前記積層部において、前記絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置されてなることを特徴とする電力用半導体装置である。
前記電力線の高電位側をＰ、低電位側をＮ、前記出力線をＵとして、Ｐ，Ｎ，Ｕの３電極に対応する３枚の電極導出端子と、２枚の絶縁樹脂シートとを有し、
前記３枚の電極導出端子が、前記半導体スイッチング素子が実装される回路基板の上空で、前記絶縁樹脂シートを介して積層され、少なくともその積層部で前記回路基板と平行な平板状に形成されてなり、
前記積層部において、前記絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置されてなることを特徴とする電力用半導体装置である。
請求項２記載の発明は、前記積層部に前記３枚の電極導出端子及び前記２枚の絶縁樹脂シートのそれぞれを貫通する孔が積層されてなる積層孔が形成され、
前記積層孔の内周において、前記絶縁樹脂シートに隣接する一方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置より外側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置と一致又は該位置の内側に配置されてなることを特徴とする請求項１に記載の電力用半導体装置である。
前記積層孔の内周において、前記絶縁樹脂シートに隣接する一方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置より外側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置と一致又は該位置の内側に配置されてなることを特徴とする請求項１に記載の電力用半導体装置である。
請求項３記載の発明は、一の積層孔を構成する前記３枚の電極導出端子の各孔が一定の積層方向に沿って次第に大きくなる大小関係を有して形成されてなる請求項２に記載の電力用半導体装置である。
請求項４記載の発明は、前記回路基板を包囲する枠状で前記３つの電極導出端子の一部を埋没させてこれらを保持する樹脂ケースを有し、
前記半導体スイッチング素子のスイッチングを制御するための制御用電極導出端子が前記積層部の上空で前記３つの電極導出端子に交差する構造を有し、
前記樹脂ケースから延設されて連続して形成された樹脂部が、前記積層部の上空で前記制御用電極導出端子を保持するとともに一の前記積層孔に入ってその内面に付着形成されてなる請求項２に記載の電力用半導体装置である。
前記半導体スイッチング素子のスイッチングを制御するための制御用電極導出端子が前記積層部の上空で前記３つの電極導出端子に交差する構造を有し、
前記樹脂ケースから延設されて連続して形成された樹脂部が、前記積層部の上空で前記制御用電極導出端子を保持するとともに一の前記積層孔に入ってその内面に付着形成されてなる請求項２に記載の電力用半導体装置である。
請求項５記載の発明は、請求項２に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法である。
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法である。
請求項６記載の発明は、請求項３に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に、各電極導出端子の孔に嵌合する外径を有した３段状の位置決めピンを、最も大きな孔を有する前記電極導出端子側から挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法である。
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に、各電極導出端子の孔に嵌合する外径を有した３段状の位置決めピンを、最も大きな孔を有する前記電極導出端子側から挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法である。
請求項７記載の発明は、請求項４に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めするとともに、他の位置決めピンを前記制御用電極導出端子の下方に配置される前記積層孔に下から挿入して上端部を当該積層孔から上方へ突出させて前記制御用電極導出端子に接触させることにより当該制御用電極導出端子を支持し、前記５層構造体に対する前記制御用電極導出端子の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体及び前記制御用電極導出端子を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子及び前記制御用電極導出端子の一部に付着する樹脂ケースと、前記樹脂ケースから延設されて連続して形成され、前記積層部の上空で前記制御用電極導出端子を保持するとともに、当該制御用電極導出端子下方の前記他の位置決めピンとこれが挿入される積層孔との隙間に入って当該積層孔の内面に付着する樹脂部を成型する工程とを備える電力用半導体装置の製造方法である。
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めするとともに、他の位置決めピンを前記制御用電極導出端子の下方に配置される前記積層孔に下から挿入して上端部を当該積層孔から上方へ突出させて前記制御用電極導出端子に接触させることにより当該制御用電極導出端子を支持し、前記５層構造体に対する前記制御用電極導出端子の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体及び前記制御用電極導出端子を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子及び前記制御用電極導出端子の一部に付着する樹脂ケースと、前記樹脂ケースから延設されて連続して形成され、前記積層部の上空で前記制御用電極導出端子を保持するとともに、当該制御用電極導出端子下方の前記他の位置決めピンとこれが挿入される積層孔との隙間に入って当該積層孔の内面に付着する樹脂部を成型する工程とを備える電力用半導体装置の製造方法である。
本件請求項１記載の発明によれば、３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体の積層部において、絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置されているので、一方の電極導出端子の縁から絶縁樹脂シートの縁部に沿って他方の電極導出端子に至る沿面絶縁距離が、絶縁樹脂シートの厚みより長く確保され、沿面絶縁距離を十分に確保することができるという効果がある。
また本件請求項１記載の発明によれば、絶縁樹脂シートの縁部は突出せず、片側の電極導出端子に沿って延在するから、型閉め時に型が絶縁樹脂シートの縁部に干渉しても、この縁部は片側の電極導出端子で支持され、この縁部の損傷、破損が抑えられるという効果があり、もって製造歩留まりを向上することができるという効果がある。
また本件請求項１記載の発明によれば、絶縁樹脂シートの縁部は突出せず、片側の電極導出端子に沿って延在するから、型閉め時に型が絶縁樹脂シートの縁部に干渉しても、この縁部は片側の電極導出端子で支持され、この縁部の損傷、破損が抑えられるという効果があり、もって製造歩留まりを向上することができるという効果がある。
本件請求項２，３又は５，６に記載の発明によれば、５層構造体に構成される積層孔に位置決めピンを挿入して成形型に固定することにより、５層構造体の層間の相対位置の位置精度、成形型（従って樹脂部）に対する位置精度を向上することができるという効果があり、型閉め時に型が絶縁樹脂シートの縁部に干渉することの発生率を抑えることができる。
本件請求項４又は７に記載の発明によれば、位置決めピンにより精度良く位置決め固定された３枚の電極導出端子、２枚の絶縁樹脂シート及び上空に交差する制御用電極端子が樹脂ケースに連続する樹脂部によって一体に連結固定されるので、これら各部が樹脂部を介して連結固定された強固な構造により各部の位置が精度良く固定され、維持することができ、従って、一方の電極導出端子の縁から絶縁樹脂シートの縁部に沿って他方の電極導出端子に至る沿面絶縁距離や、電極導出端子と制御用電極導出端子との間の距離も制度良く確保し維持することができるという効果がある。したがって、後に続く組立工程を精度良く行なうことができる。
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
図１は、本実施形態の電力用半導体装置の断面である。本実施形態の電力用半導体装置に適用される電極導出端子インサート型のケースの平面図を図２に、斜視図を図３に示す。図４は、Ｐ電極導出端子の平面図である。図５は、Ｎ電極導出端子の平面図である。図６は、Ｕ電極導出端子の平面図である。図７は、Ｐ−Ｎ間に配置される絶縁樹脂シートの平面図である。図８は、Ｎ−Ｕ間に配置される絶縁樹脂シートの平面図である。図９は、Ｐ，Ｎ，Ｕの３電極導出端子及び絶縁樹脂シートの分解斜視図である。図１０は、回路基板（ボンディングワイヤ無し）の平面図である。図１１は、本実施形態の電力用半導体装置の等価回路図である。図１２は、３相モータの駆動回路の回路図である。
図１は、本実施形態の電力用半導体装置の断面である。本実施形態の電力用半導体装置に適用される電極導出端子インサート型のケースの平面図を図２に、斜視図を図３に示す。図４は、Ｐ電極導出端子の平面図である。図５は、Ｎ電極導出端子の平面図である。図６は、Ｕ電極導出端子の平面図である。図７は、Ｐ−Ｎ間に配置される絶縁樹脂シートの平面図である。図８は、Ｎ−Ｕ間に配置される絶縁樹脂シートの平面図である。図９は、Ｐ，Ｎ，Ｕの３電極導出端子及び絶縁樹脂シートの分解斜視図である。図１０は、回路基板（ボンディングワイヤ無し）の平面図である。図１１は、本実施形態の電力用半導体装置の等価回路図である。図１２は、３相モータの駆動回路の回路図である。
本実施形態の電力用半導体装置は、以下に説明するように特許文献６記載の電力用半導体装置と共通の構成を有する。
図１に示すように本実施形態の電力用半導体装置は、放熱板１と、２つの回路基板２Ｈ、２Ｌ（図１０に平面図を示す）と、ケース３とが組立てられて構成され、図１１に示す回路を構成する。
図１に示すように本実施形態の電力用半導体装置は、放熱板１と、２つの回路基板２Ｈ、２Ｌ（図１０に平面図を示す）と、ケース３とが組立てられて構成され、図１１に示す回路を構成する。
図２に示すようにケース３には、積層部１１を構成するＰ，Ｎ，Ｕ各電極の電極導出端子４〜６及び制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌが保持されている。Ｐ，Ｎ，Ｕ各電極の電極導出端子４〜６及び制御用電極導出端子７、８は、銅板などの金属板をプレス成型して作製されるものであり、ニッケルめっき等が施される。ケース３は、樹脂成型品である。
図４及び図９に示すように、Ｐ電極導出端子４は、平行平板部４ａと、垂直平板部４ｂと、外端接続部４ｃと、２つの内端接続部４ｄ,４ｅとに分けて捉えることができる。
図５及び図９に示すように、Ｎ電極導出端子５は、平行平板部５ａと、垂直平板部５ｂと、外端接続部５ｃと、２つの内端接続部５ｄ,５ｅとに分けて捉えることができる。
図６及び図９に示すように、Ｕ電極導出端子６は、平行平板部６ａと、垂直平板部６ｂと、外端接続部６ｃと、４つの内端接続部６ｄ〜６ｇとに分けて捉えることができる。
各平行平板部４ａ，５ａ，６ａは、回路基板２Ｈ、２Ｌに平行に配置される平板状部分である。
各垂直平板部４ｂ，５ｂ，６ｂは、回路基板２Ｈ、２Ｌに対し垂直に配置され、図９に示すように各平行平板部４ａ，５ａ，６ａの端部と外端接続部４ｃ，５ｃ，６ｃの端部とを連結する平板状部分である。
Ｐ電極の外端接続部４ｃは、電源の高電位側からの外部配線が接続される。Ｎ電極の外端接続部５ｃは、電源の低電位側からの外部配線が接続される。Ｕ電極の外端接続部６ｃには、３相モータなどの出力先の装置が接続される。
図５及び図９に示すように、Ｎ電極導出端子５は、平行平板部５ａと、垂直平板部５ｂと、外端接続部５ｃと、２つの内端接続部５ｄ,５ｅとに分けて捉えることができる。
図６及び図９に示すように、Ｕ電極導出端子６は、平行平板部６ａと、垂直平板部６ｂと、外端接続部６ｃと、４つの内端接続部６ｄ〜６ｇとに分けて捉えることができる。
各平行平板部４ａ，５ａ，６ａは、回路基板２Ｈ、２Ｌに平行に配置される平板状部分である。
各垂直平板部４ｂ，５ｂ，６ｂは、回路基板２Ｈ、２Ｌに対し垂直に配置され、図９に示すように各平行平板部４ａ，５ａ，６ａの端部と外端接続部４ｃ，５ｃ，６ｃの端部とを連結する平板状部分である。
Ｐ電極の外端接続部４ｃは、電源の高電位側からの外部配線が接続される。Ｎ電極の外端接続部５ｃは、電源の低電位側からの外部配線が接続される。Ｕ電極の外端接続部６ｃには、３相モータなどの出力先の装置が接続される。
３つの外端接続部４ｃ，５ｃ，６ｃは、ケース３の上端面上に同一高さで配置される。各平行平板部４ａ，５ａ，６ａは、回路基板２Ｈ、２Ｌに近い方からＰ，Ｎ，Ｕの順に間隔を隔てて積層され、その間隔は、絶縁樹脂シート９，１０によって保持される。したがって、外端接続部４ｃ，５ｃ，６ｃと平行平板部４ａ，５ａ，６ａとの高低差は、Ｐ，Ｎ，Ｕの順で大きい。
図９に示すように絶縁樹脂シート９，１０は、均一な厚さで形成されている。
図９に示すように絶縁樹脂シート９，１０は、均一な厚さで形成されている。
各平行平板部４ａ，５ａ，６ａの先端は、同一位置に配置される。したがって、平行平板部の長さは、Ｐ，Ｎ，Ｕの順で長い。Ｐ，Ｎ，Ｕの３層は、Ｎ電極の平行平板部５ａのほぼ全体において積層している。平行平板部５ａの垂直平板部５ｂに近接する絶縁樹脂シート１０の厚み相当の範囲は積層部１１から除かれる。
各外端接続部４ｃ,５ｃ,６ｃには、ケース３の縁に沿った同位置に揃うように、ボルト挿入孔４ｋ,５ｋ,６ｋがプレス形成時に空けられている。これらのボルト挿入孔４ｋ,５ｋ,６ｋに連通するナットが１つずつ、計３つケース３に埋め込まれている。これらのボルト挿入孔４ｋ,５ｋ,６ｋ及び３つのナットは、外部配線の端部に設けたリング状の端子を外端接続部４ｃ,５ｃ,６ｃにボルト締めにより圧着接続するための構造である。
各内端接続部４ｄ,４ｅ,５ｄ,５ｅ,６ｄ〜６ｇは、積層部１１の側縁、すなわち、各平行平板部４ａ，５ａ，６ａの側縁から同一面内で突出形成された突起状部分で、途中で回路基板２Ｈ、２Ｌ側に折り曲げられ、さらにそれより先で内側に折り曲がられて形成されている。
積層部１１の片側に配置された４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅについては、先端側からＰ電極の先端側内端接続部４ｄ、Ｕ電極の先端側内端接続部６ｄ、Ｕ電極の基端側内端接続部６ｅ、Ｐ電極の基端側内端接続部４ｅの順で配置されている。
積層部１１の他の片側に配置された４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇについては、先端側からＵ電極の先端側内端接続部６ｆ、Ｎ電極の先端側内端接続部５ｄ、Ｎ電極の基端側内端接続部５ｅ、Ｕ電極の基端側内端接続部６ｇの順で配置されている。
最も先端側の内端接続部４ｄ,６ｆの先端側端面は、平行平板部４ａ、６ａの先端、すなわち、積層部１１の先端に一致する。
片側４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅは均等な間隔に配置されず、内端接続部６ｄと内端接続部６ｅとの間が相対的に大きく開くことによって、先端側内端接続部４ｄ, ６ｄと基端側内端接続部４ｅ,６ｅとが先端側と基端側に偏在するように配置されている。
同様に、他の片側４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇは均等な間隔に配置されず、内端接続部５ｄと内端接続部５ｅとの間が相対的に大きく開くことによって、先端側内端接続部５ｄ, ６ｆと基端側内端接続部５ｅ,６ｇとが先端側と基端側に偏在するように配置されている。
積層部１１の片側に配置された４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅについては、先端側からＰ電極の先端側内端接続部４ｄ、Ｕ電極の先端側内端接続部６ｄ、Ｕ電極の基端側内端接続部６ｅ、Ｐ電極の基端側内端接続部４ｅの順で配置されている。
積層部１１の他の片側に配置された４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇについては、先端側からＵ電極の先端側内端接続部６ｆ、Ｎ電極の先端側内端接続部５ｄ、Ｎ電極の基端側内端接続部５ｅ、Ｕ電極の基端側内端接続部６ｇの順で配置されている。
最も先端側の内端接続部４ｄ,６ｆの先端側端面は、平行平板部４ａ、６ａの先端、すなわち、積層部１１の先端に一致する。
片側４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅは均等な間隔に配置されず、内端接続部６ｄと内端接続部６ｅとの間が相対的に大きく開くことによって、先端側内端接続部４ｄ, ６ｄと基端側内端接続部４ｅ,６ｅとが先端側と基端側に偏在するように配置されている。
同様に、他の片側４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇは均等な間隔に配置されず、内端接続部５ｄと内端接続部５ｅとの間が相対的に大きく開くことによって、先端側内端接続部５ｄ, ６ｆと基端側内端接続部５ｅ,６ｇとが先端側と基端側に偏在するように配置されている。
図２、図４、図９等に示すように、Ｐ電極導出端子４の平行平板部４ａの基端部は、積層部１１の基端部より内端接続部４ｅの逆側に突出形成され、積層部１１と同一幅の先端部より拡幅されている。この拡幅された平行平板部４ａの基端部に同一幅で直角な折りを介して連続して垂直平板部４ｂが形成され、さらに垂直平板部４ｂの内端接続部４ｅと逆側の端部に直角な折りを介して外端接続部４ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｐ電極導出端子４は断面クランク状に形成されている。
内端接続部４ｅの逆側に平行平板部４ａの基端部を拡幅したため、平行平板部４ａの積層部１１から突出する部分と内端接続部４ｅとが干渉せず、２つの内端接続部４ｄ,４ｅの間隔を広く取りつつ、平行平板部４ａの積層部１１から突出する部分を大きく形成することができる。平行平板部４ａの積層部１１から突出する部分と垂直平板部４ｂとにより積層部１１から外端接続部４ｃまでの電流経路の断面積が大きくとられている。
内端接続部４ｅの逆側に平行平板部４ａの基端部を拡幅したため、平行平板部４ａの積層部１１から突出する部分と内端接続部４ｅとが干渉せず、２つの内端接続部４ｄ,４ｅの間隔を広く取りつつ、平行平板部４ａの積層部１１から突出する部分を大きく形成することができる。平行平板部４ａの積層部１１から突出する部分と垂直平板部４ｂとにより積層部１１から外端接続部４ｃまでの電流経路の断面積が大きくとられている。
図２、図５、図９等に示すように、Ｎ電極導出端子５の平行平板部５ａは全体として積層部１１と同一幅で形成されている。平行平板部５ａに同一幅で直角な折りを介して連続して垂直平板部５ｂが形成され、さらに垂直平板部５ｂの中央部に直角な折りを介して外端接続部５ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｕ電極導出端子５は断面クランク状に形成されている。
図２、図６、図９等に示すように、Ｕ電極導出端子６の平行平板部６ａの基端部は、積層部１１の基端部より内端接続部６ｇの逆側に突出形成され、積層部１１と同一幅の先端部より拡幅されている。この拡幅された平行平板部６ａの基端部に同一幅で直角な折りを介して連続して垂直平板部６ｂが形成され、さらに垂直平板部６ｂの内端接続部６ｇと逆側の端部に直角な折りを介して外端接続部６ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｕ電極導出端子６は断面クランク状に形成されている。
内端接続部６ｇの逆側に平行平板部６ａを拡幅したため、平行平板部６ａの積層部１１から突出する部分と内端接続部６ｇとが干渉せず、２つの内端接続部６ｆ, ６ｇの間隔を広く取りつつ、平行平板部６ａの積層部１１から突出する部分を大きく形成することができる。平行平板部６ａの積層部１１から突出する部分と垂直平板部６ｂとにより積層部１１から外端接続部６ｃまでの電流経路の断面積が大きくとられている。
内端接続部６ｇの逆側に平行平板部６ａを拡幅したため、平行平板部６ａの積層部１１から突出する部分と内端接続部６ｇとが干渉せず、２つの内端接続部６ｆ, ６ｇの間隔を広く取りつつ、平行平板部６ａの積層部１１から突出する部分を大きく形成することができる。平行平板部６ａの積層部１１から突出する部分と垂直平板部６ｂとにより積層部１１から外端接続部６ｃまでの電流経路の断面積が大きくとられている。
図１０に示すように、２つの回路基板２Ｈ、２Ｌは、同一の回路パターンを有するものである。回路基板２ＨはＰ−Ｕ間に接続されるもので、Ｐ−Ｕ間に接続されるＭＯＳＦＥＴ素子１２Ｈが１６個実装される。回路基板２ＬはＵ−Ｎ間に接続されるもので、Ｕ−Ｎ間に接続されるＭＯＳＦＥＴ素子１２Ｌが１６個実装される。
回路基板２Ｈ、２Ｌは、それぞれ絶縁基板１３と絶縁基板１３上の導体パターン１４,１５,１６とを有する。導体パターン１４は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、導体パターン１５は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のソース電極, 導体パターン１６は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のドレイン電極と接続する。ゲート用導体パターン１４の周りに、ソース用導体パターン１５が環状に形成され、さらにソース用導体パターン１５の周りに、ドレイン用導体パターン１６が環状に形成された回路パターンを有する。
導体パターン１４上には各ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）に対応した１６個のゲート抵抗素子１７Ｈ（１７Ｌ）が付設されている。
ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）は、そのドレイン電極を有する裏面を導体パターン１６に接合している。ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、ソース電極はチップ表面に形成されており、ボンディングワイヤを介して、導体パターン１４,１５にそれぞれ接続される。
回路基板２Ｈ、２Ｌは、それぞれ絶縁基板１３と絶縁基板１３上の導体パターン１４,１５,１６とを有する。導体パターン１４は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、導体パターン１５は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のソース電極, 導体パターン１６は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のドレイン電極と接続する。ゲート用導体パターン１４の周りに、ソース用導体パターン１５が環状に形成され、さらにソース用導体パターン１５の周りに、ドレイン用導体パターン１６が環状に形成された回路パターンを有する。
導体パターン１４上には各ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）に対応した１６個のゲート抵抗素子１７Ｈ（１７Ｌ）が付設されている。
ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）は、そのドレイン電極を有する裏面を導体パターン１６に接合している。ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、ソース電極はチップ表面に形成されており、ボンディングワイヤを介して、導体パターン１４,１５にそれぞれ接続される。
内端接続部の接続領域を図１０において囲み破線で示す。Ｐ電極導出端子４の内端接続部４ｄ,４ｅは回路基板２Ｈ側のドレイン用導体パターン１６に半田付けにより接合される。
Ｕ電極導出端子６の２つの内端接続部６ｄ,６ｅは回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｈは、回路基板２Ｈ側のゲート用導体パターン１４に半田を介して接合される。制御用電極導出端子８Ｈは、回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
Ｕ電極導出端子６の２つの内端接続部６ｄ,６ｅは回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｈは、回路基板２Ｈ側のゲート用導体パターン１４に半田を介して接合される。制御用電極導出端子８Ｈは、回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
Ｕ電極導出端子６の他の２つの内端接続部６ｆ,６ｇは回路基板２Ｌ側のドレイン用導体パターン１６に半田付けにより接合される。
Ｎ電極導出端子５の内端接続部５ｄ,５ｅは回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｌは、回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。制御用電極導出端子８Ｌは、回路基板２Ｌ側のゲート用導体パターン１４に半田付けにより接合される。
Ｎ電極導出端子５の内端接続部５ｄ,５ｅは回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｌは、回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。制御用電極導出端子８Ｌは、回路基板２Ｌ側のゲート用導体パターン１４に半田付けにより接合される。
制御用電極導出端子７Ｈ,８Ｈは回路基板２Ｈ上に架設され、制御用電極導出端子７Ｌ,８Ｌは、回路基板２Ｈ,２Ｌ上に架設されるとともに、積層部１１と立体交差している。すなわち、本電力用半導体装置は、制御用電極導出端子７Ｌ,８Ｌが積層部１１の上空で３つの電極導出端子４〜６に交差する構造を有する。
制御用電極導出端子７Ｈの内端接続部は、比較的広い間隔を隔てた内端接続部６ｄと６ｅの間を通して回路基板２Ｈに落とされる。制御用電極導出端子７Ｌ,８Ｌの内端接続部は、比較的広い間隔を隔てた内端接続部５ｄと５ｅの間を通して回路基板２Ｌに落とされる。
電極導出端子４〜６及び絶縁樹脂シート９，１０の回路基板２Ｌ上空に位置する一側縁には、同一位置に凹部４ｈ,５ｈ,６ｈ，９ｈ，１０ｈが形成されている。これにより、制御用電極導出端子７Ｌの内端接続部が電極導出端子４〜６及び絶縁樹脂シート９，１０に接触しないように回避されている。
電極導出端子４〜６及び絶縁樹脂シート９，１０の回路基板２Ｌ上空に位置する一側縁には、同一位置に凹部４ｈ,５ｈ,６ｈ，９ｈ，１０ｈが形成されている。これにより、制御用電極導出端子７Ｌの内端接続部が電極導出端子４〜６及び絶縁樹脂シート９，１０に接触しないように回避されている。
次に、特許文献６記載の電力用半導体装置に対して本実施形態の電力用半導体装置の異なった部分を中心に説明する。
図４〜９に示すように、電極導出端子４〜６及び絶縁樹脂シート９，１０には、孔ａ１〜ａ５が形成されている。これらの孔ａ１〜ａ５は、電極導出端子４〜６及び絶縁樹脂シート９，１０のそれぞれを貫通する孔である。これら５つの孔ａ１〜ａ５が積層することにより、積層部１１に積層孔ａが形成される。積層部１１には同様の積層孔ｂがもう一つ形成されている。積層孔ｂは孔ｂ１〜ｂ５からなる。孔ａ１〜ａ５及び孔ｂ１〜ｂ５は円形の孔である。積層孔ａと積層孔ｂとは積層部１１の長手方向に沿って異なる位置に形成されている。
図４〜９に示すように、電極導出端子４〜６及び絶縁樹脂シート９，１０には、孔ａ１〜ａ５が形成されている。これらの孔ａ１〜ａ５は、電極導出端子４〜６及び絶縁樹脂シート９，１０のそれぞれを貫通する孔である。これら５つの孔ａ１〜ａ５が積層することにより、積層部１１に積層孔ａが形成される。積層部１１には同様の積層孔ｂがもう一つ形成されている。積層孔ｂは孔ｂ１〜ｂ５からなる。孔ａ１〜ａ５及び孔ｂ１〜ｂ５は円形の孔である。積層孔ａと積層孔ｂとは積層部１１の長手方向に沿って異なる位置に形成されている。
３枚の電極導出端子４〜６の各孔ａ１，ａ３，ａ５及び孔ｂ１，ｂ３，ｂ５は、一定の積層方向（本実施形態において下から上への積層方向）に沿って次第に大きくなる大小関係を有して形成されている。これは、図１３に示すような３段状の位置決めピン３０を上から挿入し各孔ａ１，ａ３，ａ５（孔ｂ１，ｂ３，ｂ５）に嵌合させて位置決めを行うためである。図１３は、積層孔ａ，ｂ共通の積層孔断面図である。
さらに積層部１１には、他の２つの積層孔ｃ、ｄが形成されている。２つの積層孔ｃ、ｄのそれぞれは、電極導出端子４〜６及び絶縁樹脂シート９，１０のそれぞれに貫通して設けられた矩形状の孔ｃ１〜ｃ５、孔ｄ１〜ｄ５から構成される。積層孔ｃと積層孔ｄとは積層部１１の幅方向に沿って異なる位置であって、制御用電極導出端子７Ｌ，８Ｌの下方に配置される。
３枚の電極導出端子４〜６の各孔ｃ１，ｃ３，ｃ５及び孔ｄ１，ｄ３，ｄ５の大小関係は、図１４、図１５に示される。図１４は、積層孔ｃ、ｄを通る垂直断面を見せた端子及び樹脂部の斜視図である。図１５は、積層孔ｃ、ｄを通る垂直断面を描いた端子及び樹脂部の断面図である。図１４及び図１５に示すように、中間の孔ｃ３及び孔ｄ３が一番小さく形成されており、上下の孔ｃ１，ｃ５及び孔ｄ１，ｄ５は、それより大きくされている。
図１６は、樹脂成型時のＵ電極導出端子６、制御用電極導出端子７Ｌ及び位置決めピン３１、３２の斜視図である。
樹脂成型時には、積層孔ｃ、ｄに下から位置決めピン３１、３２が挿入される。位置決めピン３１、３２は上端方向に沿って細くなるテーパ状である。位置決めピン３１、３２の上端面が制御用電極導出端子７Ｌ，８Ｌを支持し、Ｕ電極導出端子６に対する高さを決める。
樹脂ケース（外囲部分）から延設されて連続して形成された端子保持用樹脂部１９ａ、１９ｂが制御用電極導出端子を支持する。端子保持用樹脂部１９ｂは、樹脂ケース（外囲部分）の内壁から突出して制御用電極導出端子７Ｈ，８Ｈの基端部周りに付着接合しこれらを支持する。
端子保持用樹脂部１９ａは、積層部１１の先端方向に位置する内壁から突出し、積層部１１の先端部を上下に挟み込んで保持するとともに、積層部１１の上に延設される部分が積層孔ｃ、ｄの間の部分の上方に位置する制御用電極導出端子７Ｌ，８Ｌに付着接合してこれらを保持するとともに、積層孔ｃ、ｄ内に没入して積層孔ｃ、ｄの内面に付着接合することにより、端子７Ｌ，８Ｌ支持の足場を固めるとともに、積層部１１の層間位置を固定する。
樹脂成型時には、積層孔ｃ、ｄに下から位置決めピン３１、３２が挿入される。位置決めピン３１、３２は上端方向に沿って細くなるテーパ状である。位置決めピン３１、３２の上端面が制御用電極導出端子７Ｌ，８Ｌを支持し、Ｕ電極導出端子６に対する高さを決める。
樹脂ケース（外囲部分）から延設されて連続して形成された端子保持用樹脂部１９ａ、１９ｂが制御用電極導出端子を支持する。端子保持用樹脂部１９ｂは、樹脂ケース（外囲部分）の内壁から突出して制御用電極導出端子７Ｈ，８Ｈの基端部周りに付着接合しこれらを支持する。
端子保持用樹脂部１９ａは、積層部１１の先端方向に位置する内壁から突出し、積層部１１の先端部を上下に挟み込んで保持するとともに、積層部１１の上に延設される部分が積層孔ｃ、ｄの間の部分の上方に位置する制御用電極導出端子７Ｌ，８Ｌに付着接合してこれらを保持するとともに、積層孔ｃ、ｄ内に没入して積層孔ｃ、ｄの内面に付着接合することにより、端子７Ｌ，８Ｌ支持の足場を固めるとともに、積層部１１の層間位置を固定する。
以上説明した積層部１１の外縁、内縁における絶縁樹脂シート９，１０の縁の端面位置は、以下の規律に従って決められている。
すなわち外縁については、積層部において、絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置される。
図１７は、型閉め時の様子を示す断面模式図である。例えば図１７(a)の左側及び図１７(b)に示すように、積層部１１において、絶縁樹脂シート９に隣接する一方の電極導出端子４の縁の端面位置が当該絶縁樹脂シート９の縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子５の縁の端面位置が当該絶縁樹脂シート９の縁の端面位置の外側（一致してもよい）に配置されている。その他の部分も同じ規律に従って配置されている。
すなわち外縁については、積層部において、絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置される。
図１７は、型閉め時の様子を示す断面模式図である。例えば図１７(a)の左側及び図１７(b)に示すように、積層部１１において、絶縁樹脂シート９に隣接する一方の電極導出端子４の縁の端面位置が当該絶縁樹脂シート９の縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子５の縁の端面位置が当該絶縁樹脂シート９の縁の端面位置の外側（一致してもよい）に配置されている。その他の部分も同じ規律に従って配置されている。
また、孔の内縁については外側と内側の関係が逆になるだけで同様の規律となる。すなわち、積層孔の内周において、絶縁樹脂シートに隣接する一方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置より外側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置と一致又は該位置の内側に配置される。
本規律は積層孔ａ，ｂ，ｃ，ｄに適用されている。例えば図１３に示すように、積層孔ａ、ｂの内周において、絶縁樹脂シート１０に隣接する一方の電極導出端子６の内縁の端面位置が当該絶縁樹脂シート１０の内縁の端面位置より外側に配置され、当該絶縁樹脂シート１０に隣接する他方の電極導出端子５の内縁の端面位置が当該絶縁樹脂シート１０の内縁の端面位置と一致している（内側に配置してもよい）。その他の部分も同じ規律に従って配置されている。
本規律は積層孔ａ，ｂ，ｃ，ｄに適用されている。例えば図１３に示すように、積層孔ａ、ｂの内周において、絶縁樹脂シート１０に隣接する一方の電極導出端子６の内縁の端面位置が当該絶縁樹脂シート１０の内縁の端面位置より外側に配置され、当該絶縁樹脂シート１０に隣接する他方の電極導出端子５の内縁の端面位置が当該絶縁樹脂シート１０の内縁の端面位置と一致している（内側に配置してもよい）。その他の部分も同じ規律に従って配置されている。
以上のような規律に従って積層部１１の各層の外縁、内縁が配置されることによって、一方の電極導出端子の縁から絶縁樹脂シート９，１０の縁部に沿って他方の電極導出端子に至る沿面絶縁距離が、絶縁樹脂シート９，１０の厚みより長く確保され、沿面絶縁距離を十分に確保することができる。また、絶縁樹脂シート９，１０の縁部は突出せず、片側の電極導出端子に沿って延在するから、型閉め時に型５１〜５４が絶縁樹脂シート９，１０の縁部に干渉しても、この縁部は片側の電極導出端子で支持され、この縁部の損傷、破損が抑えられ、もって製造歩留まりを向上することができる。
次に、本電力用半導体装置の製造方法につき、製造手順に沿って説明する。
（工程１）まず、３枚の電極導出端子４〜６を絶縁樹脂シート９，１０を介して積層して３枚の電極導出端子４〜６と２枚の絶縁樹脂シート９，１０とからなる５層構造体を構成する。電極導出端子４〜６及び絶縁樹脂シート９，１０は、それぞれ製作しておく。絶縁樹脂シート９，１０の材料としては例えばＰＰＳが適用される。次工程で層間の位置補正を行うから、本工程においては電極導出端子４〜６及び絶縁樹脂シート９，１０を単に重ねるだけで、層間の固定は行わない。したがって、接着剤や糊、加熱融着工程等は不要である。すなわち、層間を相対的に摺動可能な状態に保持する。
（工程１）まず、３枚の電極導出端子４〜６を絶縁樹脂シート９，１０を介して積層して３枚の電極導出端子４〜６と２枚の絶縁樹脂シート９，１０とからなる５層構造体を構成する。電極導出端子４〜６及び絶縁樹脂シート９，１０は、それぞれ製作しておく。絶縁樹脂シート９，１０の材料としては例えばＰＰＳが適用される。次工程で層間の位置補正を行うから、本工程においては電極導出端子４〜６及び絶縁樹脂シート９，１０を単に重ねるだけで、層間の固定は行わない。したがって、接着剤や糊、加熱融着工程等は不要である。すなわち、層間を相対的に摺動可能な状態に保持する。
（工程２）上記工程１の実施とともに又は後に、５層構造体に構成される２つの積層孔ａ，ｂに位置決めピン３０を挿入して層間の相対位置を位置決めする。このとき、図１３に示すように、５層構造体に構成される２つの積層孔ａ，ｂに、各電極導出端子４，５，６の孔に嵌合する外径を有した３段状の位置決めピン３０を、最も大きな孔を有する電極導出端子６側から挿入して層間の相対位置を位置決めする。
一方、図１６に示すように、他の位置決めピン３１，３２を制御用電極導出端子７Ｌ，８Ｌの下方に配置される積層孔ｃ、ｄに下から挿入して上端部を積層孔ｃ、ｄから上方へ突出させて制御用電極導出端子７Ｌ，８Ｌに接触させることにより制御用電極導出端子７Ｌ，８Ｌを支持し、５層構造体に対する制御用電極導出端子７Ｌ，８Ｌの相対位置を位置決めする。
なお、本工程２を上記工程１の実施とともに実施する場合とは、電極導出端子４〜６及び絶縁樹脂シート９，１０の孔ａ１〜ａ５，ｂ１〜ｂ５に順次位置決めピン３０を挿入して、積層しながら位置決めピン３０に係止する場合である。
既に構成した５層構造体に積層孔ａ，ｂに順次位置決めピン３０を挿入する場合は、上記工程１の後に本工程２を実施する関係になる。
一方、図１６に示すように、他の位置決めピン３１，３２を制御用電極導出端子７Ｌ，８Ｌの下方に配置される積層孔ｃ、ｄに下から挿入して上端部を積層孔ｃ、ｄから上方へ突出させて制御用電極導出端子７Ｌ，８Ｌに接触させることにより制御用電極導出端子７Ｌ，８Ｌを支持し、５層構造体に対する制御用電極導出端子７Ｌ，８Ｌの相対位置を位置決めする。
なお、本工程２を上記工程１の実施とともに実施する場合とは、電極導出端子４〜６及び絶縁樹脂シート９，１０の孔ａ１〜ａ５，ｂ１〜ｂ５に順次位置決めピン３０を挿入して、積層しながら位置決めピン３０に係止する場合である。
既に構成した５層構造体に積層孔ａ，ｂに順次位置決めピン３０を挿入する場合は、上記工程１の後に本工程２を実施する関係になる。
（工程３）上記工程１，２の実施とともに又は前後して、位置決めピン３０，３１，３２を成形型に固定する。
位置決めピン３０，３１，３２を成形型に固定するタイミングは、上記工程１，２の実施と同時でも、前後しても良い。
位置決めピン３０，３１，３２を成形型に固定するタイミングは、上記工程１，２の実施と同時でも、前後しても良い。
（工程４）位置決めピン３０，３１，３２により位置決め固定された５層構造体及び制御用電極導出端子７Ｌ，８Ｌを成形型に収めて型閉めする。
（工程５）型閉めされた成形型に樹脂を充填し３枚の電極導出端子４〜６及び制御用電極導出端子７Ｈ，８Ｈ，７Ｌ，８Ｌの一部に付着する樹脂ケース（外囲部分）と、樹脂ケース（外囲部分）から延設されて連続して形成され、積層部１１の上空で制御用電極導出端子７Ｌ，８Ｌを保持するとともに、当該制御用電極導出端子７Ｌ，８Ｌ下方の位置決めピン３０，３０とこれが挿入される積層孔ｃ，ｄとの隙間に入って当該積層孔ｃ，ｄの内面に付着する樹脂部１９ａを成型する。また樹脂部１９ｂも同時に成形する。
（工程６）以上のようにして作製した電極導出端子インサート型のケース３と、ダイボンディング及びワイヤボンディング済みの回路基板２Ｈ，２Ｌを図１に示すように放熱板１上に配置する。回路基板２Ｈ，２Ｌはケース３に包囲される。ケース３は、回路基板２Ｈ，２Ｌ周囲の放熱板１の周縁部に合わさる。放熱板１と回路基板２Ｈ，２Ｌとの固定は、半田その他熱伝導性の良い接合材により行うことが好ましい。放熱板１とケース３との固定は、それぞれ４角に設けられた孔２０，２１にボルトを挿入してボルト、ナットで締結することにより行う。
なお、回路基板２Ｈ，２Ｌは、放熱板１をベースとして放熱板１上に被着形成したセラミック基板等の絶縁層及びさらにその上に形成した導体パターン層によりなる形成当初より放熱板と一体のものでも良い。
なお、回路基板２Ｈ，２Ｌは、放熱板１をベースとして放熱板１上に被着形成したセラミック基板等の絶縁層及びさらにその上に形成した導体パターン層によりなる形成当初より放熱板と一体のものでも良い。
（工程７）回路基板２Ｈ，２Ｌとケース３の配置を決め、各内端接続部と回路基板とを半田付けする。その後、図１に示されるように、ケース３の上端開口部に樹脂製の蓋２２を被せる。
すべての電極導出端子４〜６，７Ｈ，８Ｈ，７Ｌ，８Ｌの外端接続部は枠状のケース３の上端面に配置される。そのため、蓋２２は電極導出端子に干渉せず容易に着脱可能である。蓋２２を外せば、内部の検査、修理がしやすい。蓋２２上に又は蓋２２に代えて他の装置、例えば制御用電極導出端子７Ｈ，８Ｈ，７Ｌ，８Ｌに接続する制御回路基板などを配置できる。
すべての電極導出端子４〜６，７Ｈ，８Ｈ，７Ｌ，８Ｌの外端接続部は枠状のケース３の上端面に配置される。そのため、蓋２２は電極導出端子に干渉せず容易に着脱可能である。蓋２２を外せば、内部の検査、修理がしやすい。蓋２２上に又は蓋２２に代えて他の装置、例えば制御用電極導出端子７Ｈ，８Ｈ，７Ｌ，８Ｌに接続する制御回路基板などを配置できる。
本実施形態の電力用半導体装置を図１２に示すような３相モータの駆動回路に用いる。本実施形態の電力用半導体装置がｕ相、ｖ相、ｗ相の３相に対応して３つ並列に接続される。
各相に対応した電力用半導体装置の制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌに図示しない制御回路からの制御信号線が接続され、この制御回路の制御によりＭＯＳＦＥＴ素子１２ＨとＭＯＳＦＥＴ素子１２Ｌとが交互にスイッチングする。周知のようにｕ相、ｖ相、ｗ相の各相に対応した電力用半導体装置は相互に１２０°ずれた位相で制御され、図１２の回路全体で位相が１２０°ずれた３相の交流電流を３相モータＭへ出力し、３相モータＭを駆動する。
各相に対応した電力用半導体装置の制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌに図示しない制御回路からの制御信号線が接続され、この制御回路の制御によりＭＯＳＦＥＴ素子１２ＨとＭＯＳＦＥＴ素子１２Ｌとが交互にスイッチングする。周知のようにｕ相、ｖ相、ｗ相の各相に対応した電力用半導体装置は相互に１２０°ずれた位相で制御され、図１２の回路全体で位相が１２０°ずれた３相の交流電流を３相モータＭへ出力し、３相モータＭを駆動する。
本発明は以上の実施形態に限定されるものではなく、半導体スイッチ素子はＭＯＳＦＥＴに代えＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）としてもよい。ＩＧＢＴとする場合は、ＩＧＢＴと並列に外付けのダイオード素子が必要となる。
１ 放熱板
２Ｈ，２Ｌ 回路基板
３ ケース
４ Ｐ電極導出端子
５ Ｎ電極導出端子
６ Ｕ電極導出端子
４ａ，５ａ，６ａ 平行平板部
４ｂ，５ｂ，６ｂ 垂直平板部
４ｃ，５ｃ，６ｃ 外端接続部
４ｄ，４ｅ，５ｄ，５ｅ， ６ｄ〜６ｇ 内端接続部
７Ｈ，７Ｌ，８Ｈ，８Ｌ 制御用電極導出端子
９，１０ 絶縁樹脂シート
１１ 積層部
１２Ｈ，１２Ｌ ＭＯＳＦＥＴ素子
１３ 絶縁基板
１４ ゲート用導体パターン
１５ ソース用導体パターン
１６ ドレイン用導体パターン
１７Ｈ，１７Ｌ ゲート抵抗素子
１９ａ 端子保持用樹脂部
１９ｂ 端子保持用樹脂部
２０，２１ 孔
２２ 蓋
ａ，ｂ，ｃ，ｄ 積層孔
３０ 位置決めピン
３１，３２ 位置決めピン
２Ｈ，２Ｌ 回路基板
３ ケース
４ Ｐ電極導出端子
５ Ｎ電極導出端子
６ Ｕ電極導出端子
４ａ，５ａ，６ａ 平行平板部
４ｂ，５ｂ，６ｂ 垂直平板部
４ｃ，５ｃ，６ｃ 外端接続部
４ｄ，４ｅ，５ｄ，５ｅ， ６ｄ〜６ｇ 内端接続部
７Ｈ，７Ｌ，８Ｈ，８Ｌ 制御用電極導出端子
９，１０ 絶縁樹脂シート
１１ 積層部
１２Ｈ，１２Ｌ ＭＯＳＦＥＴ素子
１３ 絶縁基板
１４ ゲート用導体パターン
１５ ソース用導体パターン
１６ ドレイン用導体パターン
１７Ｈ，１７Ｌ ゲート抵抗素子
１９ａ 端子保持用樹脂部
１９ｂ 端子保持用樹脂部
２０，２１ 孔
２２ 蓋
ａ，ｂ，ｃ，ｄ 積層孔
３０ 位置決めピン
３１，３２ 位置決めピン
Claims (7)
- 両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置であって、
前記電力線の高電位側をＰ、低電位側をＮ、前記出力線をＵとして、Ｐ，Ｎ，Ｕの３電極に対応する３枚の電極導出端子と、２枚の絶縁樹脂シートとを有し、
前記３枚の電極導出端子が、前記半導体スイッチング素子が実装される回路基板の上空で、前記絶縁樹脂シートを介して積層され、少なくともその積層部で前記回路基板と平行な平板状に形成されてなり、
前記積層部において、前記絶縁樹脂シートに隣接する一方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置より内側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の縁の端面位置が当該絶縁樹脂シートの縁の端面位置と一致又は該位置の外側に配置されてなることを特徴とする電力用半導体装置。 - 前記積層部に前記３枚の電極導出端子及び前記２枚の絶縁樹脂シートのそれぞれを貫通する孔が積層されてなる積層孔が形成され、
前記積層孔の内周において、前記絶縁樹脂シートに隣接する一方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置より外側に配置され、当該絶縁樹脂シートに隣接する他方の電極導出端子の内縁の端面位置が当該絶縁樹脂シートの内縁の端面位置と一致又は該位置の内側に配置されてなることを特徴とする請求項１に記載の電力用半導体装置。 - 一の前記積層孔を構成する前記３枚の電極導出端子の各孔が一定の積層方向に沿って次第に大きくなる大小関係を有して形成されてなる請求項２に記載の電力用半導体装置。
- 前記回路基板を包囲する枠状で前記３つの電極導出端子の一部を埋没させてこれらを保持する樹脂ケースを有し、
前記半導体スイッチング素子のスイッチングを制御するための制御用電極導出端子が前記積層部の上空で前記３つの電極導出端子に交差する構造を有し、
前記樹脂ケースから延設されて連続して形成された樹脂部が、前記積層部の上空で前記制御用電極導出端子を保持するとともに一の前記積層孔に入ってその内面に付着形成されてなる請求項２に記載の電力用半導体装置。 - 請求項２に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法。 - 請求項３に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に、各電極導出端子の孔に嵌合する外径を有した３段状の位置決めピンを、最も大きな孔を有する前記電極導出端子側から挿入して層間の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子の一部に付着する樹脂ケースを成型する工程とを備える電力用半導体装置の製造方法。 - 請求項４に記載の電力用半導体装置の製造方法であって、
前記３枚の電極導出端子を前記絶縁樹脂シートを介して積層して３枚の電極導出端子と２枚の絶縁樹脂シートとからなる５層構造体を構成する工程と、
前記５層構造体に構成される２以上の前記積層孔に位置決めピンを挿入して層間の相対位置を位置決めするとともに、他の位置決めピンを前記制御用電極導出端子の下方に配置される前記積層孔に下から挿入して上端部を当該積層孔から上方へ突出させて前記制御用電極導出端子に接触させることにより当該制御用電極導出端子を支持し、前記５層構造体に対する前記制御用電極導出端子の相対位置を位置決めする工程と、
前記位置決めピンを成形型に固定する工程と、
前記位置決めピンにより位置決め固定された前記５層構造体及び前記制御用電極導出端子を前記成形型に収めて型閉めする工程と、
型閉めされた前記成形型に樹脂を充填し前記３枚の電極導出端子及び前記制御用電極導出端子の一部に付着する樹脂ケースと、前記樹脂ケースから延設されて連続して形成され、前記積層部の上空で前記制御用電極導出端子を保持するとともに、当該制御用電極導出端子下方の前記他の位置決めピンとこれが挿入される積層孔との隙間に入って当該積層孔の内面に付着する樹脂部を成型する工程とを備える電力用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334110A JP5123162B2 (ja) | 2008-12-26 | 2008-12-26 | 電力用半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334110A JP5123162B2 (ja) | 2008-12-26 | 2008-12-26 | 電力用半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157565A true JP2010157565A (ja) | 2010-07-15 |
| JP5123162B2 JP5123162B2 (ja) | 2013-01-16 |
Family
ID=42575272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008334110A Expired - Fee Related JP5123162B2 (ja) | 2008-12-26 | 2008-12-26 | 電力用半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5123162B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2493043A3 (en) * | 2011-02-28 | 2013-11-20 | General Electric Company | Busbar for power conversion applications |
| JP2014011338A (ja) * | 2012-06-29 | 2014-01-20 | Denso Corp | 半導体装置 |
| JP2017045771A (ja) * | 2015-08-24 | 2017-03-02 | 京セラ株式会社 | パワー半導体モジュールの製造方法及びパワー半導体モジュール |
| US10128165B2 (en) | 2016-10-31 | 2018-11-13 | Infineon Technologies Ag | Package with vertically spaced partially encapsulated contact structures |
| DE102022207925B3 (de) | 2022-08-01 | 2023-08-03 | Zf Friedrichshafen Ag | Leistungselektronikmodul |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086438A (ja) * | 2004-09-17 | 2006-03-30 | Nichicon Corp | 半導体モジュールのバスバー構造 |
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP2007312566A (ja) * | 2006-05-22 | 2007-11-29 | Nissin Electric Co Ltd | インバータ装置 |
-
2008
- 2008-12-26 JP JP2008334110A patent/JP5123162B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086438A (ja) * | 2004-09-17 | 2006-03-30 | Nichicon Corp | 半導体モジュールのバスバー構造 |
| JP2006210500A (ja) * | 2005-01-26 | 2006-08-10 | Nippon Inter Electronics Corp | 電力用半導体装置 |
| JP2007312566A (ja) * | 2006-05-22 | 2007-11-29 | Nissin Electric Co Ltd | インバータ装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2493043A3 (en) * | 2011-02-28 | 2013-11-20 | General Electric Company | Busbar for power conversion applications |
| US8772634B2 (en) | 2011-02-28 | 2014-07-08 | General Electric Company | Busbar for power conversion applications |
| JP2014011338A (ja) * | 2012-06-29 | 2014-01-20 | Denso Corp | 半導体装置 |
| JP2017045771A (ja) * | 2015-08-24 | 2017-03-02 | 京セラ株式会社 | パワー半導体モジュールの製造方法及びパワー半導体モジュール |
| US10128165B2 (en) | 2016-10-31 | 2018-11-13 | Infineon Technologies Ag | Package with vertically spaced partially encapsulated contact structures |
| DE102022207925B3 (de) | 2022-08-01 | 2023-08-03 | Zf Friedrichshafen Ag | Leistungselektronikmodul |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5123162B2 (ja) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4660214B2 (ja) | 電力用半導体装置 | |
| US20230171909A1 (en) | Semiconductor device with stacked terminals | |
| JP6202195B2 (ja) | 半導体装置 | |
| JP4885046B2 (ja) | 電力用半導体モジュール | |
| CN110021590B (zh) | 电源芯片集成模块、其制造方法及双面散热电源模块封装 | |
| US20120181706A1 (en) | Power semiconductor package structure and manufacturing method thereof | |
| JP2007335719A (ja) | 半導体パワーモジュールおよびその製法 | |
| JP5811072B2 (ja) | パワーモジュール | |
| JP2007329427A (ja) | 半導体装置 | |
| JP5123162B2 (ja) | 電力用半導体装置及びその製造方法 | |
| US10192806B2 (en) | Semiconductor device | |
| JP2018181959A (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
| JP2012074730A (ja) | 電力用半導体モジュール | |
| JP5029293B2 (ja) | ケース入りコンデンサ | |
| JP2011204968A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10304770B2 (en) | Semiconductor device with stacked terminals | |
| WO2017112863A1 (en) | Metal slugs for double-sided cooling of power module | |
| JP2016076727A (ja) | 半導体装置 | |
| JP5891744B2 (ja) | 半導体装置 | |
| JP2014154770A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2021015908A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6365772B2 (ja) | パワーモジュール | |
| KR20210151194A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2020181919A (ja) | 半導体装置 | |
| CN106601694B (zh) | 堆叠结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5123162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |