JP2017045771A - パワー半導体モジュールの製造方法及びパワー半導体モジュール - Google Patents

パワー半導体モジュールの製造方法及びパワー半導体モジュール Download PDF

Info

Publication number
JP2017045771A
JP2017045771A JP2015165092A JP2015165092A JP2017045771A JP 2017045771 A JP2017045771 A JP 2017045771A JP 2015165092 A JP2015165092 A JP 2015165092A JP 2015165092 A JP2015165092 A JP 2015165092A JP 2017045771 A JP2017045771 A JP 2017045771A
Authority
JP
Japan
Prior art keywords
power semiconductor
mold
control signal
terminal
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015165092A
Other languages
English (en)
Other versions
JP6462529B2 (ja
Inventor
永吾 福田
Eigo Fukuda
永吾 福田
一茂 金田
Kazushige Kaneda
一茂 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015165092A priority Critical patent/JP6462529B2/ja
Publication of JP2017045771A publication Critical patent/JP2017045771A/ja
Application granted granted Critical
Publication of JP6462529B2 publication Critical patent/JP6462529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】低背化及び小型化を図る。【解決手段】複数の外部導出端子と共に複数の制御信号系端子を第1金型のキャビティ内に非接触状態で配置して型閉する際に、水平方向に延びる第1位置決め用ピンによって各制御信号系端子の鉛直方向位置を位置決めし、且つ鉛直方向に延びる第2位置決め用ピンによって各制御信号系端子の水平方向位置を位置決めする端子位置決め工程と、キャビティ内に樹脂を射出して、各外部導出端子及び制御信号系端子をモールド固定した後に、第1及び第2位置決め用ピンを抜去して一次成形体を形成する工程と、ベース基板に複数のパワー半導体素子及び一次成形体を搭載してモジュール本体部を作製する工程と、モジュール本体部を第2金型のキャビティ内に配置して樹脂を射出し、モジュール本体部の各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体を形成する工程とを備える。【選択図】図1

Description

本発明は、パワー半導体モジュールの製造方法及びパワー半導体モジュールに関する。
従来より、複数のパワー半導体素子を1つのパッケージにまとめたパワー半導体モジュールが知られている。
近年のパワー半導体モジュールの小型化の要請により、モジュール水平方向のサイズの小型化だけではなく、高さの低減も求められている。これには、外部導出端子と異なる制御信号系端子を細くしたり近接配列したりすることが有効とされている。しかし、小型化が進めば進むほどパワー半導体モジュール内部の制御信号系端子間の距離を小さくすることは困難となる。
特開2004−22811号公報
本発明は、上記事情に鑑みてなされたもので、低背化及び小型化を図ることができるパワー半導体モジュールの製造方法及びパワー半導体モジュールを提供することを目的とする。
本発明に係るパワー半導体モジュールの製造方法は、複数のパワー半導体素子を内蔵した樹脂成形品からなるパワー半導体モジュールの製造方法であって、複数の外部導出端子と共に複数の制御信号系端子を第1金型のキャビティ内に非接触状態で配置して型閉する際に、水平方向に延びる第1位置決め用ピンによって各制御信号系端子の鉛直方向位置を位置決めし、且つ鉛直方向に延びる第2位置決め用ピンによって前記各制御信号系端子の水平方向位置を位置決めする端子位置決め工程と、前記キャビティ内に樹脂を射出して、前記各外部導出端子及び制御信号系端子をモールド固定した後に、前記第1及び第2位置決め用ピンを抜去して一次成形体を形成する工程と、ベース基板に前記各パワー半導体素子及び前記一次成形体を搭載してモジュール本体部を作製する工程と、前記モジュール本体部を第2金型のキャビティ内に配置して樹脂を射出し、当該モジュール本体部の前記各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体を形成する工程とを備えたことを特徴とする。
本発明の一実施形態においては、前記制御信号系端子は、鉛直方向に延びる鉛直部及び水平方向に延びる水平部を組み合わせた三軸方向に延伸する形状を有する。
本発明の他の実施形態においては、前記端子位置決め工程では、前記各制御信号系端子の鉛直方向位置の位置決めに際し、上方に配置される第1制御信号系端子の水平部は、前記第1金型の上型キャビティ内面と前記第1位置決め用ピンとの間で位置決め固定され、下方に配置される第2制御信号系端子の水平部は、前記第1金型の下型キャビティ内面と前記第1位置決め用ピンとの間で位置決め固定される。
本発明の更に他の実施形態においては、前記端子位置決め工程では、前記第1及び第2制御信号系端子の水平部の鉛直方向配置間隔は、前記第1位置決め用ピンの直径により定められる。
本発明の更に他の実施形態においては、前記端子位置決め工程では、前記各制御信号系端子の水平方向位置の位置決めに際し、前記第1及び第2制御信号系端子の水平部は、前記第1金型と前記第2位置決め用ピンとの間で位置決め固定される。
本発明の更に他の実施形態においては、前記第2位置決め用ピンは、前記第1金型の上型から延びている。
本発明の更に他の実施形態においては、前記二次成形体を形成する工程では、前記一次成形体の前記ピン抜去孔はモールド樹脂により埋められる。
本発明の更に他の実施形態においては、前記一次成形体を形成する工程及び前記二次成形体を形成する工程で用いられる樹脂材料は、同一特性を有する。
本発明に係るパワー半導体モジュールは、複数のパワー半導体素子を内蔵した樹脂成形品からなるパワー半導体モジュールであって、複数の外部導出端子と共に複数の制御信号系端子を射出成形によりモールド固定した一次成形体と、ベース基板に前記各パワー半導体素子及び前記一次成形体が搭載されたモジュール本体部と、前記モジュール本体部を前記各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体とを備え、前記一次成形体は、モールド時に前記各制御信号系端子の鉛直方向位置及び水平方向位置をそれぞれ位置決めして非接触状態で配置するための水平方向に延びる第1位置決め用ピン及び鉛直方向に延びる第2位置決め用ピンを、モールド後に抜去して形成されるピン抜去孔をモールド樹脂部分に有し、前記二次成形体は、モールド樹脂部分が、前記ピン抜去孔を埋めて前記一次成形体のモールド樹脂部分を内包するように形成されており、前記一次成形体及び前記二次成形体のモールド樹脂部分の間には、界面が存在することを特徴とする。
本発明によれば、予め制御信号系端子の鉛直方向及び水平方向の位置決めを水平方向に延びる第1位置決め用ピン及び鉛直方向に延びる第2位置決め用ピンで行って一次成形体を形成するので、制御信号系端子の鉛直方向及び水平方向の設計配置寸法を必要範囲内の最小限に設定することができる。
また、ベース基板に複数のパワー半導体素子及び一次成形体を搭載してモジュール本体部を作製し、このモジュール本体部を各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体を形成するので、モジュール全体の高さ、奥行き及び幅方向の設計寸法を抑えることができ、パワー半導体モジュールの低背化及び小型化を図ることができる。
本発明の一実施形態に係るパワー半導体モジュールを示す外観斜視図である。 同パワー半導体モジュールの端子ブロック(一次成形体)を示す外観斜視図である。 同パワー半導体モジュールのベース基板を示す外観斜視図である。 ベース基板に端子ブロックを搭載する様子を示す分解斜視図である。 同パワー半導体モジュールのモジュール本体部を示す外観斜視図である。 同パワー半導体モジュールの製造工程を示すフローチャートである。 同製造工程における端子位置決め工程の一部を示す上面図である。 同製造工程における端子位置決め工程の一部を示す斜視図である。 同製造工程における端子位置決め工程の一部を示す断面図である。 同製造工程における端子位置決め工程の一部を示す断面図である。 二次成形体が形成された直後のパワー半導体モジュールを示す外観斜視図である。 図11の一部断面図である。
以下、添付の図面を参照して、本発明の実施の形態に係るパワー半導体モジュールの製造方法及びパワー半導体モジュールを詳細に説明する。
[パワー半導体モジュールの全体構成]
本発明の一実施形態に係るパワー半導体モジュールは、第1金型を用いた射出成形により一次成形体としての端子ブロックを形成し、この端子ブロックを複数のパワー半導体素子と共にベース基板上に搭載してモジュール本体部を作製し、このモジュール本体部を第2金型を用いたインサート成形により二次成形体である樹脂ケースで覆った構造を備えている。なお、端子ブロックは、複数の外部導出端子及び制御信号系端子をモールド樹脂により非接触状態で位置決め固定してなるものである。以下、このような構造を有するパワー半導体モジュールについて詳述する。
[パワー半導体モジュールの外観]
図1は、本発明の一実施形態に係るパワー半導体モジュール1を示す外観斜視図である。図1に示すように、パワー半導体モジュール1は、矩形板状のベース基板20と、このベース基板20の搭載面27側の基板上をその長手方向の両端部を除いて覆うように形成された略長方形状の樹脂ケース40とを備えた外観を有する。ベース基板20は、例えばアルミニウムにより構成され得る。ベース基板20の長手方向の両端部近傍には、パワー半導体モジュール1の被取付部材へのねじ止め等に利用され得る取付用穴28がそれぞれ貫通形成されている。
樹脂ケース40の長手方向の両端部には、これら取付用穴28へのねじ挿入等を阻害しないための逃げ凹部41が設けられている。樹脂ケース40の長手方向の一方の端部に近い上面側には、制御信号系端子である補助カソード端子14及びゲート端子15のそれぞれの鉛直部14b,15bの一部(先端部側)が外部に露出している。
また、樹脂ケース40の上面側には、外部導出端子である3つのメイン端子11,12,13の外部接続板部11a,12a,13aが、板面平行となる状態で外部に露出している。各メイン端子11〜13の外部接続板部11a〜13aには、ボルト挿通孔11c,12c,13cが貫通形成されている。
このボルト挿通孔11c〜13cの下方には、図示しない導電ボルトが螺合する導電ナット43がそれぞれ配設されている。なお、樹脂ケース40は、ベース基板20の長手方向に沿った側面部及びこの側面部と連続する下面側縁部まで回り込むような状態で、搭載面27側の基板上を含めて隙間なくモールド封止している。
樹脂ケース40の内部には、後述するモジュール本体部30(図5参照)が封止されている。このモジュール本体部30は、端子ブロック10(図2参照)をベース基板20(図3参照)上にパワー半導体素子と共に搭載したものである。まず、端子ブロック10の構成について説明する。
[端子ブロックの外観]
図2は、パワー半導体モジュール1の一次成形体である端子ブロック10を示す外観斜視図である。図2に示すように、端子ブロック10は、各メイン端子11〜13、補助カソード端子14及びゲート端子15と共に、これらの端子11〜15をモールド固定するモールド樹脂部分16を有する。
このモールド樹脂部分16には、上記各端子11〜15が非常に精密且つ三軸方向(XYZ方向)に高い位置精度で位置決め固定されている。また、モールド樹脂部分16には、後述する第1金型2(図7〜図10参照)の第1位置決め用ピン91を抜去した水平ピン抜去孔17が水平方向に複数形成されている。更に、モールド樹脂部分16には、後述する第1金型2の第2位置決め用ピン92(図9及び図10参照)を抜去した鉛直ピン抜去孔18が鉛直方向に複数形成されている。
このように構成された端子ブロック10は、ベース基板20の搭載面27側に搭載するだけで、全ての端子11〜15のベース基板20上における位置決めや半田付け等が可能となるよう構成されている。この端子ブロック10の形成工程については、後に詳述する。次に、ベース基板20の構成について説明する。
[ベース基板の外観]
図3は、パワー半導体モジュール1のベース基板20を示す外観斜視図である。また、図4は、ベース基板20に端子ブロック10を搭載する様子を示す分解斜視図である。図3及び図4に示すように、ベース基板20は、矩形短冊状の外形を備えている。ベース基板20の長手方向の各取付用穴28よりも内側には、長手方向と交差する短手方向に向かって側面部から切り欠かれた複数の切欠部29が形成されている。これら切欠部29よりも更に長手方向の内側のベース基板20の搭載面27側には、回路21が形成されている。
パワー半導体素子であるサイリスタチップ22及びダイオードチップ23は、この回路21上の所定位置に搭載される。各チップ22,23上には、電極板22a,23aが配置されている。サイリスタチップ22と回路21の一部との間には、ゲートアングル24が配置される。
そして、端子ブロック10は、図4に示すように、メイン端子11の基板側接続部11bがサイリスタチップ22の電極板22a上に位置し、メイン端子12の基板側接続部12bがダイオードチップ23の電極板23a上に位置するように、ベース基板20の搭載面27側に搭載される。なお、ゲートアングル24は、実際には基板側接続部11b,12b間に形成された端子ブロック10のモールド樹脂部分16を跨ぐように配置される。次に、モジュール本体部30の構成について説明する。
[モジュール本体部の外観]
図5は、パワー半導体モジュール1のモジュール本体部30を示す外観斜視図である。図5に示すように、モジュール本体部30は、ベース基板20上に搭載された端子ブロック10を有する。このモジュール本体部30は、図4に示した端子ブロック10の各端子11〜15と、ベース基板20上の電極板22a,23aを含む各チップ22,23、ゲートアングル24及び回路21とを、半田リフロー等で半田付けすることにより作製される。なお、図5においては半田の図示は省略している。
このように構成されたモジュール本体部30には、端子ブロック10のモールド樹脂部分16とベース基板20の搭載面27との間や、端子ブロック10のモールド樹脂部分16の上方側等から、後述する樹脂ケース40の樹脂が充填される。このため、樹脂ケース40により、ベース基板20上に搭載された各チップ22,23等や端子ブロック10を含むモジュール本体部30を、隙間なくモールド封止することができる。
[パワー半導体モジュールの製造工程]
次に、このように構成されたパワー半導体モジュール1の製造工程について、図6のフローチャートを参照しながら説明する。図6は、パワー半導体モジュール1の製造工程を示すフローチャートである。更に、図7〜図10は、この製造工程における端子位置決め工程の一部を示す図であり、図7は上面図、図8は斜視図、図9及び図10は断面図を示している。
図6に示すように、パワー半導体モジュール1は、端子位置決め工程(ステップS100)、端子ブロック形成工程(ステップS102)、モジュール本体部作製工程(ステップS104)、樹脂ケース形成工程(ステップS106)及び端子折曲工程(ステップS108)の各工程を経て製造される。以下では、各工程について説明する。
まず、上述した各メイン端子11〜13、補助カソード端子14及びゲート端子15の第1金型2のキャビティ5内での端子位置決め工程が行われる(ステップS100)。この端子位置決め工程は、例えば次のような手順で行われる。
図7は、端子位置決め工程を説明する上面図である。また、図8は、端子位置決め工程を説明する斜視図であり、第1金型2の下型4を天地逆(図8中下方から上方に向かう方向が重力方向である)に示している。更に、図9は、第1金型2の型閉時の図7におけるA−A’線断面図であり、図10は第1金型2の型閉時の図7におけるB−B’線断面図である。
図7に示すように、第1金型2は、固定板4aに取り付けられた下型4を有する。固定板4aには、図中矢印HSで示すスライド方向にスライド自在にスライダ99が取り付けられている。このスライダ99の下型4に向かう側には、水平方向に延びる棒状の複数の第1位置決め用ピン91が一直線状に並列配置されている。各第1位置決め用ピン91は、下型4のキャビティ5内に挿通自在に取り付けられている。これら第1位置決め用ピン91は、補助カソード端子14及びゲート端子15の鉛直方向位置を位置決めするものである。
最初に、下型4のキャビティ5内の所定位置に、ゲート端子15を、水平部15aが上方に位置し、鉛直部15b(図示せず)が下方に位置するように配置する。また、各メイン端子11〜13を、基板側接続部11b,12b,13bが上方に位置し、外部接続板部11a〜13aが下方に位置するように配置する。
そして、図示は省略するが、スライダ99を下型4側にスライド移動させ、ゲート端子15の水平部15aの複数箇所の所定位置の上方側に第1位置決め用ピン91を配置させる。次に、補助カソード端子14を、水平部14aが上方に位置し、鉛直部14b(図示せず)が下方に位置すると共に、ゲート端子15の水平部15a上の第1位置決め用ピン91の上方に水平部14aが位置するように配置する。
このときの状態は、図8に示すように、ゲート端子15の水平部15aと補助カソード端子14の水平部14aとの間に第1位置決め用ピン91が介在している状態となる。従って、ゲート端子15の水平部15aと補助カソード端子14の水平部14aとの鉛直方向配置間隔は、第1位置決め用ピン91の直径により定められる。すなわち、第1位置決め用ピン91の直径が例えば2mmである場合は、鉛直方向の水平部15a,14a間の間隔は2mmに設定される。
なお、図示のように、補助カソード端子14及びゲート端子15は、鉛直方向に延びる鉛直部14b,15b及び水平方向に延びる水平部14a,15aを組み合わせた三軸方向に延伸する形状を有する。従って、これらの端子14,15を非接触状態でできるだけ近接配置することにより、モジュールの低背化及び小型化を図ることができる。
こうして補助カソード端子14を配置したら、図9及び図10に示すように、可動板3aに取り付けられた上型3を重力方向に動かして下型4上に移動させ、第1金型2を型閉する。型閉時には、キャビティ5内の上方に配置される補助カソード端子14の水平部14aは、図9に示すように、上型3のキャビティ内面5aと第1位置決め用ピン91との間で位置決め固定される。また、キャビティ5内の下方に配置されるゲート端子15の水平部15aは、下型4のキャビティ内面5bと第1位置決め用ピン91との間で位置決め固定される。
一方、図10に示すように、第1金型2の上型3からは、鉛直方向に延びる棒状の複数の第2位置決め用ピン92が、下型4のキャビティ内面5bに形成されたピン嵌合穴5cに対し、その先端部が嵌脱自在となるように一直線状に並列配置されている。これら第2位置決め用ピン92は、補助カソード端子14及びゲート端子15の水平方向位置を位置決めするものである。従って、型閉時には、補助カソード端子14及びゲート端子15の各水平部14a,15aは、水平方向の一方の側面が各第2位置決め用ピン92と接し、これら第2位置決め用ピン92と第1金型2の上型3との間で位置決め固定される。
このようにして端子位置決め工程が行われ、これにより、各メイン端子11〜13、補助カソード端子14及びゲート端子15が第1金型2のキャビティ5内にそれぞれ非接触状態で配置される。次に、端子ブロック形成工程について説明する。
端子ブロック形成工程では、型閉した第1金型2のキャビティ5内に樹脂を射出して、各メイン端子11〜13、補助カソード端子14及びゲート端子15をモールド固定する。このとき射出される樹脂は、例えば熱可塑性のポリフェニレンサルファイド(PPS)樹脂が採用され得る。
そして、可動板3aを重力方向とは逆方向の型開方向へ移動させて上型3を下型4から離間させると共に、スライダ99をスライド方向HSに移動させる。これにより、第1及び第2位置決め用ピン91,92をキャビティ5内から抜去すると共に第1金型2が型開され、製品取出しが行われる。このようにして、一次成形体である端子ブロック10(図2参照)を形成する(ステップS102)。次に、モジュール本体部作製工程について説明する。
上記のように端子ブロック10を形成したら、モジュール本体部作製工程においては、図4に示すように、ベース基板20上にパワー半導体素子であるサイリスタチップ22並びにダイオードチップ23及び端子ブロック10を搭載して半田付けを行い、モジュール本体部(図5参照)を作製する(ステップS104)。
なお、モジュール本体部30においては、端子ブロック10は、そのモールド樹脂部分16の一部が、ベース基板20の切欠部29よりも長手方向内側で、且つ回路21よりも長手方向外側の搭載面27と接触した状態で搭載されている。次に、樹脂ケース形成工程について説明する。
図11は、二次成形体である樹脂ケース40が形成された直後のパワー半導体モジュール1を示す外観斜視図である。また、図12は、図11の一部断面図である。上記のようにモジュール本体部30を作製したら、樹脂ケース形成工程においては、このモジュール本体部30をインサート成形するための第2金型(図示せず)のキャビティ内にモジュール本体部30を配置して、キャビティ内に樹脂を射出する。
このとき射出される樹脂は、端子ブロック10のモールド樹脂部分16と同一特性の上記PPS樹脂が採用され得る。但し、異なる特性の樹脂が採用されてもよい。その場合は、例えばポリブチレンテレフタレート(PBT)樹脂等が挙げられる。PBT樹脂は、PPS樹脂に比べて安価でありつつも、樹脂ケース40に要求される耐熱性や耐久性等を兼ね備えている。このように、一次成形体と二次成形体とを同一樹脂で形成するか、二次成形体を一次成形体よりも安価な樹脂で形成するようにすれば、パワー半導体モジュール1の全体のローコスト化を図ることができる。
なお、樹脂の射出に際しては、ベース基板20の切欠部29に、例えばベース基板20の裏面側から搭載面27側に向けて開口する樹脂の射出口(図示せず)を配置するようにしてもよい。このようにすれば、射出口から射出された樹脂を第2金型のキャビティ内面に当てて全体的に効率の良い充填を図ることができる。
そして、図11に示すように、モジュール本体部30の各メイン端子11〜13、補助カソード端子14及びゲート端子15の一部(外部接続板部11a〜13a及び鉛直部14b,15b)が外部に露出するようにモールド封止した樹脂ケース40が形成される(ステップS106)。
樹脂ケース40の上面側には、上述した導電ナット43が取り付けられるナット配置穴42がそれぞれ形成されている。この樹脂ケース40により、モジュール本体部30の外部露出部分以外が、外部から遮断されるように封止されている。なお、図12に示すように、樹脂ケース40の内部においては、端子ブロック10のモールド樹脂部分16に形成された各水平ピン抜去孔17と、各鉛直ピン抜去孔18(図示せず)は、樹脂ケース40形成時の射出された樹脂により完全に埋められる。
また、樹脂ケース40は、ベース基板20の長手方向に沿った側面部を含む搭載面27上の端子ブロック10のモールド樹脂部分16の周囲も完全に封止している。従って、図示の例では、搭載面27上の回路21、サイリスタチップ22並びに電極板22a、半田98及びメイン端子11の基板側接続部11bの周囲も完全に封止されていることが分かる。
そして、端子ブロック10のモールド樹脂部分16(各ピン抜去孔17,18も含む)と樹脂ケース40との間には、界面Iが存在している。この界面Iは、モールド樹脂部分16の樹脂と、樹脂ケース40の樹脂との溶着部分を示している。界面Iは、例えばX線検査装置等を用いたX線視で見て確認したり、パワー半導体モジュール1を切断した断面視で見て確認したりすることができる。次に、端子折曲工程について説明する。
端子折曲工程では、まずこうして形成された樹脂ケース40を第2金型から取り出して、各ナット配置穴42に導電ナット43を取り付ける。そして、各メイン端子11〜13の外部接続板部11a〜13aを、ナット配置穴42上にボルト挿通孔11c〜13cがくるように折り曲げれば(ステップS108)、図1に示すようなパワー半導体モジュール1を製造することができる。
このように、本実施形態に係るパワー半導体モジュール1の製造方法によれば、樹脂ケース40の形成前に予め補助カソード端子14及びゲート端子15の三軸方向の位置決めを第1及び第2位置決め用ピン91,92で行って端子ブロック10を形成する。このため、補助カソード端子14及びゲート端子15の鉛直方向及び水平方向の設計配置寸法を、求められる必要範囲内の最小限に設定することができる。
また、予め各メイン端子11〜13、補助カソード端子14及びゲート端子15の位置決めを端子ブロック10により行い、モジュール本体部30を作製している。このため、樹脂ケース40の形成時のインサート成形を極めて高精度に行うことができ、モジュール全体の高さ、奥行き及び幅の設計寸法を抑えて、パワー半導体モジュール1の低背化及び小型化を図ることができる。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 パワー半導体モジュール
10 端子ブロック
11〜13 メイン端子
14 補助カソード端子
15 ゲート端子
16 モールド樹脂部分
17 水平ピン抜去孔
18 鉛直ピン抜去孔
20 ベース基板
21 回路
22 サイリスタチップ
23 ダイオードチップ
27 搭載面
30 モジュール本体部
40 樹脂ケース
91 第1位置決め用ピン
92 第2位置決め用ピン

Claims (9)

  1. 複数のパワー半導体素子を内蔵した樹脂成形品からなるパワー半導体モジュールの製造方法であって、
    複数の外部導出端子と共に複数の制御信号系端子を第1金型のキャビティ内に非接触状態で配置して型閉する際に、水平方向に延びる第1位置決め用ピンによって各制御信号系端子の鉛直方向位置を位置決めし、且つ鉛直方向に延びる第2位置決め用ピンによって前記各制御信号系端子の水平方向位置を位置決めする端子位置決め工程と、
    前記キャビティ内に樹脂を射出して、前記各外部導出端子及び制御信号系端子をモールド固定した後に、前記第1及び第2位置決め用ピンを抜去して一次成形体を形成する工程と、
    ベース基板に前記各パワー半導体素子及び前記一次成形体を搭載してモジュール本体部を作製する工程と、
    前記モジュール本体部を第2金型のキャビティ内に配置して樹脂を射出し、当該モジュール本体部の前記各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体を形成する工程とを備えた
    ことを特徴とするパワー半導体モジュールの製造方法。
  2. 前記制御信号系端子は、鉛直方向に延びる鉛直部及び水平方向に延びる水平部を組み合わせた三軸方向に延伸する形状を有する
    ことを特徴とする請求項1記載のパワー半導体モジュールの製造方法。
  3. 前記端子位置決め工程では、前記各制御信号系端子の鉛直方向位置の位置決めに際し、
    上方に配置される第1制御信号系端子の水平部は、前記第1金型の上型キャビティ内面と前記第1位置決め用ピンとの間で位置決め固定され、
    下方に配置される第2制御信号系端子の水平部は、前記第1金型の下型キャビティ内面と前記第1位置決め用ピンとの間で位置決め固定される
    ことを特徴とする請求項2記載のパワー半導体モジュールの製造方法。
  4. 前記端子位置決め工程では、前記第1及び第2制御信号系端子の水平部の鉛直方向配置間隔は、前記第1位置決め用ピンの直径により定められる
    ことを特徴とする請求項3記載のパワー半導体モジュールの製造方法。
  5. 前記端子位置決め工程では、前記各制御信号系端子の水平方向位置の位置決めに際し、
    前記第1及び第2制御信号系端子の水平部は、前記第1金型と前記第2位置決め用ピンとの間で位置決め固定される
    ことを特徴とする請求項3又は4記載のパワー半導体モジュールの製造方法。
  6. 前記第2位置決め用ピンは、前記第1金型の上型から延びている
    ことを特徴とする請求項5記載のパワー半導体モジュールの製造方法。
  7. 前記二次成形体を形成する工程では、前記一次成形体の前記ピン抜去孔はモールド樹脂により埋められる
    ことを特徴とする請求項1〜6のいずれか1項記載のパワー半導体モジュールの製造方法。
  8. 前記一次成形体を形成する工程及び前記二次成形体を形成する工程で用いられる樹脂材料は、同一特性を有する
    ことを特徴とする請求項1〜7のいずれか1項記載のパワー半導体モジュールの製造方法。
  9. 複数のパワー半導体素子を内蔵した樹脂成形品からなるパワー半導体モジュールであって、
    複数の外部導出端子と共に複数の制御信号系端子を射出成形によりモールド固定した一次成形体と、
    ベース基板に前記各パワー半導体素子及び前記一次成形体が搭載されたモジュール本体部と、
    前記モジュール本体部を前記各外部導出端子及び制御信号系端子の一部が露出するようにモールド封止した二次成形体とを備え、
    前記一次成形体は、
    モールド時に前記各制御信号系端子の鉛直方向位置及び水平方向位置をそれぞれ位置決めして非接触状態で配置するための水平方向に延びる第1位置決め用ピン及び鉛直方向に延びる第2位置決め用ピンを、モールド後に抜去して形成されるピン抜去孔をモールド樹脂部分に有し、
    前記二次成形体は、
    モールド樹脂部分が、前記ピン抜去孔を埋めて前記一次成形体のモールド樹脂部分を内包するように形成されており、
    前記一次成形体及び前記二次成形体のモールド樹脂部分の間には、界面が存在する
    ことを特徴とするパワー半導体モジュール。
JP2015165092A 2015-08-24 2015-08-24 パワー半導体モジュールの製造方法及びパワー半導体モジュール Active JP6462529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015165092A JP6462529B2 (ja) 2015-08-24 2015-08-24 パワー半導体モジュールの製造方法及びパワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015165092A JP6462529B2 (ja) 2015-08-24 2015-08-24 パワー半導体モジュールの製造方法及びパワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017045771A true JP2017045771A (ja) 2017-03-02
JP6462529B2 JP6462529B2 (ja) 2019-01-30

Family

ID=58211733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015165092A Active JP6462529B2 (ja) 2015-08-24 2015-08-24 パワー半導体モジュールの製造方法及びパワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP6462529B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018164169A1 (ja) 2017-03-10 2018-09-13 住友化学株式会社 フィルム
EP3546173A1 (en) 2018-03-29 2019-10-02 Nagase & Co., Ltd. Terminal, molded product for power module provided with terminal, and method of manufacturing molded product for power module provided with terminal
JP7435417B2 (ja) 2020-11-20 2024-02-21 三菱電機株式会社 半導体装置用インサートケースの製造方法及び半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313763U (ja) * 1989-06-27 1991-02-12
JPH10173126A (ja) * 1996-12-10 1998-06-26 Fuji Electric Co Ltd 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2005123328A (ja) * 2003-10-15 2005-05-12 Denso Corp 半導体装置
JP2008147431A (ja) * 2006-12-11 2008-06-26 Nippon Inter Electronics Corp 半導体モジュールおよび半導体装置の製造方法
JP2010157565A (ja) * 2008-12-26 2010-07-15 Nippon Inter Electronics Corp 電力用半導体装置及びその製造方法
JP2012174748A (ja) * 2011-02-18 2012-09-10 Calsonic Kansei Corp 半導体モジュールの構造およびその製造方法
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313763U (ja) * 1989-06-27 1991-02-12
JPH10173126A (ja) * 1996-12-10 1998-06-26 Fuji Electric Co Ltd 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2005123328A (ja) * 2003-10-15 2005-05-12 Denso Corp 半導体装置
JP2008147431A (ja) * 2006-12-11 2008-06-26 Nippon Inter Electronics Corp 半導体モジュールおよび半導体装置の製造方法
JP2010157565A (ja) * 2008-12-26 2010-07-15 Nippon Inter Electronics Corp 電力用半導体装置及びその製造方法
JP2012174748A (ja) * 2011-02-18 2012-09-10 Calsonic Kansei Corp 半導体モジュールの構造およびその製造方法
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018164169A1 (ja) 2017-03-10 2018-09-13 住友化学株式会社 フィルム
EP3546173A1 (en) 2018-03-29 2019-10-02 Nagase & Co., Ltd. Terminal, molded product for power module provided with terminal, and method of manufacturing molded product for power module provided with terminal
US10840109B2 (en) 2018-03-29 2020-11-17 Nagase & Co., Ltd. Terminal, molded product for power module provided with terminal, and method of manufacturing molded product for power module provided with terminal
JP7435417B2 (ja) 2020-11-20 2024-02-21 三菱電機株式会社 半導体装置用インサートケースの製造方法及び半導体装置

Also Published As

Publication number Publication date
JP6462529B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
US8941228B2 (en) Semiconductor module and manufacturing method thereof
US8627563B2 (en) Low pressure molding encapsulation of high voltage circuitry
US9296142B2 (en) Semiconductor manufacturing apparatus
JP6462529B2 (ja) パワー半導体モジュールの製造方法及びパワー半導体モジュール
CN107818955A (zh) 半导体模块及半导体模块的制造方法
JP2015050450A (ja) 端子製造方法、並びに端子及び電子部品コアの製造方法
JP5749066B2 (ja) インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法
CN109841588A (zh) 半导体装置封装
JP6498566B2 (ja) パワー半導体モジュール及びその製造方法
JP7107074B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP2019054296A (ja) パワー半導体モジュール
KR101524490B1 (ko) 수동소자를 갖는 반도체 장치
KR101412913B1 (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형
JP7353255B2 (ja) 半導体装置用の筐体の製造方法
EP4135028A1 (en) Electronic component with moulded package
JP7173503B2 (ja) 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法
TWI728528B (zh) 記憶卡結構及其製造方法
JP2011113517A (ja) Rfidタグ、rfidタグの製造方法、及び金型
JP2013115265A (ja) 樹脂封止モジュールの製造方法および樹脂封止モジュール
TWI732732B (zh) 記憶卡結構及其製造方法
JP2018107326A (ja) 回路構成体およびその製造方法
JP2014041663A (ja) Rfidタグ
CN105679719B (zh) 传感器模块及其制造方法
JP4270065B2 (ja) 樹脂封止基板成形用金型装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6462529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150